用于半导体器件的衬底噪声隔离结构的制作方法

本公开的示例一般地涉及电子电路，并且具体地涉及用于半导体器件的衬底噪声隔离结构。

背景技术：

硅集成电路(ic)遭受衬底耦合，因为衬底不是良好的绝缘体。通过半导体衬底在电路之间耦合电信号会引起噪声干扰并且影响电路的正常功能。因此，减小不需要的衬底噪声对于确保在体和鳍式场效应晶体管(finfet)技术中具有硅衬底的ic的正常功能和性能是重要的。

在ic中已采用了各种技术来减小衬底耦合。一种技术是在衬底中添加高阻抗路径。另一种技术是在敏感电路周围添加保护环。对于体互补金属氧化物半导体(cmos)技术，保护环是连续的，其在电路之间形成良好的隔离。然而，对于finfet技术，保护环在垂直方向上不再连续，并且氧化物定义(od)宽度受每个finfet技术中的最大鳍部数的限制。在这种情况下，衬底噪声可能会泄漏通过保护环中的间隙，并且引起不需要的噪声和干扰。发明人已经发现在不连续保护环的情况下衬底噪声更高30db。随着技术的进步，衬底耦合变得更加严重，因为电路之间的距离变得更小。

技术实现要素：

用于针对半导体器件提供衬底噪声隔离结构的技术。在示例中，一种半导体器件包括形成在半导体衬底中的第一电路和第二电路。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第一保护结构，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对。半导体器件进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第二保护结构，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。

可选地，第一保护结构可以包括沿垂直于第一轴的第二轴延伸的第一连续扩散，并且第二保护结构可以包括沿第二轴延伸的第二连续扩散。

可选地，第一保护结构可以是围绕第一电路形成的第一保护环。第一保护环可以包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，第二保护结构可以是围绕第一保护环形成的第二保护环。第二保护环可以包括由第二不连续n+和p+扩散相应的第一集合和第二集合形成的第一边和第二边以及由第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，半导体器件可以进一步包括在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的壕沟。

可选地，半导体器件可以进一步包括形成在半导体衬底中并且设置在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的深阱。

可选地，半导体衬底可以包括p型衬底，并且第一保护结构和第二保护结构可以形成在p型衬底中。

可选地，阱可以形成在衬底中，并且第一保护结构和第二保护结构可以形成在阱中。

可选地，第一不连续n+和p+扩散对可以包括第一间隙，并且第二不连续n+和p+扩散对可以包括第二间隙。第一间隙可以沿垂直于第一轴的第二轴不对准。

可选地，对于第一不连续n+和p+扩散对中的每一对，n+扩散可以关于p+扩散交错。

可选地，半导体器件可以进一步包括形成在半导体衬底中并且设置在第一电路与第二电路之间的第三保护结构。第三保护结构可以包括沿第一轴设置的第三不连续n+和p+扩散对。第三不连续n+和p+扩散对可以关于第二不连续n+和p+扩散对交错。

在另一示例中，一种制造半导体器件的方法包括：在半导体衬底中形成第一电路和第二电路；在半导体衬底中在第一电路与第二电路之间形成第一保护结构，第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对；以及在半导体衬底中在第一电路与第二电路之间形成第二保护结构，第二保护结构包括沿第一轴设置的第二不连续n+和p+扩散对，第二不连续n+和p+扩散对关于第一不连续n+和p+扩散对交错。

可选地，第一保护结构可以包括沿垂直于第一轴的第二轴延伸的第一连续扩散，并且第二保护结构可以包括沿第二轴延伸的第二连续扩散。

可选地，第一保护结构可以是围绕第一电路形成的第一保护环。第一保护环可以包括由第一不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边以及由第一连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，第二保护结构可以是围绕第一保护环形成的第二保护环。第二保护环可以包括由第二不连续n+和p+扩散的相应的第一集合和第二集合形成的第一边和第二边面以及由第二连续扩散的相应的第一部分和第二部分形成的第二边和第三边。

可选地，该方法可以进一步包括在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间形成壕沟。

可选地，该方法可以进一步包括在半导体衬底中形成设置在第一不连续n+和p+扩散对与第二不连续n+和p+扩散对之间的深阱。

可选地，半导体衬底可以包括p型衬底，并且第一保护结构和第二保护结构可以形成在p型衬底中。

可选地，阱可以形成在衬底中，并且第一保护结构和第二保护结构可以形成在阱中。

可选地，第一不连续n+和p+扩散对可以包括第一间隙，并且第二不连续n+和p+扩散对可以包括第二间隙。第一间隙可以沿垂直于第一轴的第二轴不对准。

参考以下详细描述可以理解这些和其他方面。

附图说明

通过参考示例实现可以得到上面记载的特征可以被详细理解的方式、上面简要概述的更具体的描述，其中一些示例实现在附图中示出。然而，应当注意，附图仅示出了典型的示例实现，并且因此不应当被视为限制其范围。

图1是根据示例的半导体器件的平面图。

图2a至图2b是描绘根据示例的保护结构的扩散区域的平面图。

图3a是描绘根据示例的衬底噪声隔离结构的平面图。

图3b是描绘根据另一示例的衬底噪声隔离结构的平面图。

图3c是描绘根据另一示例的衬底噪声隔离结构的平面图。

图4是沿着线4-4截取的图3a的衬底噪声隔离结构的截面。

图5是根据另一示例的半导体器件的平面图。

图6是根据另一示例的衬底噪声隔离结构的平面图。

图7是描绘根据示例的制造半导体器件的方法的流程图。

为了便于理解，在可能的情况下，使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的元件可以有益地被包含到其他示例中。

具体实施方式

在下文中参考附图描述各种特征。应当注意，附图可以或可以不按比例绘制，并且在所有附图中的相似结构或功能的元件由相同的附图标记表示。应当注意，附图仅旨在便于描述特征。它们并非旨在作为对要求保护的发明的详尽描述，或作为对要求保护的发明的范围的限制。另外，图示的示例不需要具有所示出的所有方面或优点。结合特定示例描述的方面或优点不必限于该示例，并且可以在任何其他示例中实践，即使未如此示出或者未如此明确地描述。

提供了用于半导体器件的衬底噪声隔离结构的技术。所公开的技术大大降低了由包括鳍式场效应晶体管(finfet)的集成电路(ic)中的电路引起的衬底噪声。在示例中，具有移位图案的n+/p+类型的多个氧化物定义(od)保护环用于实现衬底噪声隔离方案。隔离方案可以作为壁而被放置在电路块之间，或者可以围绕电路块，以抑制衬底噪声耦合。以下参考附图描述这些和其他方面。

图1是根据示例的半导体器件100的平面图。半导体器件100包括半导体衬底101(例如，硅)、噪声源电路102、噪声接收器电路104和衬底噪声隔离结构105。噪声源电路102和噪声接收器电路104各自包括多个晶体管。在示例中，噪声源电路102和噪声接收器电路104中的至少一个包括finfet。为清楚起见，图1中省略了将晶体管互连以形成电路102、104的金属层。

衬底噪声隔离结构105设置在噪声源电路102与噪声接收器电路104之间。在本示例中，衬底噪声隔离结构105在电路102、104之间形成壁。在其他示例中(如下所述)，衬底噪声隔离结构105可以实现为围绕电路102、104之一的一个或多个环。衬底噪声隔离结构105被配置为减小在电路102、104之间的衬底耦合。例如，如图1所示，噪声源电路102是半导体器件100上的衬底噪声源，并且噪声接收器电路104对半导体器件100上的衬底噪声敏感。衬底噪声隔离结构105降低在噪声接收器电路104处的由噪声源电路102生成的衬底噪声。

衬底噪声隔离结构105包括多个保护结构106。在该示例中，保护结构106-1和106-2形成在半导体衬底101中。每个保护结构106包括沿半导体衬底101的xy平面的y轴延伸的一列离散扩散区域。如图所示，保护结构106的扩散区域沿y轴是不连续的。例如，对于finfet技术，氧化物定义(od)宽度受每个finfet技术中的最大鳍部数限制。因此，不可能沿od宽度的轴(例如，y轴)形成连续的扩散区域。

如图1所示，保护结构106-1包括由间隙112-1分开的扩散区域108-1。保护结构106-2包括由间隙112-2分开的扩散区域108-2。保护结构106-1和106-2沿y轴彼此平行并且关于彼此交错。也就是说，间隙112-1不与间隙112-2对准。换言之，保护结构106-2的扩散区域108-2沿x轴阻挡保护结构106-1的扩散区域108-1之间的间隙112-1。因此，没有通过电路102、104之间的衬底噪声隔离结构105的平行于x轴的路径。以这种方式，交错的保护结构减小在电路102、104之间的衬底耦合。虽然两个交错的保护结构106-1和106-2如图所示，但是多个保护结构106可以在半导体衬底101中形成在电路102、104之间并且关于彼此交错。

图2a是描绘根据示例的保护结构106-1的扩散区域108-1的平面图。保护结构106的任何扩散区域108被配置为类似于图2a所示的扩散区域。如图2a所示，扩散区域108-1包括n+扩散202和p+扩散204。n+扩散202和p+扩散204被称为n+/p+扩散区域对。n+扩散202包括半导体衬底101的重掺杂区域，其电子浓度大于空穴浓度并且施主杂质浓度n满足不等式na³>>1，其中a是杂质态的玻尔半径。p+扩散204包括半导体衬底101的重掺杂区域，其空穴浓度大于电子浓度并且施主杂质浓度n满足不等式na³>>1。通过包括n+扩散和p+扩散两者，保护结构106减小在电路102、104之间的电子和空穴耦合。

图2b是描绘根据另一示例的保护结构106-1的扩散区域108-1的平面图。保护结构106的任何扩散区域108被配置为类似于图2b所示的扩散区域。如图2b所示，n+扩散202和p+扩散204关于彼此交错，而不是如图2a所示地基本上对准。因此，p+扩散区域可以阻挡n+扩散区域之间的间隙，反之亦然。

图3a是描绘根据示例的衬底噪声隔离结构105的平面图。在图3a的示例中，衬底噪声隔离结构105包括两个保护结构106-1和106-2。每个保护结构106包括沿y轴的不连续n+和p+扩散区域对108。保护结构106-1的n+/p+对108-1关于保护结构106-2的n+/p+对108-2交错，使得没有噪声路径平行于x轴通过衬底噪声隔离结构105。也就是说，保护结构106-1的n+/p+对108-1之间的间隙不与保护结构106-2的n+/p+对108-2之间的间隙对准。

图3b是描绘根据另一示例的衬底噪声隔离结构105的平面图。在图3b的示例中，衬底噪声隔离结构105包括三个保护结构106-1、106-2和106-3。每个保护结构106包括沿y轴的不连续n+和p+扩散区域对108。保护结构106-1的n+/p+对108-1关于保护结构106-2的n+/p+对108-2交错。同样地，保护结构106-2的n+/p+对108-2关于保护结构106-3的n+/p+对108-3交错。本领域技术人员将从图3a和图3b中理解，大于一个的任何数目的保护结构可以被采用并且以交错方式设置以形成衬底噪声隔离结构105。

图3c是描绘根据又一示例的衬底噪声隔离结构105的平面图。在图3c的示例中，衬底噪声隔离结构105包括两个保护结构106-1和106-2。每个保护结构106包括沿y轴的n+和p+扩散区域对。在每个保护结构106中，n+和p+扩散区域关于彼此交错。此外，保护结构106-1的n+/p+对关于保护结构106-2的n+/p+对而交错。因此，保护结构106-2中的p+扩散阻挡保护结构106-1中的p+扩散的间隙。保护结构106-2的n+扩散阻挡保护结构106-1的n+扩散的间隙。在保护结构106内，n+和p+扩散彼此偏离，而不是如图3a至图3b的示例中所示地彼此对准。该模式可以针对任何数目的保护结构106进行重复。

图4是沿着图3a所示的线4-4截取的衬底噪声隔离结构105的截面。如图4a所示，n+扩散区域202和p+扩散区域204使用常规技术形成在半导体衬底101中。n+/p+对108-1的n+扩散区域202和p+扩散区域204由浅沟槽隔离(sti)402分开。n+/p+对108-2的扩散区域也由sti402分开。n+/p+对108-1、n+/p+对108-2也由sti402分开。在一个示例中，p+扩散区域204直接形成在半导体衬底101中，半导体衬底101可以是p型硅衬底。n+扩散区域202形成在n阱404中，n阱404形成在半导体衬底101中。在其他示例中，半导体衬底101可以是n型衬底，n+扩散区域202可以直接形成在衬底中，并且p+扩散区域204可以形成在p阱中。

图5是根据另一示例的半导体器件100的平面图。在图5中，为了清楚起见，仅示出了噪声接收器电路104。在本示例中，衬底噪声隔离结构105包括多个保护环506。保护环506围绕噪声接收器电路104。在该示例中，示出了保护环506-1和保护环506-2。保护环506-1围绕噪声接收器电路104。保护环506-2围绕噪声接收器电路104和保护环506-1。每个保护环506包括平行于y轴的边和平行于x轴的边。平行于x轴的边由连续的扩散区域形成。例如，保护环506-2包括形成平行于x轴的边的连续的n+扩散区域502和连续的p+扩散区域504。平行于y轴的边使用如上面示例中所述的不连续n+/p+对形成。例如，保护环506-2包括不连续n+/p+对108-2，并且保护环506-1包括不连续n+/p+对108-1。沿y轴，一个保护环的不连续n+/p+对关于相邻保护环的不连续n+/p+对交错。因此，n+/p+对108-1分别关于保护环506-1和506-2的n+/p+对108-2交错。虽然在图5的示例中仅示出了两个保护环506-1和506-2，但是衬底噪声隔离结构105可以包括围绕噪声接收器电路104的任何数目的保护环506。虽然保护环506被示出为围绕噪声接收器电路104，但是在另一示例中，保护环506围绕噪声源电路102。

在图5的结构中，每对中的n+/p+扩散基本上对准，如图2a、图3a和图3b所示。在另一示例中，每个保护结构的n+/p+扩散可以交错，类似于保护结构本身的交错(如图2b、图3c所示)。

图6是根据另一示例的衬底噪声隔离结构105的平面图。如图6所示，衬底噪声隔离结构105包括两个保护结构106-1和106-2。每个保护结构106包括沿y轴的不连续n+和p+扩散区域对108。保护结构106-1的n+/p+对108-1关于保护结构106-2的n+/p+对108-2交错。保护结构106-1和保护结构106-2由另一保护结构602分开。在一个示例中，保护结构602是壕沟，其可以是穿过半导体衬底101的高电阻路径。在另一示例中，保护结构602是深阱，诸如形成在半导体衬底101中的深n阱(dnw)。在另一示例中，保护结构602可以是壕沟和dnw的组合。可以在上述任何示例中采用图6的示例。例如，图5中的保护环506可以由保护结构602分开，保护结构602可以是壕沟、dnw等。

在图6的结构中，每对中的n+/p+扩散基本上对准，如图2a、图3a和图3b所示。在另一示例中，每个保护结构的n+/p+扩散可以交错，类似于保护结构本身的交错(如图2b、图3c所示)。

图7是描绘根据示例的制造半导体器件的方法700的流程图。方法700开始于步骤702，其中在半导体衬底中形成第一电路和第二电路。在示例中，第一电路、第二电路或两者包括finfet。在步骤704，在半导体衬底中在第一电路与第二电路之间形成第一保护结构。第一保护结构包括沿第一轴设置的第一不连续n+和p+扩散对。在步骤706，在半导体衬底中在第一电路与第二电路之间形成第二保护结构。第二保护结构包括沿第一轴设置并且关于第一n+和p+扩散对交错的第二不连续n+和p+扩散对。在一个示例中，第一保护结构和第二保护结构是设置在第一电路与第二电路之间的壁。在另一示例中，第一保护结构和第二保护结构是围绕第一电路或第二电路之一的保护环的边。在步骤708，可以在衬底中在保护结构之间形成如上面在图6中描述的壕沟和/或深阱。

已经描述了用于半导体器件的衬底噪声隔离结构的技术。通常，两个电路之间的衬底噪声隔离结构包括具有不连续n+和p+扩散对的至少两个保护结构。在两个保护结构之间，不连续n+和p+扩散对交错，使得它们之间的间隙不对准。保护结构可以是电路之间的壁或围绕电路之一的保护环的边。所描述的技术提供了改进的衬底噪声隔离，特别是在不能沿衬底的至少一个维度形成连续扩散区域的技术中。例如，在finfet技术中，od的宽度基于技术的最大鳍部数而受到限制，这防止了沿一个轴形成连续扩散区域。

上面描述的示例能够具有不同的变化。在上面的示例中，离散的n+/p+对中的n+扩散和p+扩散的沿x轴的长度基本上相同。在其他示例中，对于给定的n+/p+扩散对，n+扩散的沿x轴的长度可以不同于p+扩散的沿x轴的长度。在上面描述示例中，离散的n+/p+对中的n+扩散和p+扩散的沿y轴的宽度基本上相同(例如，由最大od宽度确定的最大宽度)。在其他示例中，一个n+/p+对的宽度可以与同一保护结构中的另一n+/p+对的宽度不同或者跨不同保护结构而不同。通常，n+/p+对的宽度至少与相邻保护结构的n+/p+对之间的间隙一样宽。

虽然前述内容针对特定示例，但是可以在不脱离其基本范围的情况下设计其他和另外的示例，并且本发明的范围由所附权利要求确定。