电感器以及DC-DC转换器的制作方法

本发明涉及在磁芯包含磁特性彼此不同的多个磁性体的电感器以及具备该电感器的dc-dc转换器。

背景技术：

一直以来，已知一种电感器，通过由磁特性彼此不同的多个磁性体构成磁芯，从而使得能够实现希望的电感相对于直流电流的变化(直流叠加特性)。以下，将包含磁特性彼此不同的多个磁性体的磁芯也称作复合磁芯。

例如，在日本特开2016-157890号公报(专利文献1)公开了一种线圈部件(电感器)，将有效导磁率不同的多个环状磁芯具有间隔地重叠配置为同心状而作为复合磁芯，并在各环状磁芯敷设了公共的线圈。该线圈部件在直流叠加电流小的区域中成为高电感，在直流叠加电流大的区域中能够将电感维持在低电感值。

在先技术文献

专利文献

专利文献1：日本特开2016-157890号公报

技术实现要素：

发明要解决的课题

在专利文献1公开的线圈部件为了减少环状磁芯间的偏离，以线圈的卷绕框作为基准进行组装。像在专利文献1公开的电感器那样，需要用于在复合磁芯卷绕导体的结构的情况下，电感器的制造成本可能增加。

本发明正是为了解决上述那样的课题而完成的，其目的在于，抑制包含复合磁芯的电感器的制造成本。

用于解决课题的手段

基于本发明的一个实施方式的电感器具备第1以及第2端子、第1以及第2电感器导体层、磁芯层、和第1以及第2过孔导体。磁芯层配置在第1电感器导体层与第2电感器导体层之间。第1以及第2过孔导体与第1以及第2电感器导体层连接。第1以及第2端子经由第1以及第2过孔导体而电连接。磁芯层包含具有第1磁性体的第1磁性体部和具有第2磁性体的第2磁性体部。第2磁性体的磁特性与第1磁性体的磁特性不同。

发明效果

在本发明涉及的电感器中，在第1电感器导体层、磁芯层、以及第2电感器导体层被层叠的过程中第1电感器导体层和第2电感器导体层通过第1以及第2过孔导体而连接，由此形成磁芯层被第1电感器导体层、第1过孔导体、第2电感器导体层、以及第2过孔导体卷绕的构造。

根据本发明涉及的电感器，不需要用于在作为复合磁芯的磁芯层卷绕导体的结构。其结果是，能够抑制该电感器的制造成本。

附图说明

图1是示出实施方式1涉及的dc-dc转换器的电路图的一例的图。

图2是图1的电感器的外观立体图。

图3是示出图2的电感器中包含的各层的层叠过程的图。

图4是将磁芯层中包含的各磁性体的磁化曲线一并示出的图。

图5是示出各磁性体的导磁率相对于流过图1的电感器的电流的特性的图。

图6是将实施方式1涉及的电感器的直流叠加特性的仿真结果和比较例涉及的电感器的直流叠加特性的仿真结果一并示出的图。

图7是将实施方式1涉及的dc-dc转换器的功率变换效率和具备比较例涉及的电感器的dc-dc转换器的功率变换效率一并示出的图。

图8是示出变更了各磁性体部的厚度之比的情况下的直流叠加特性的变化的图。

图9是示出将磁性体部中包含的磁性体置换为其他磁性体的情况下的直流叠加特性的变化的图。

图10是示出将磁性体部中包含的磁性体置换为其他磁性体的情况下的直流叠加特性的变化的图。

图11是示出形成了多个电感器导体层的薄板(sheetplate)的图。

图12是示出在图11的薄板形成了多个过孔导体的薄板的图。

图13是示出在图12的薄板形成了多个磁芯层的薄板的图。

图14是示出在图13的薄板形成了多个电感器导体层的薄板的图。

图15是示出多个模块基板形成为矩阵状的薄板的图。

图16是示出在图15的薄板层叠了图14的薄板的薄板的图。

图17是实施方式1的变形例1涉及的电感器的磁芯层的外观立体图。

图18是实施方式1的变形例2涉及的电感器的磁芯层的外观立体图。

图19是示出实施方式2涉及的电感器中包含的各层的层叠过程的图。

具体实施方式

以下，参照附图对本发明的实施方式详细进行说明。另外，对图中相同或相应部分标注同一附图标记，其说明原则上不再重复。

[实施方式1]

图1是示出实施方式1涉及的dc-dc转换器1的电路图的一例的图。如图1所示，dc-dc转换器1是由降压斩波电路实现的降压型dc-dc转换器。dc-dc转换器1将输入电压vin降压至输出电压vout并输出到负载100。该降压斩波电路包含电感器l1作为扼流线圈。

dc-dc转换器1具备输入端子t10、t20、开关sw1、控制电路10、二极管d1、包含复合磁芯的电感器l1、电容器c1、和输出端子t30、t40。

输入端子t10、t20分别与直流电源ps1的负极以及正极连接。在输入端子t10与t20之间，通过直流电源ps1被输入了输入电压vin。开关sw1通过控制电路10切换导通和不导通。二极管d1的阴极经由开关sw1而与输入端子t20连接。二极管d1的阳极与输入端子t10连接。

电感器l1的输入输出端子t1与二极管d1的阴极连接。电感器l1的输入输出端子t2与输出端子t40连接。电感器l1包含复合磁芯。电感器l1的直流叠加特性是如下特性，即，相对于与dc-dc转换器1的额定电流相比比较小的电流值(低负载区域)，电感大，相对于比额定电流大的电流值(过电流区域)，电感被维持为不低于下限值。关于电感器l1的直流叠加特性，在后面利用图4～图6详细进行说明。

电容器c1的一端与输出端子t30连接。电容器c1的另一端与输出端子t40连接。在输出端子t30与t40之间连接负载100。在负载100被输出了输出电压vout。电容器c1是用于抑制输出电压vout的变动而使输出电压vout稳定化的平滑电容器。

在开关sw1导通的情况下，电流从直流电源ps1经由电感器l1而被引导至负载，并且在电感器l1积累能量。在开关sw1为不导通的情况下，从电感器l1释放能量，来自二极管d1的电流经由电感器l1而被引导至负载100。通过对开关sw1的导通以及不导通高速地进行切换，从而输出电压vout被降压至希望的值。

图2是图1的电感器l1的外观立体图。如图2所示，电感器l1是电感器导体层cl1、磁芯层mc1、以及电感器导体层cl2在层叠方向(z轴方向)上被层叠的层叠体。

磁芯层mc1配置在电感器导体层cl1与cl2之间。磁芯层mc1包含具有磁性体ms1的磁性体部mc11、具有磁性体ms2的磁性体部mc12、和具有磁性体ms1的磁性体部mc13。在层叠方向上，磁性体部mc12配置在磁性体部mc11与mc13之间。磁性体部mc11配置在磁性体部mc12与电感器导体层cl1之间。磁性体部mc13配置在磁性体部mc12与电感器导体层cl2之间。磁性体部mc11的层叠方向上的宽度(以下也简称为“厚度”。)与磁性体部mc13的厚度大致相等。磁性体ms1的磁特性与磁性体ms2的磁特性不同。作为磁性体的磁特性，例如能够列举与导磁率、磁饱和、以及饱和磁通密度有关的特性。

电感器l1的磁芯层mc1包含彼此独立的多个磁性体部mc11～mc13。需要用于在磁性体部mc11～mc13卷绕导体的结构的情况下，电感器l1的制造成本可能增加。

在实施方式1中，在层状的电感器导体层cl1与cl2之间配置磁芯层mc1，并且通过多个过孔导体来连接电感器导体层cl1和cl2。在电感器导体层cl1、磁芯层mc1、以及电感器导体层cl2被层叠的过程中电感器导体层cl1和cl2通过多个过孔导体而连接，由此形成磁芯层mc1被电感器导体层cl1、电感器导体层cl2、以及多个过孔导体卷绕的构造。在电感器l1中，不需要用于在磁芯层mc1卷绕导体的结构。其结果是，能够抑制电感器l1的制造成本。

图3是示出图2的电感器l1中包含的各层的层叠过程的图。电感器l1中包含的各层的层叠过程按照图3的(a)～图3的(e)的顺序进行。如图3的(a)所示，电感器导体层cl1包含输入输出端子t1、t2和多个线路导体e11～e13。

电感器导体层cl1为长方形。输入输出端子t1和t2配置在对角线上。线路导体e11～e13配置在输入输出端子t1与t2之间。

输入输出端子t1与线路导体e11相邻。在输入输出端子t1与线路导体e11之间形成有间隙，因此输入输出端子t1不与线路导体e11接触。线路导体e12配置在线路导体e11与e13之间，且与线路导体e11以及e13相邻。在线路导体e11与e12之间形成有间隙，因此线路导体e11不与线路导体e12接触。在线路导体e12与e13之间形成有间隙，因此线路导体e12不与线路导体e13接触。输入输出端子t2与线路导体e13相邻。在输入输出端子t2与线路导体e13之间形成有间隙，输入输出端子t2不与线路导体e13接触。

过孔导体v11形成为从输入输出端子t1向z轴方向延伸。过孔导体v12以及v13形成为从线路导体e11向z轴方向延伸。过孔导体v14以及v15形成为从线路导体e12向z轴方向延伸。过孔导体v16以及v17形成为从线路导体e13向z轴方向延伸。过孔导体v18形成为从输入输出端子t2向z轴方向延伸。

过孔导体v11、v13、v15、v17在y轴方向上空开间隔地呈直线状配置。过孔导体v12、v14、v16、v18在y轴方向上空开间隔地呈直线状配置。在呈直线状配置的过孔导体v11、v13、v15、v17和呈直线状配置的过孔导体v12、v14、v16、v18之间空开间隔。过孔导体v11～v18相互不接触。

如图3的(b)所示，在电感器导体层cl1层叠磁性体部mc11。在磁性体部mc11形成有空孔部h1。空孔部h1包含空孔h11以及h12。过孔导体v11、v13、v15、v17贯通了空孔h11。在过孔导体v11、v13、v15、v17各自与空孔h11的侧面之间存在间隙，因此过孔导体v11、v13、v15、v17不与磁性体部mc11接触地贯通了空孔h11。过孔导体v12、v14、v16、v18贯通了空孔h12。在过孔导体v12、v14、v16、v18各自与空孔h12的侧面之间存在间隙，因此过孔导体v12、v14、v16、v18不与磁性体部mc11接触地贯通了空孔h12。

如图3的(c)所示，在磁性体部mc11层叠磁性体部mc12。在磁性体部mc12形成有空孔部h2。空孔部h2包含空孔h21以及h22。过孔导体v11、v13、v15、v17贯通了空孔h21。在过孔导体v11、v13、v15、v17各自与空孔h21的侧面之间存在间隙，因此过孔导体v11、v13、v15、v17不与磁性体部mc12接触地贯通了空孔h21。过孔导体v12、v14、v16、v18贯通了空孔h22。在过孔导体v12、v14、v16、v18各自与空孔h22的侧面之间存在间隙，因此过孔导体v12、v14、v16、v18不与磁性体部mc12接触地贯通了空孔h22。

如图3的(d)所示，在磁性体部mc12层叠磁性体部mc13。在磁性体部mc13形成有空孔部h3。空孔部h3包含空孔h31以及h32。过孔导体v11、v13、v15、v17贯通了空孔h31。在过孔导体v11、v13、v15、v17各自与空孔h31的侧面之间存在间隙，因此过孔导体v11、v13、v15、v17不与磁性体部mc13接触地贯通了空孔h31。过孔导体v12、v14、v16、v18贯通了空孔h32。在过孔导体v12、v14、v16、v18各自与空孔h32的侧面之间存在间隙，因此过孔导体v12、v14、v16、v18不与磁性体部mc13接触地贯通了空孔h32。

过孔导体v11～v18贯通形成于磁芯层mc1的空孔部h1～h3，由此不与磁芯层mc1接触。因此，可抑制流经过孔导体v11～v18的电流被引导至磁芯层mc1。其结果是，可抑制电感器l1的直流叠加特性背离希望的特性。

如图3的(e)所示，电感器导体层cl2包含多个线路导体e21～e24。在图3的(e)中，为了使线路导体e21～e24和过孔导体v11～v18的连接关系易懂，电感器导体层cl2以透过的方式被描绘。

线路导体e21～e22在y轴方向上依次并列配置。线路导体e22配置在线路导体e21与e23之间。线路导体e23配置在线路导体e22与e24之间。在线路导体e21与e22之间形成有间隙，因此线路导体e21不与线路导体e22接触。在线路导体e22与e23之间形成有间隙，因此线路导体e22不与线路导体e23接触。在线路导体e23与e24之间形成有间隙，因此线路导体e23不与线路导体e24接触。

过孔导体v11以及v12与线路导体e21连接。过孔导体v13以及v14与线路导体e22连接。过孔导体v15以及v16与线路导体e23连接。过孔导体v17以及v18与线路导体e24连接。

在电感器l1中磁性体部mc11～mc13被由过孔导体v11～v18固定的电感器导体层cl1以及cl2夹着而被固定。不需要用于对电感器导体层cl1、磁性体部mc11～mc13、以及电感器导体层cl2进行固定的粘接剂。不用担心粘接剂由于流经电感器l1的电流所引起的发热或者使用电感器l1的环境的温度而熔化。因此，能够增大在电感器l1中能流过的电流，并且能够扩大能使用电感器l1的环境的温度。

参照图3的(a)以及(e)，在电感器l1中，形成了从输入输出端子t1经由过孔导体v11、线路导体e21、过孔导体v12、线路导体e11、过孔导体v13、线路导体e22、过孔导体v14、线路导体e12、过孔导体v15、线路导体e23、过孔导体v16、线路导体e13、过孔导体v17、线路导体e24、以及过孔导体v18而到达输入输出端子t2的路径。该路径形成为将磁芯层mc1卷绕。

在电感器l1中，在从输入输出端子t1到达t2的路径中包含的相邻的导体间存在间隙(或者间隔)，该相邻的导体相互不接触。因此，不需要用线材覆膜来覆盖该路径中包含的导体。不用担心线材覆膜由于电流流过该路径所引起的发热、或者使用电感器l1的环境的温度而熔化从而该路径在中途短路。其结果是，能够增大在电感器l1中能流过的电流，并且能够扩大能使用电感器l1的环境的温度。

图4是将磁性体ms1的磁化曲线m10以及磁性体ms2的磁化曲线m20一并示出的图。在图4中，横轴表示磁化力，纵轴表示磁通密度。磁化力是磁场的强度，若流经电感器l1的电流变大则磁化力也变大。磁性体的导磁率是磁通密度除以磁化力而得到的值。例如，磁化曲线m20上的点p1(磁化力m1，磁通密度b1)处的导磁率是b1/h1。

如图4所示，若流经电感器l1的电流变大而磁化力变大，则磁性体ms1以及ms2的磁通密度也变大，然后，几乎不变化。像这样磁通密度几乎不变化的状态被称作磁饱和。产生了磁饱和的情况下的磁通密度被称作饱和磁通密度。

磁化曲线m10中的磁通密度在磁化力m10处达到饱和磁通密度sb10。磁化曲线m20中的磁通密度在磁化力m20处达到饱和磁通密度sb20。磁性体ms2达到磁饱和的磁化力m20比磁性体ms1达到磁饱和的磁化力m10小。即，关于流经电感器l1的电流，磁性体ms2以比磁性体ms1小的电流达到磁饱和。达到磁饱和的电流不同，从而导磁率的特性在磁性体ms1和ms20中变得不同。

图5是分别示出相对于流经电感器l1的电流的、磁性体ms1的特性p10以及磁性体ms2的导磁率的特性p20的图。如图5所示，在电流比电流11小的情况下，磁性体ms2的导磁率比磁性体ms1的导磁率大。另一方面，在电流比电流11大的情况下，磁性体ms1的导磁率比磁性体ms2的导磁率大。

电感器l1的希望的直流叠加特性，如已经说明的那样，是如下特性，即，相对于与dc-dc转换器1的额定电流相比比较小的电流值(低负载区域)，电感大，相对于比额定电流大的电流值(过电流区域)，将电感维持为不低于下限值。磁芯的导磁率越大则电感器的电感越大。因此，在电感器l1中，磁芯层mc1包含在过电流区域中电感大的磁性体ms1和在低负载区域中电感大的ms2，由此实现了希望的直流叠加特性。实现希望的直流叠加特性的磁性体部mc11(mc13)的厚度与磁性体部mc12的厚度之比能够通过仿真或者实机实验来适当决定。

图6是将实施方式1涉及的电感器l1的直流叠加特性ds10的仿真结果和比较例涉及的电感器的直流叠加特性ds100的仿真结果一并示出的图。在图6中，电流irc表示dc-dc转换器1的额定电流。

如图6所示，比较例涉及的电感器的电感相对于电流的变化几乎不变化。比较例涉及的电感器被设计为无论相对于怎样的电流都能够确保恒定的电感。

另一方面，电感器l1的电感在电流小于电流i10的低负载区域中超过比较例涉及的电感器的电感。在电流大于额定电流irc的过电流区域中，电感器l1的电感低于比较例涉及的电感器的电感，但不低于下限值hm1。在电感器l1中，在过电流区域中维持了下限值hm1以上的电感。

图7是将实施方式1涉及的dc-dc转换器1的功率变换效率pe10和具备比较例涉及的电感器的dc-dc转换器的功率变换效率pe100一并示出的图。若对功率变换效率pe10和pe100进行比较，则在低负载区域中电感器l1与比较例涉及的电感器相比电感大，因此功率变换效率pe10超过pe100。

通过使低负载区域中的功率变换效率提高，从而能够削减电流变得比较小的待机时的dc-dc转换器1的消耗功率(待机功率)。此外，通过在过电流区域中维持下限值hm1以上的电感，从而即使在超过额定电流的过电流流经电感器l1的情况下也能够防止在dc-dc转换器1中产生输出短路。其结果是，在dc-dc转换器1中，对于过电流，也能够维持相对于电流的变化抑制输出电压的变动的负载响应特性。

在电感器l1中，为了实现图6所示的直流叠加特性ds10，磁芯层mc1以适当的比例包含磁性体ms1和ms2。本发明涉及的电感器能够实现的直流叠加特性不限于直流叠加特性ds10。通过变更多个磁性体部的厚度之比或者磁性体的种类，从而能够实现直流叠加特性ds10以外的直流叠加特性。

图8是示出变更了磁性体部mc11(mc13)的厚度tn1与磁性体部mc12的厚度tn2之比的情况下的直流叠加特性的变化的图。在图8中，曲线ds11表示厚度tn1与tn2之比为1比4的情况下的直流叠加特性。曲线ds12表示厚度tn1与tn2之比为4比1的情况下的直流叠加特性。如图8所示，若使磁性体部mc11～mc13的各厚度之比变化，则电感器l1的直流叠加特性变化。

图9以及图10是示出将磁性体部mc12中包含的磁性体ms2置换为磁性体ms3的情况下的直流叠加特性的变化的图。磁性体ms3的磁特性与磁性体ms1的磁特性以及磁性体ms2的磁特性不同。图9所示的直流叠加特性ds11以及图10所示的直流叠加特性ds12与图8所示的直流叠加特性ds11以及ds12分别相同。如图9以及图10所示，若变更磁芯层mc1中包含的磁性体的种类，则电感器l1的直流叠加特性变化。

根据实施方式1涉及的电感器，通过变更多个磁性体部的各厚度之比或者磁性体的种类，从而能够将直流叠加特性调整为希望的特性。

在图3中，对电感器导体层cl1、磁芯层mc1、以及电感器导体层cl2被层叠而形成电感器l1的层叠过程进行了说明。通过使用在矩阵上形成了相同的多个图案的薄板(母基板)，从而能够并行地进行该层叠过程。以下，利用图12～图15，对形成实施方式1涉及的电感器的层叠过程并行地进行的情况进行说明。此外，利用图15～图17，对并行地形成本发明涉及的dc-dc转换器的情况进行说明。

图11是示出形成了多个电感器导体层cl1a的薄板sp1的图。薄板sp1利用模具而被一体成型。薄板sp1与xy平面平行。如图11所示，在薄板sp1中，包含多个线路导体的电感器导体层cl1a的图案在x轴方向以及y轴方向上重复。在薄板sp1中，多个电感器导体层cl1a的图案形成为矩阵状。

图12是示出在图11的薄板sp1形成了多个过孔导体的薄板sp2的图。多个过孔导体利用模具而被一体成型。如图12所示，在每个电感器导体层cl1a形成了6根过孔导体，使得在层叠方向上延伸。

图13是示出在图12的薄板sp2形成了多个磁芯层mc1a的薄板sp3的图。多个磁芯层mc1a利用模具而被一体成型。如图13所示，磁芯层mc1a按照电感器导体层cl1a的每个图案而形成。磁芯层mc1a包含磁特性彼此不同的两个磁性体。

图14是示出在图13的薄板sp3形成了多个电感器导体层cl2a的薄板sp4的图。多个电感器导体层cl2a利用模具而被一体成型。如图14所示，包含多个线路导体的电感器导体层cl2a的图案在x轴方向以及y轴方向上重复。在薄板sp4中，层叠了电感器导体层cl1a、磁芯层mc1a、以及电感器导体层cl2a的多个电感器l1a形成为矩阵状。

图15是示出多个模块基板md1形成为矩阵状的薄板sp5的图。在模块基板md1安装有电感器l1a以外的dc-dc转换器1a的电路要素。

图16是示出在图15的薄板sp5层叠了图14的薄板sp4的薄板sp6的图。如图16所示，多个电感器l1a分别安装于多个模块基板md1，形成了多个dc-dc转换器1。

根据实施方式1涉及的电感器以及dc-dc转换器，能够在同一制造条件下并行地制造多个电感器以及多个dc-dc转换器。因此，能够抑制制造偏差，并且能够抑制制造成本。

在电感器l1的磁芯层mc1中，磁性体部mc11～mc13在层叠方向上被层叠。本发明涉及的电感器的磁芯层的构造只要包含磁特性彼此不同的单独的两个磁性体部，就可以是任何构造。例如，也可以像图17所示的实施方式1的变形例1涉及的磁芯层mc1b那样，在磁性体部mc11b的凹部(凹坑)dnt1配置有磁特性与磁性体部mc11b不同的磁性体部mc12b。

此外，也可以像图18所示的实施方式1的变形例2涉及的磁芯层mc1c那样，磁性体部mc11c～mc13c配置在与层叠方向(z轴方向)正交的方向上，磁性体部mc12c配置在磁特性与磁性体部mc12不同的磁性体部mc11c和mc13c之间。

在实施方式1中，对磁芯层包含两种磁特性彼此不同的磁性体的情况进行了说明。本发明涉及的磁芯层也可以包含三种以上磁特性彼此不同的磁性体。

以上，根据实施方式1、变形例1以及变形例2，能够抑制包含复合磁芯的电感器以及具备该电感器的dc-dc转换器的制造成本。此外，能够将该电感器的直流叠加特性调整为希望的特性。

[实施方式2]

在实施方式1中，对电感器导体层与磁芯层接触的情况进行了说明。若从电感器导体层向磁芯层流动电流则电感器的直流叠加特性可能背离希望的特性。在实施方式2中，对为了抑制从电感器导体层流向磁芯层的电流而电感器导体层与磁芯层电被绝缘的情况进行说明。

实施方式2与实施方式1的不同点在于，在电感器导体层与磁芯层之间配置绝缘体层。关于除此以外的结构是同样的，因此不重复说明。

图19是示出实施方式2涉及的电感器l2中包含的各层的层叠过程的图。图19的(a)与图3的(a)同样。如图19的(b)所示，在电感器导体层cl1层叠绝缘体层ins1。在绝缘体层ins1形成有空孔h101～h108。过孔导体v11～v18分别贯通了空孔h101～h108。在绝缘体层ins1层叠磁性体部mc11～mc13的过程分别与图3的(b)～(d)同样，因此不重复说明。

如图19的(c)所示，在磁性体部mc13层叠绝缘体层ins2。在绝缘体层ins2形成有空孔h201～h208。过孔导体v11～v18分别贯通了空孔h201～h208。如图19的(d)所示，在绝缘体层ins2层叠电感器导体层cl2。

以上，通过实施方式2也能够得到与实施方式1同样的效果。此外，在实施方式2中，通过在电感器导体层与磁芯层之间配置绝缘体层，从而电感器导体层和磁芯层被电绝缘。因此，能够抑制从电感器导体层流向磁芯层的电流。其结果是，能够抑制电感器的直流叠加特性背离希望的特性。

还预计将本次公开的实施方式在不矛盾的范围内适当组合来实施。应当认为本次公开的实施方式在所有方面均为例示而非限制性的内容。本发明的范围并非由上述的说明示出而是由权利要求书示出，旨在包含与权利要求书均等的含义以及范围内的所有的变更。

附图标记说明

1、1a转换器，10控制电路，100负载，c1电容器，cl1、cl1a、cl2、cl2a电感器导体层，d1二极管，e11～e13、e21～e24线路导体，h1～h3空孔部，h11、h12、h21、h22、h31、h32、h101～h108、h201～h208空孔，ins1、ins2绝缘体层，l1、l1a、l2电感器，mc1、mc1a、mc1b、mc1c磁芯层，mc11、mc11b、mc11c、mc12、mc12b、mc12c、mc13、mc13c磁性体部，md1模块基板，ms1、ms2、ms3磁性体，ps1电源，sp1～sp6薄板，sw1开关，t1、t2输入输出端子，t10、t20输入端子，t30、t40输出端子，v11～v18过孔导体。