本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术：
发光二极管(英文：lightemittingdiode，简称：led)是高效、环保、绿色的新一代固态照明光源，具有低电压、低功耗、体积小、重量轻、寿命长、可靠性高等优点。自从日本科学家在20世纪90年代成功开发氮化镓(gan)基led，led的工艺技术不断进步，发光亮度不断提高，应用领域越来越广，目前已经广泛应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域，尤其是在照明领域，led发挥了独特的不可替代的作用。
现有发光二极管芯片包括衬底、n型半导体层、发光层、p型半导体层、电流阻挡层、透明导电层、p型电极、n型电极和钝化保护层。n型半导体层、发光层、p型半导体层依次层叠在衬底上，p型半导体层上设有延伸至n型半导体层的凹槽；电流阻挡层设置在p型半导体层上，且电流阻挡层设置在p型半导体层上的表面的形状为一个环形和至少一个矩形的组合，各个矩形位于环形外并通过一个短边与环形连接；透明导电层设置在p型半导体层位于环形外的区域和电流阻挡层上；p型电极包括p型焊盘和至少一个电极线，各个电极线的一端与p型焊盘连接，p型焊盘设置在p型半导体层位于环形内的区域、以及透明导电层与环形对应的区域上，电极线设置在透明导电层上与矩形对应的区域上；n型电极设置在凹槽内的n型半导体层上；钝化保护层设置在透明导电层、各个电极线、p型焊盘的顶部的边缘和侧壁、凹槽的侧壁、凹槽内的n型半导体层、以及n型电极的顶部的边缘和侧壁上，即芯片设置p型电极和n型电极的表面上除n型电极和p型焊盘的顶部的非边缘区域之外的其它区域上。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
p型焊盘的顶部的材料为金，钝化保护层的材料为二氧化硅，由于二氧化硅和金之间的粘附性较弱，因此p型焊盘的顶部的边缘和侧壁上的钝化保护层很容易脱落，从而无法起到保护p型电极和透明导电层的作用，造成p型电极和透明导电层等暴露在空气中，空气中的水蒸汽、氧气会在电和热的作用下与p型焊盘的侧壁和透明导电层发生电化学反应，腐蚀p型焊盘的侧壁和透明导电层，造成p型焊盘的侧壁、特别是透明导电层的材料性能变异，进而造成发光二极管芯片失效，大大降低了发光二极管芯片的使用寿命，限制了发光二极管的广泛应用。
技术实现要素：
为了解决现有技术腐蚀p型焊盘的侧壁和透明导电层，造成发光二极管芯片失效的问题，本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、n型半导体层、发光层、p型半导体层、电流阻挡层、透明导电层、p型电极、n型电极和钝化保护层；所述n型半导体层、所述发光层、所述p型半导体层依次层叠在所述衬底上，所述p型半导体层上设有延伸至所述n型半导体层的凹槽；所述电流阻挡层设置在所述p型半导体层上，且所述电流阻挡层设置在所述p型半导体层上的表面的形状包括一个环形，所述透明导电层设置在所述p型半导体层位于所述环形外的区域和所述电流阻挡层上；所述p型电极设置在所述p型半导体层位于所述环形内的区域、以及所述透明导电层与所述电流阻挡层对应的区域上，所述n型电极设置在所述凹槽内的n型半导体层上，所述钝化保护层设置在所述透明导电层、所述p型电极的顶部的边缘和侧壁、所述凹槽的侧壁、所述凹槽内的n型半导体层、以及所述n型电极的顶部的边缘和侧壁上；所述钝化保护层的材料为二氧化硅，所述p型电极的顶部的材料为金；
所述发光二极管芯片还包括粘附层，所述粘附层至少设置在所述p型电极的顶部的边缘和所述钝化保护层之间；所述粘附层包括依次层叠的至少三个子层，各个所述子层的材料包括金和硅，且所述至少三个子层中金的摩尔含量沿所述粘附层的层叠方向逐层减少，所述至少三个子层中硅的摩尔含量沿所述粘附层的层叠方向逐层增多。
可选地，所述至少三个子层中最先层叠的子层的材料还包括钛。
优选地，所述至少三个子层中最先层叠的子层中钛的摩尔含量为0.5％～1.5％。
可选地，所述至少三个子层中最先层叠的子层中金的摩尔含量大于90％。
可选地，各个所述子层的厚度相等，且相邻两个所述子层中金的摩尔含量的差值小于1％，相邻两个所述子层中硅的摩尔含量的差值小于1％。
优选地，相邻两个所述子层中金的摩尔含量的差值为3％～8％，相邻两个所述子层中硅的摩尔含量的差值为3％～8％。
可选地，所述粘附层的厚度为20nm～30nm。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底上依次生长n型半导体层、发光层、p型半导体层；
在所述p型半导体层上开设延伸至所述n型半导体层的凹槽；
在所述p型半导体层上形成电流阻挡层，所述电流阻挡层设置在所述p型半导体层上的表面的形状包括一个环形；
在所述p型半导体层位于所述环形外的区域和所述电流阻挡层上形成透明导电层；
在所述凹槽内的n型半导体层上设置n型电极，并在所述p型半导体层位于所述环形内的区域、以及所述透明导电层与所述电流阻挡层对应的区域上设置p型电极，所述p型电极的顶部的材料为金；
至少在所述p型电极上形成粘附层，所述粘附层包括依次层叠的至少三个子层，各个所述子层的材料包括金和硅，且所述至少三个子层中金的摩尔含量沿所述粘附层的层叠方向逐层减少，所述至少三个子层中硅的摩尔含量沿所述粘附层的层叠方向逐层增多；
在所述粘附层、所述粘附层和所述p型电极的侧壁、所述透明导电层、所述凹槽的侧壁、所述凹槽内的n型半导体层、以及所述n型电极上形成钝化保护层，所述钝化保护层的材料为二氧化硅；
去除所述p型电极的顶部的非边缘区域上的粘附层和钝化保护层、以及所述n型电极的顶部的非边缘区域上的钝化保护层。
可选地，所述制作方法还包括：
在去除所述p型电极的顶部的非边缘区域上的粘附层和钝化保护层时，去除p型电极的顶部一定厚度的金层。
可选地，所述去除所述p型电极的顶部的非边缘区域上的粘附层和钝化保护层、以及所述n型电极的顶部的非边缘区域上的钝化保护层，包括：
采用光刻技术在所述钝化保护层上形成设定图形的光刻胶，所述光刻胶设置在所述钝化保护层上与所述粘附层的边缘、所述粘附层和所述p型电极的侧壁、所述透明导电层、所述凹槽的侧壁、所述凹槽内的n型半导体层、以及所述n型电极的边缘对应的区域上；
通入酸性气体，干法刻蚀所述p型电极的顶部的非边缘区域上的粘附层和钝化保护层、以及所述n型电极的顶部的非边缘区域上的钝化保护层；
通入氧气，干法去除所述光刻胶。
本发明实施例提供的技术方案带来的有益效果是：
通过在p型电极的顶部的边缘和钝化保护层之间设置粘附层，粘附层包括依次层叠的至少三个子层，各个子层的材料包括金和硅，且至少三个子层中金的摩尔含量沿粘附层的层叠方向逐层减少，硅的摩尔含量沿粘附层的层叠方向逐层增多，因此靠近p型电极的顶部的子层中金的摩尔含量较多，与p型电极的顶部采用的材料金匹配度较高，粘附层和p型电极的结合界面比较致密；同时靠近钝化保护层的子层中硅的摩尔含量较多，与钝化保护层采用的材料二氧化硅的匹配度较高，粘附层和钝化保护层的结合界面也比较致密；而且所有子层中金和硅的摩尔含量都是逐层变化的，相邻两个子层采用的材料的匹配度也较高，粘附层内部的致密性也很好，所以设置粘附层可以有效改善p型电极的顶部的边缘和钝化保护层之间的粘附性，避免钝化保护层脱落，使得钝化保护层能够对p型电极和透明导电层进行有效保护，避免p型电极和透明导电层暴露在空气中而被空气中的水蒸气、氧气等腐蚀变异，造成发光二极管芯片失效，大大提高了发光二极管芯片的使用寿命，有利于发光二极管的广泛应用。另外，粘附层还可以对p型电极起到一定的保护作用，增强p型电极的可靠性，最终提高发光二极管芯片的使用寿命和实现效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例提供的图1的a-a剖面图；
图3是本发明实施例提供的粘附层的结构示意图；
图4是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；
图5a-图5h是本发明实施例提供的制作方法执行过程中发光二极管芯片的结构示意图；
图6a是本发明实施例提供的图5a所示的发光二极管芯片的俯视图；
图6b是本发明实施例提供的图5b所示的发光二极管芯片的俯视图；
图6c是本发明实施例提供的图5c所示的发光二极管芯片的俯视图；
图6d是本发明实施例提供的图5d所示的发光二极管芯片的俯视图；
图6e是本发明实施例提供的图5e所示的发光二极管芯片的俯视图；
图6f是本发明实施例提供的图5f所示的发光二极管芯片的俯视图；
图6g是本发明实施例提供的图5g所示的发光二极管芯片的俯视图；
图6h是本发明实施例提供的图5h所示的发光二极管芯片的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管芯片，图1为本发明实施例提供的发光二极管芯片的结构示意图，参见图1，该发光二极管芯片包括衬底10、n型半导体层21、发光层22、p型半导体层23、电流阻挡层30、透明导电层40、p型电极51、n型电极52和钝化保护层60。
其中，n型半导体层21、发光层22、p型半导体层23依次层叠在衬底10上，p型半导体层23上设有延伸至n型半导体层21的凹槽20。电流阻挡层30设置在p型半导体层23上，图2为本发明实施例提供的图1的a-a剖面图，参见图2，电流阻挡层30设置在p型半导体层23上的表面的形状包括一个环形31，如图1所示，透明导电层40设置在p型半导体层23位于环形31(如图2所示)外的区域和电流阻挡层30上。p型电极51设置在p型半导体层23位于环形31内的区域、以及透明导电层40与电流阻挡层30对应的区域上，n型电极52设置在凹槽20内的n型半导体层21上，钝化保护层60设置在透明导电层40、p型电极51的顶部的边缘和侧壁、凹槽的侧壁、凹槽内的n型半导体层21、以及n型电极52的顶部的边缘和侧壁上。钝化保护层60的材料为二氧化硅(sio2)，p型电极51的顶部的材料为金。
需要说明的是，在本实施例中，以发光二极管芯片中衬底所在侧为底部，以发光二极管芯片中p型电极和n型电极所在侧为顶部，侧壁为顶部和底部之间的表面，因此上文所述的p型电极的顶部为p型电极与设置在p型半导体层和透明导电层的表面相反的表面，p型电极的侧壁为p型电极与设置在p型半导体层和透明导电层的表面相邻的表面，凹槽的侧壁为凹槽从p型半导体层延伸到n型半导体层的表面，n型电极的顶部为n型电极与设置在n型半导体层的表面相反的表面，n型电极的侧壁为n型电极与设置在n型半导体层的表面相邻的表面。
另外，钝化保护层60的材料为二氧化硅，二氧化硅不与大部分的酸反应，电绝缘性比较好，热膨胀系数在10-6以下，对于各种扩散离子的阻挡效果比较理想，而且二氧化硅对于整个光谱范围内都具有良好的透过率，以厚度为1mm的二氧化硅为例，透过率可以达到90％以上，特别适合作为钝化保护层的材料。
p型电极51的顶部的材料为金。电极不但需要传导电流，而且在后续打线时需要具有良好的可焊性，采用金形成p型电极的顶部，金是比较稳定的金属，在空气中很难被氧化，而且具有良好的延展性、以及导热和导电性能(导电率仅次于铜和银)，特别适合作为电极的顶部的材料。
在本实施例中，如图1所示，该发光二极管芯片还包括粘附层70，粘附层70至少设置在p型电极51的顶部的边缘和钝化保护层60之间。图3为本发明实施例提供的粘附层的结构示意图，参见图3，粘附层70包括依次层叠的至少三个子层71，各个子层71的材料包括金和硅，且至少三个子层71中金的摩尔含量沿粘附层70的层叠方向逐层减少，至少三个子层71中硅的摩尔含量沿粘附层70的层叠方向逐层增多。
本发明实施例通过在p型电极的顶部的边缘和钝化保护层之间设置粘附层，粘附层包括依次层叠的至少三个子层，各个子层的材料包括金和硅，且至少三个子层中金的摩尔含量沿粘附层的层叠方向逐层减少，硅的摩尔含量沿粘附层的层叠方向逐层增多，因此靠近p型电极的顶部的子层中金的摩尔含量较多，与p型电极的顶部采用的材料金匹配度较高，粘附层和p型电极的结合界面比较致密；同时靠近钝化保护层的子层中硅的摩尔含量较多，与钝化保护层采用的材料二氧化硅的匹配度较高，粘附层和钝化保护层的结合界面也比较致密；而且所有子层中金和硅的摩尔含量都是逐层变化的，相邻两个子层采用的材料的匹配度也较高，粘附层内部的致密性也很好，所以设置粘附层可以有效改善p型电极的顶部的边缘和钝化保护层之间的粘附性，避免钝化保护层脱落，使得钝化保护层能够对p型电极和透明导电层进行有效保护，避免p型电极和透明导电层暴露在空气中而被空气中的水蒸气、氧气等腐蚀变异，造成发光二极管芯片失效，大大提高了发光二极管芯片的使用寿命，有利于发光二极管的广泛应用。另外，粘附层还可以对p型电极起到一定的保护作用，增强p型电极的可靠性，最终提高发光二极管芯片的使用寿命和实现效果。
在具体实现时，如图1所示，粘附层70还可以设置在n型电极52的顶部的边缘和钝化保护层60之间，以避免n型电极52上的钝化保护层脱落而无法保护n型电极，造成n型电极暴露在空气中被空气中的水蒸气、氧气等腐蚀而失效。
可选地，至少三个子层中最先层叠的子层的材料还可以包括钛。由于钛与其它金属的亲和力强，对金属有一定的粘附作用，因此在至少三个子层中最后层叠的子层的材料还包括钛，可以进一步加强粘附层和电极之间的粘附性，有效避免空气进入芯片内部腐蚀电极。而且钛具有一定的阻挡作用，可以防止p型电极的顶部的金层向粘附层扩散。
优选地，至少三个子层中最先层叠的子层中钛的摩尔含量可以为0.5％～1.5％。如果至少三个子层中最先层叠的子层中钛的摩尔含量小于0.5％，则可能由于钛的摩尔含量太低而起不到粘附剂的作用；如果至少三个子层中最先层叠的子层中钛的摩尔含量大于1.5％，则可能由于钛的摩尔含量太高而与其它层的材料的匹配度较差。
可选地，至少三个子层中最先层叠的子层中金的摩尔含量可以大于90％，以保证与p型电极的顶层的匹配度，使得粘附层和p型电极的结合界面很致密，以对p型电极进行有效保护。
可选地，各个子层的厚度可以相等，且相邻两个子层中金的摩尔含量的差值小于1％，相邻两个子层中硅的摩尔含量的差值小于1％，从而使至少三个子层中金和硅的摩尔含量可以平稳变化，相邻两个子层的性质过渡平稳，粘附层内部连接紧密。
优选地，相邻两个子层中金的摩尔含量的差值可以为3％～8％，相邻两个子层中硅的摩尔含量的差值可以为3％～8％，以避免粘附层内部由于子层的变化太大而不牢固。
可选地，粘附层的厚度可以为20nm～30nm。如果粘附层的厚度小于200nm，则可能由于粘附层的厚度太小而造成粘附效果不佳；如果粘附层的厚度大于300nm，则可能由于粘附层的厚度太大而增加不必要的生产成本。
优选地，至少三个子层的数量可以小于或等于6个，以保证每个子层都能起到一定的作用。
例如，粘附层包括依次层叠的三个子层71a、71b、71c：子层71a的厚度为10nm，其中金的摩尔含量为95％，硅的摩尔含量为4％，钛的摩尔含量为1％；子层71b的厚度为10nm，其中金的摩尔含量为90％，硅的摩尔含量为10％；子层71c的厚度为10nm，其中金的摩尔含量为85％，硅的摩尔含量为15％。
可选地，p型焊盘的顶部的边缘的厚度可以比p型焊盘的顶部的非边缘的厚度大10nm～20nm，优选为15nm，以确保p型焊盘的顶部的非边缘为纯净的金层，提高后续封装时的焊线质量。
相应地，如果粘附层还设置在n型电极的顶部的边缘，则n型电极的顶部的边缘的厚度可以比n型电极的顶部的非边缘的厚度大10nm～20nm。
在实际应用中，上文所述的p型电极只是p型电极中的p型焊盘，p型电极除了p型焊盘之外，还包括至少一个电极线，各个电极线分别与p型焊盘连接，并自p型焊盘向外延伸，以利于电流的横向扩展，使电流能够尽可能注入p型半导体层的所有区域，提高发光二极管芯片的发光效率。相应地，如图2所示，电流阻挡层30设置在p型半导体层23上的表面的形状还包括至少一个矩形32，即电流阻挡层30设置在p型半导体层23上的表面的形状为环形31和至少一个矩形32的组合，各个矩形32分别与环形31的外环连接。透明导电层同时设置在电流阻挡层中的环形和各个矩形上，电极线设置在透明导电层上与矩形对应的区域上，钝化保护层设置在电极线上。
具体地，衬底的主要作用是提供外延材料生长的基板，衬底的材料可以为蓝宝石(主要成分为al2o3)，衬底优选为图形化蓝宝石衬底(英文：patternedsapphiresubstrate，简称：pss)。进一步地，pss中的图形可以为直径2.5μm、高度1.5μm的圆锥体，相邻两个图形之间的间距可以为1μm，此时pss的应力释放和出光提高的整体效果较好。
发光层可以包括交替层叠的多个量子阱和多个量子垒，量子阱的主要作用是使电子和空穴能够复合发光，量子阱的材料可以为铟镓氮(ingan)；量子垒的主要作用是将电子和空穴限制在量子阱内复合发光，量子垒的材料可以为氮化镓。n型半导体层的主要作用是为复合发光提供电子，n型半导体层的材料可以为n型掺杂的氮化镓。p型半导体层的主要作用是为复合发光提供空穴，p型半导体层的材料可以为p型掺杂的氮化镓。
电流阻挡层的主要作用是引导电流的流向，驱使电流横向流动，扩大电流作用的区域，电流阻挡层的材料可以为二氧化硅，采用绝缘材料制作，可以合理分配电流的流动，提高发光二极管芯片的发光效率，而且成本低廉。透明导电层的主要作用是提高电流的横向扩展能力，扩大电流作用的区域，透明导电层的材料可以为氧化铟锡(英文：indiumtinoxide，简称：ito)或者氧化锌(zno)，导电性和透过率都很好，制作成本也低。以ito为例，氧化铟和氧化锡的摩尔含量比为19:1，氧化铟中的铟主要呈3价，氧化锡中的锡主要呈4价，氧化铟的摩尔含量远大于氧化铟的摩尔含量，这样可以产生较多的电子，获得良好的导电性。
p型电极和n型电极的主要作用是注入电流，p型电极和n型电极可以包括依次层叠的多个金属层，多个金属层的材料可以依次为铬(cr)、铝(al)、钛(ti)、金(au)。其中，铬层的主要作用是实现半导体和金属之间的欧姆接触；铝层的主要作用是反射芯片发出的光线，提高芯片的出光效率；钛层的主要作用是提高电极内各层之间的粘附性；金层的主要作用是打线。
可选地，衬底的厚度可以为120μm～160μm，优选为130μm，以避免衬底太厚而造成芯片内部的散热不好。p型电极和n型电极的厚度可以为1.2μm～1.8μm，优选为1.5μm，p型电极和n型电极中金层的厚度可以大于1μm，以满足后续打线的要求。钝化保护层的厚度可以为70nm～90nm，优选为80nm，以起到较好的保护效果。
在本实施例的一种实现方式中，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和n型半导体层之间，缓冲层的材料为氮化铝(aln)，可以有效缓解蓝宝石衬底和氮化镓材料之间的晶格失配，改善发光二极管的晶体质量，进而提高发光二极管的发光效率。
可选地，缓冲层的厚度可以为50nm～500nm，优选为200nm。如果缓冲层的厚度小于50nm，则可能由于缓冲层的厚度太小而导致晶格失配比较严重，发光二极管芯片的晶体质量较差；如果缓冲层的厚度大于500nm，则由于氮化镓的延展性较差，可能由于缓冲层的厚度太大而造成缓冲层在温度变化过程中产生皲裂，不利于发光二极管芯片的稳定性，而且还会造成材料的浪费，延长加工时间，增加制作成本。
进一步地，该发光二极管芯片还可以包括未掺杂氮化镓层，未掺杂氮化镓层设置在缓冲层和n型半导体层之间；也可以包括电子阻挡层，电子阻挡层设置在发光层和p型半导体层之间。此为现有技术，在此不再一一详述。
在本实施例的另一种实现方式中，该发光二极管芯片还可以包括反射层，反射层设置在衬底与设置n型半导体层的表面的相反表面上，以将发光二极管芯片发光的光线集中从芯片的一侧射出，提高光线的有效利用效率。
可选地，反射层可以为分布式布拉格反射镜(英文：distributedbraggreflection，简称：dbr)。
具体地，dbr可以包括多个周期的金属氧化物薄膜，多个周期的金属氧化物薄膜依次层叠，每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜，不同材料的金属氧化物薄膜的折射率不同，至少两种材料的金属氧化物薄膜依次层叠设置，不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
优选地，dbr中n1个周期的金属氧化物薄膜的厚度为蓝光波长(如455nm)的四分之一，dbr中n2个周期的金属氧化物薄膜的厚度为黄光波长(如570nm)的四分之一，n1和n2为正整数，且n1和n2之和等于dbr中金属氧化物薄膜的周期数。例如，n1＝2*n2。
需要说明的是，目前led在照明领域主要应用在白光上，白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成，设计大部分dbr对蓝光进行反射，同时小部分dbr对黄光进行反射，可以对光线进行全面的反射，避免光线的损失，改善芯片的外量子效率，提高芯片的发光效率。
在本实施例中，金属氧化物薄膜的周期数可以为2个～48个，以在保证反射效果的情况下，尽量降低工艺复杂度。
具体地，金属氧化物薄膜的材料可以采用五氧化二钽(ta2o5)、二氧化锆(zro2)、三氧化二铝(al2o3)、二氧化钛(tio2)或者二氧化硅(sio2)。其中，五氧化二钽的折射率为2.06，二氧化锆的折射率为1.92，三氧化二铝的折射率为1.77，二氧化钛的折射率为2.35，二氧化硅的折射率为1.46。
优选地，一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用二氧化钛，另一种材料的金属氧化物薄膜的材料采用二氧化硅。二氧化钛和二氧化硅的折射率相差最大，反射效果最好。
本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片，图4为本实施例提供的制作方法的流程图，参见图4，该制作方法包括：
步骤201：在衬底上依次生长n型半导体层、发光层、p型半导体层。
图5a为步骤201执行之后发光二极管芯片的结构示意图，图6a为图5a所示的发光二极管芯片的俯视图。其中，10表示衬底，21表示n型半导体层，22表示发光层，23表示p型半导体层。参见图5a和图6a，n型半导体层21、发光层22、p型半导体层23依次层叠在衬底10上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：metalorganicchemicalvapordeposition，简称：mocvd)技术在衬底上依次生长n型半导体层、多量子阱层和p型半导体层。
可选地，在该步骤201之前，该制作方法还可以包括：
对衬底进行清洗，以为后续的外延生长提供一个洁净的表面。
可选地，在该步骤201之前，该制作方法还可以包括：
在衬底上形成缓冲层。
具体地，在衬底上形成缓冲层，可以包括：
在氮气气氛下，对铝靶进行溅射，在衬底上形成氮化铝层。
步骤202：在p型半导体层上开设延伸至n型半导体层的凹槽。
图5b为步骤202执行之后发光二极管芯片的结构示意图，图6b为图5b所示的发光二极管芯片的俯视图。其中，20表示凹槽。参见图5b和图5b，凹槽20从p型半导体层23延伸到n型半导体层21。
可选地，该步骤202可以包括：
采用光刻技术在p型半导体层上形成一定图形的光刻胶，光刻胶设置在p型半导体层除凹槽所在区域之外的区域上；
采用感应耦合等离子体刻蚀(英文：inductivecoupledplasmaetch，简称：icp)设备干法刻蚀没有光刻胶覆盖的p型半导体层和发光层，形成凹槽；
去除光刻胶。
通过采用icp设备进行干法刻蚀，能得到较高的刻蚀速度和较小的损失，有利于提高发光二极管芯片的良率。
在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：
铺设一层光刻胶；
通过一定图形的掩膜版对光刻胶进行曝光；
将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。
步骤203：在p型半导体层上形成电流阻挡层，电流阻挡层设置在p型半导体层上的表面的形状包括一个环形。
图5c为步骤203执行之后发光二极管芯片的结构示意图，图6c为图5c所示的发光二极管芯片的俯视图。其中，30表示电流阻挡层，31表示环形，32表示矩形。参见图5c和图6c，电流阻挡层30设置在p型半导体层23的部分区域上，电流阻挡层30设置在p型半导体层23上的表面的形状为环形31和至少一个矩形32的组合，各个矩形32分别与环形31的外环连接。
具体地，该步骤203可以包括：
在p型半导体层和n型半导体层上形成电流阻挡层；
采用光刻技术在电流阻挡层上形成一定图形的光刻胶，光刻胶设置在电流阻挡层与p型电极对应的区域上；
湿法腐蚀没有光刻胶覆盖的电流阻挡层；
去除光刻胶。
步骤204：在p型半导体层位于环形外的区域和电流阻挡层上形成透明导电层。
图5d为步骤204执行之后发光二极管芯片的结构示意图，图6d为图5d所示的发光二极管芯片的俯视图。其中，40表示透明导电层。参见图5d和图6d，透明导电层40设置在p型半导体层23位于环形31外的区域和电流阻挡层30上。
可选地，该步骤204可以包括：
通入氧气，采用磁控溅射技术在电流阻挡层、p型半导体层和凹槽内的n型半导体层上形成透明导电层；
采用光刻技术在透明导电层上形成一定图形的光刻胶，光刻胶至少设置在透明导电层除n型半导体层和p型电极所在位置之外的区域上；
湿法腐蚀没有光刻胶覆盖的透明导电层；
去除光刻胶。
通过在形成透明导电层的过程中通入氧气，可以避免透明导电层中的氧化物分解成单质，避免生成单质而影响透明导电层的透光率。
具体地，通入氧气的流量可以为5sccm～10sccm，优选为8sccm。如果通入氧气的流量小于5sccm，则可能由于通入氧气的流量太小而导致透明导电层的透过率太低；如果通入氧气的流量大于10sccm，则可能由于通入氧气的流量太大而导致透明导电层的电阻率太大。
步骤205：在凹槽内的n型半导体层上设置n型电极，并在p型半导体层位于环形内的区域、以及透明导电层与电流阻挡层对应的区域上设置p型电极，p型电极的顶部的材料为金。
图5e为步骤205执行之后发光二极管芯片的结构示意图，图6e为图5e所示的发光二极管芯片的俯视图。其中，51表示p型电极，52表示n型电极。参见图5e和图6e，n型电极52设置在凹槽20内的n型半导体层21上，且n型电极52设置在n型半导体层21上的表面的形状为扇形；p型电极51设置在p型半导体层23位于环形31内的区域、以及透明导电层40与电流阻挡层30对应的区域上，且p型电极51设置在p型半导体层23位于环形31内的区域上的表面为圆形，p型电极51设置在透明导电层40与环形31对应的区域上的表面为套在圆形外的环形，p型电极51设置在透明导电层40与矩形32对应的区域上的表面为与环形连接的矩形。
可选地，该步骤205可以包括：
采用光刻技术在透明导电层和n型半导体层上形成一定图形的光刻胶，光刻胶设置在透明导电层除p型电极所在区域之外的区域、以及n型半导体层上除n型电极所在区域之外的区域上；
控制真空度在5×10-6torr以上，在光刻胶、透明导电层、p型半导体层和n型半导体层上形成电极；
去除光刻胶和光刻胶上的电极，透明导电层和p型半导体层上留下的电极形成p型电极，n型半导体层上留下的电极形成n型电极。
通过在形成电极时控制真空度在5×10-6torr以上，可以有效防止电极被空气氧化。
步骤206：至少在p型电极上形成粘附层，粘附层包括依次层叠的至少三个子层，各个子层的材料包括金和硅，且至少三个子层中金的摩尔含量沿粘附层的层叠方向逐层减少，至少三个子层中硅的摩尔含量沿粘附层的层叠方向逐层增多。
图5f为步骤206执行之后发光二极管芯片的结构示意图，图6f为图5f所示的发光二极管芯片的俯视图。其中，70表示粘附层。参见图5f和图6f，粘附层70此时设置在p型电极51和n型电极52上。
具体地，该步骤206可以包括：
采用磁控溅射技术在p型电极、透明导电层、n型半导体层和n型电极上形成粘附层；
采用光刻技术在粘附层上形成一定图形的光刻胶，光刻胶设置在粘附层与p型电极和n型电极对应的区域上；
干法刻蚀没有光刻胶覆盖的粘附层；
去除光刻胶。
在采用磁控溅射技术形成粘附层中各个子层时，对相应的靶材进行溅射，即可形成相应的子层。例如，子层的材料包括金和硅，则形成子层时对金硅合金靶进行溅射；又如，子层的材料包括金、硅和钛，则形成子层时对金硅钛合金靶进行溅射。进一步地，子层中90％为金且10％为硅，则形成子层时采用的金硅合金靶中90％为金且10％为硅；子层中95％为金、4％为硅且1％为钛，则形成子层时采用的金硅钛合金靶中95％为金、4％为硅且1％为钛。
步骤207：在粘附层、粘附层和p型电极的侧壁、透明导电层、凹槽的侧壁、凹槽内的n型半导体层、以及n型电极上形成钝化保护层，钝化保护层的材料为二氧化硅。
图5g为步骤207执行之后发光二极管芯片的结构示意图，图6g为图5g所示的发光二极管芯片的俯视图。其中，60表示钝化保护层。参见图5g和图6g，钝化保护层60此时覆盖在整个芯片的上表面上。
具体地，该步骤207可以包括：
采用物理气相沉积技术铺设二氧化硅，形成钝化保护层。
步骤208：去除p型电极的顶部的非边缘区域上的粘附层和钝化保护层、以及n型电极的顶部的非边缘区域上的钝化保护层。
图5h为步骤208执行之后发光二极管芯片的结构示意图，图6h为图5h所示的发光二极管芯片的俯视图。参见图5h和图6h，p型电极51和n型电极51的顶部的非边缘区域上的粘附层70和钝化保护层60已被去除，留下p型电极51和n型电极51的顶部的边缘区域上的粘附层70和钝化保护层60。
可选地，该步骤208可以包括：
采用光刻技术在钝化保护层上形成设定图形的光刻胶，光刻胶设置在钝化保护层上与粘附层的边缘、粘附层和p型电极的侧壁、透明导电层、凹槽的侧壁、凹槽内的n型半导体层、以及n型电极的边缘对应的区域上；
通入酸性气体，干法刻蚀p型电极的顶部的非边缘区域上的粘附层和钝化保护层、以及n型电极的顶部的非边缘区域上的钝化保护层；
通入氧气，干法去除光刻胶。
通过采用通入氧气干法去胶的方式去除光刻胶，可以避免采用去胶液湿法去胶的方式去除光刻胶时，去胶液残留在芯片上，导致电极和透明导电层被腐蚀。具体地，干法去除光刻胶时，温度为150℃～250℃。由于光刻胶的主要成分为有机物，因此在150℃～250℃的高温下，通入的氧气会将光刻胶氧化成二氧化碳，从而去除光刻胶。
具体地，酸性气体可以为氯气和氩气的混合气体，以实现粘附层和钝化保护层的去除。
在具体实现时，该制作方法还可以包括：
在去除p型电极的顶部的非边缘区域上的粘附层和钝化保护层时，去除p型电极的顶部一定厚度的金层。
通过去除一定厚度的金层，避免粘附层内的物质扩散到p型电极中，确保p型电极的顶部的非边缘区域为纯净的金层，提高后续封装时的焊线质量。
在实际应用中，上述步骤201～步骤208得到的只是发光二极管芯片的半成品，因此在步骤208之后，该制作方法还可以包括：
步骤s1：减薄衬底；
步骤s2：在衬底上形成反射层，衬底设置反射层的表面与衬底设置n型半导体层的表面相反；
步骤s3：对半成品进行裂片，得到至少两个相互独立的芯片；
步骤s4：对得到的芯片进行测试，挑选出符合要求的芯片。
具体地，该步骤s1可以包括：
通过上蜡将半成品中电极所在的表面进行固定；
采用含金刚石的砂轮对半成品中衬底所在的表面进行粗磨；
采用包括微米级的金刚石粉末和油性物质的钻石液对半成品中衬底所在的表面进行细磨；
采用包括纳米级的氧化铝颗粒和二氧化硅颗粒、以及水溶性物质的抛光液对半成品中衬底所在的表面进行精磨；
对半成品进行下蜡和清洗。
在具体实现时，衬底粗磨之后的厚度一般为140μm～160μm，如150μm；金刚石粉末的直径一般为2μm～4μm，如3μm。
可选地，该步骤s3可以包括：
控制激光器的功率为5w，激光的波长为1024nm，对衬底进行隐形切割；
劈裂半成品。
通过将激光器的功率控制为5w，在对衬底进行有效切割的同时，也不会对衬底造成很大的损伤。而将激光的波长限定为1024nm，可有效穿透反射层，实现对衬底的隐形切割。
将本发明实施例提供的制作方法制作的发光二极管芯片与传统的制作方法制作的发光二极管芯片进行老化对比(两种芯片的形成条件基本相同，不同之处仅在于本发明实施例提供的制作方法制作的发光二极管芯片中包括粘附层，而传统的制作方法制作的发光二极管芯片中没有粘附层)，在两倍电流、90℃的温度、95％的湿度条件下老化1000小时之后，本发明实施例提供的制作方法制作的发光二极管芯片的亮度衰减5.6％，驱动电压上升0.3v，电极无腐蚀现象，钝化保护层无脱落现象；而传统的制作方法制作的发光二极管芯片的亮度衰减9.8％，驱动电压上升0.5v，电极被腐蚀发黑，钝化保护层有脱落。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。