一种低衬底损耗的体硅CMOS结构及制作方法与流程

本发明涉及半导体集成电路领域，具体涉及一种低衬底损耗的体硅cmos结构及制作方法。

背景技术

随着半导体技术的发展，硅半导体器件的特征尺寸在不断减小。随着控制栅的栅极长度越来越小，cmos器件的截止频率ft也越来越高，cmos技术应用领域也已经由原来的射频(rf)频段，拓展至微波(micro-wave)甚至毫米波(mm-wave)频段。

在现有的体硅cmos射频微波毫米波电路中，由于硅衬底是导体，位于硅衬底上方的相关器件在操作过程中产生的电磁场会在衬底中产生涡流，导致器件损耗大，q值难以做高。并且在高频段，衬底中产生的涡流损耗将成为影响器件品质因子的主要限定因素。

技术实现要素：

本发明所要解决的技术问题为：提供一种低衬底损耗的体硅cmos结构及制作方法，可以降低硅衬底的寄生效应，减小衬底的损耗，得到高品质因子的射频器件。

为了是实现上述目的，本发明所采用的技术方案为：一种低衬底损耗的体硅cmos结构，自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，所述有源区和场区位于同一水平面上，所述无源器件区和第二介质层位于同一水平面上；所述无源器件区位于所述场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，位于所述无源器件区正下方的硅衬底背面含有至少一个硅槽，且所述硅槽中填充绝缘介质材料。

进一步地，所述硅槽穿透衬底并触及所述场区。

进一步地，所述硅槽为体积相等的长方体。

进一步地，三个平行的硅槽形成一个硅槽组，所述硅槽组按照水平和垂直方向交替排列。

进一步地，所述硅槽组的间隙中分布硅孔，所述硅孔形状为水平截面为正方形的长方体，所述硅孔在水平截面上的面积小于所述硅槽在水平截面上的面积。

进一步地，所述硅槽按照水平方向或者垂直方向等间距地排列。

进一步地，所述绝缘介质材料为树脂材料或硅氧化物。

进一步地，所述第一介质层为金属介质层和金属间介质层交替叠加形成。

一种制作低衬底损耗的体硅cmos结构的方法，包括如下步骤：

s01：在硅衬底上表面形成位于同一水平面上的场区和有源区，在场区和有源区上形成第一介质层，在第一介质层上方形成位于同一水平面上的无源器件区和第二介质层，所述无源器件区位于场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，在所述无源器件区和第二介质层的正上方沉积一层钝化层；

s02：在硅衬底背面进行光刻刻蚀，形成位于无源器件区正下方的硅衬底背面的硅槽；

s03：在硅衬底背面的硅槽中填充绝缘介质材料。

进一步地，所述步骤s03中填充绝缘介质材料之后采用平坦化工艺去除多余的绝缘介质材料，并对硅槽中的绝缘介质材料进行低温退火。

本发明的有益效果为：本发明在硅片背面减薄后，采用光刻图形和深硅刻蚀工艺，在射频器件下方去除部分衬底硅材料后填充不导电的介质材料，形成一定的导电-不导电材料间隔图样，有效抑制衬底中电磁场产生的涡流，降低射频器件的损耗，从而得到高品质因子的射频器件。

附图说明

图1为体硅cmos射频器件衬底损耗示意图

图2-3为本发明一种低衬底损耗的体硅cmos结构制作方法的剖面图。

图4为本发明中硅槽的二维分布图。

图5为本发明中硅槽的一维分布图。

其中：101硅衬底，102有源区，201场区，301第一介质层，801无源器件区，402第二介质层，501钝化层，602硅槽，603硅孔，701绝缘介质材料。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

本发明提供的一种制作低衬底损耗的体硅cmos结构的方法，包括如下步骤：

s01：如附图1所示，在硅衬底101上表面形成场区201和有源区102，之后按照半导体的现有工艺，在有源区形成有源器件。值得说明的是，附图1中只是本发明其中一个器件的示意图，在实际半导体制造工艺中，隔离工艺形成大规模的有源区和隔离有源器件的场区，在这些场区上方可以形成无源器件。任何现有工艺中的体硅cmos结构均可适用于本发明。

在场区201和有源区102的上表面上形成第一介质层301，第一介质层301为金属介质层和金属间介质层交替叠加而成，具体包括金属前介质、金属1介质、金属2介质……金属n介质等多层金属介质层以及位于金属介质层之间的金属间介质层交替叠加而成，其中，n大于等于1，金属介质层以及金属间介质层可以采用现有技术中材质。

之后在第一介质层301上方形成无源器件区801和第二介质层402，其中，无源器件区和第二介质层位于同一水平面上，且无源器件区801位于场区201的正上方。其中，无源器件区801的面积小于场区201的面积，以确保在垂直方向上，场区完全覆盖无源器件区。在附图1中硅衬底上表面形成的场区201位于有源区102的中间位置，在实际工艺中可以根据实际需要设计场区和有源区的位置，并不限于本发明附图所示。

在无源器件区801和第二介质层402的正上方沉积一层钝化层501。

值得说明的是：本发明中第二介质层和无源器件区共同处于第一介质层的上方，本发明中第二介质层采用现有技术中的金属介质。本发明中钝化层为氮化硅或者其他有机材料。本发明中无源器件区可以是电感和传输线等，也可以是连接无源器件的连接件，甚至是功率合成器、功率分配器等大型的电路。值得说明的是，无源器件区和第二介质层的概念也仅仅是本发明其中一种情况的描述，实际应用中无源器件也可被用作连线的金属等代替，也就是说现有技术中的体硅cmos结构均可适用于本发明。

s02：如附图2所示，在硅衬底101的背面进行光刻刻蚀，形成位于无源器件区801正下方的至少一个硅槽602。

其中，本发明在对硅衬底背面进行光刻刻蚀之前，先在硅衬底的上表面，即钝化层所在的一面进行贴膜，并在硅衬底的背面进行背面减薄工艺，使得硅衬底的厚度满足工艺与器件的需求，例如，可以对硅衬底进行背面减薄，使得硅衬底厚度减至200微米，具体数值可以根据后续工艺器件需求进行设定。之后通过硅片背面光刻和深硅刻蚀工艺，在硅衬底背面形成特定图样的硅槽。其中，硅片背面的深硅刻蚀工艺可以分为高刻蚀速率刻蚀以及高选择比刻蚀两步进行，具体刻蚀工艺根据工艺需求以及现有技术中的刻蚀工艺进行选择设定。

本发明中硅槽602可以穿透硅衬底并触及场区，也可以不穿透硅衬底。附图2中的硅槽穿透了硅衬底并触及场区。

本发明中硅槽的位置集中在场区下方，而无源器件区位于场区的正上方，因此，在垂直方向上三者的关系为：场区位于无源器件区的正下方，硅槽位于场区的正下方。对于多个硅槽形成的硅槽区域，可以在整个硅槽区域的边缘环绕一圈水平截面较大的边缘硅槽，如本发明附图4和附图5所示，边缘硅槽将硅槽形成的区域围绕在场区的正下方区域中。其中，硅槽602为体积相等的窄条长方体结构，且水平截面为窄条长方形。

本发明中硅槽的排列方式有两种形式，一种是二维分布，硅槽在水平截面上为水平和垂直方向同时排列，如附图4所示，三个平行的硅槽形成一个硅槽组，多个硅槽组按照水平和垂直方向交替排列，即同一截面上包括多个硅槽组，以附图4为例，第一行中第一个硅槽组按照水平方向排列，第二个硅槽组按照垂直方向排列，第三个硅槽组再按照水平方向排列，依次类推。同样地，第二行直至第m行的硅槽组均按照上述交替方式进行排列，其中，m为大于等于1的整数。值得说明的是，按照这种方式排列的硅槽，在硅槽组的间隙中分布硅孔603，硅孔为体积相等的长方体结构，且水平截面为正方形，硅孔在水平截面上的面积小于硅槽在水平截面上的面积。硅孔可以分布在每个硅槽组之间，也可以分布在每行硅槽组或者每列硅槽组之间。硅孔的设计是为了进一步减小硅体量，进一步降低硅衬底损耗。

另外一种排列方式为一维分布，是硅槽在水平截面上只在水平或者垂直方向上排列，如附图5所示，硅槽按照水平方向等间距地排成多列，并且每列硅槽的中心均在同一条直线上。同理，一维分布也可以是硅槽按照竖直方向等间距地排成多列，并且每行硅槽的中心均在同一条直线上，甚至，所有硅槽按照某一方向平行地等间距排列成多行均可视为本发明中的一维分布。

本发明采用光刻图形和深硅刻蚀工艺，在射频器件下方去除部分衬底硅材料后形成一定的不导电材料图形，有效抑制衬底中电磁场产生的涡流影响，降低射频器件的损耗，得到高品质因子的射频器件。同时设置在硅槽组之间的硅孔也属于硅槽的一种，其存在是为了进一步地减小硅体量，进一步减小硅衬底的损耗。

s03：如附图3所示，在硅衬底底部的硅槽602中填充绝缘介质材料701。

其中，绝缘介质材料可以为常见的体硅cmos工艺材料，例如树脂材料或者硅氧化物，填充树脂材料之后，采用平坦化技术去除硅衬底下表面多余的树脂类材料，可以在硅衬底的下表面上保留一定厚度的树脂类材料，低温退火之后在硅槽以及硅孔中形成不导电的支撑结构。值得说明的是，为了工艺步骤的简化，该步骤亦可与兼容的封装工艺一起在封装工厂完成。

本发明中采用上述制备方法制备的低衬底损耗的体硅cmos结构，如附图3所示，自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，有源区和场区位于同一水平面上，无源器件区和第二介质层位于同一水平面上；无源器件区位于所述场区的正上方，且无源器件区在水平方向上的面积小于场区在水平方向上的面积，位述无源器件区正下方的硅衬底中硅衬底背面含有特定图样的硅槽，且所述硅槽中填充绝缘介质材料。其中，本发明的创新之处在于在体硅cmos结构中无源器件区的正下方的硅衬底中形成了不导电的支撑结构，有效抑制衬底中电磁场产生的涡流影响，降低射频器件的损耗，得到高品质因子的射频器件。其中，位于衬底中的硅槽的分布在上述制备方法中已经详细描述，再此不做重复。

以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。