本发明涉及微电子技术领域，尤其涉及一种新型P-GaN栅结构的增强型器件及其制作方法。
背景技术：
以GaN、GaAs等材料为基础，再结合AlGaN、InGaN等材料形成的异质结构器件，由于自发极化与压电极化的存在，在异质结构界面处通常存在高密度、高迁移率的电子，这种特点使得该异质结构适合应用于高频率、大功率电子器件。由于大量高迁移率电子的存在，这种器件在外界没加任何电压偏置的时候，沟道处于导通状态，被称为耗尽型器件。在实际的使用中，考虑到降低静态功耗、实现高速逻辑电路等需要，我们往往还需要使器件在无外界偏压下的沟道处于关断状态，这类零偏压下的常关型器件称为增强型器件。
目前，实现增强型器件的方法有多种，其中在栅金属层与势垒层之间插入P-GaN层的方法受到了广泛的应用，使用该方法所得到的增强型器件具有阈值电压大，栅泄漏电流小，导通电阻小，饱和漏电流大等优点。其原理是，插入到栅金属层与势垒层之间的P-GaN层可以将异质结界面处的能带提高，使得导带位于费米能级之上，从而将栅金属层下方沟道处的二维电子气耗尽，实现了增强型器件。
P-GaN栅结构的增强型器件虽然在很多方面都表现出了优越的性能，但在实际应用中发现，由于在栅金属层与势垒层之间插入了P-GaN层，增加了栅金属层到沟道区的距离，从而使这种增强型器件的栅控能力有所下降，阻碍了其在高频领域内的应用。一般情况下，可通过减薄P-GaN层来改善器件的栅控能力，但是过薄P-GaN层会影响到器件的阈值电压，从而丧失了增强型器件的功能。
随着第三代半导体器件的快速发展，增强型器件在高频领域内的应用越来越广泛，对于器件的性能要求也越来越高。为了在不改变阈值电压的情况下改善P-GaN栅金属层增强型器件的性能，提高它的高频特性，需要一种有效的改进方法来提高P-GaN栅结构的增强型器件的栅控能力。
技术实现要素：
因此，为解决现有技术存在的技术缺陷和不足，本发明提出了一种新型P-GaN栅结构的增强型器件及其制作方法，在实现增强型器件的同时，具有较高的栅控能力。
基于上述目的本发明提供的新型P-GaN栅结构的增强型器件，包括衬底，还包括在衬底一侧依次设置的成核层、缓冲层、势垒层、P-GaN层、栅金属层；
所述势垒层在所述缓冲层上的投影小于所述缓冲层靠近所述势垒层一侧的界面；
所述P-GaN层在所述势垒层上的投影小于所述势垒层靠近所述P-GaN层一侧的界面，所述P-GaN层中部设置有凹槽；
所述栅金属层材料靠近所述P-GaN层的一侧具有与所述凹槽相适应的凸起，所述凸起插入所述凹槽；
所述势垒层上还设置有源极和漏极，所述源极、漏极和所述势垒层设置于所述缓冲层的同一侧。
可选的，所述凹槽为圆形凹槽、椭圆形凹槽、扇形凹槽、多边形凹槽中的一种。
可选的，所述凹槽的深度大于所述P-GaN层的厚度。
可选的，所述凹槽的深度不超过所述P-GaN层的厚度。
可选的，还包括钝化层；
所述钝化层在所述势垒层上的投影落入所述势垒层靠近所述P-GaN层一侧未经所述P-GaN层覆盖的区域。
同时，本发明还提供了一种新型P-GaN栅结构的增强型器件的制作方法，包括：
将基底材料的P-GaN原始层刻蚀为设定大小的P-GaN层；所述基底材料包括衬底，以及在所述衬底一侧依次设置的成核层、缓冲层、势垒层、P-GaN原始层；
在所述P-GaN层上刻蚀凹槽；
在所述P-GaN层上制作栅金属层，所述栅金属层的材料填充所述凹槽；
所述方法还包括：在势垒层上制作源极和漏极。
可选的，所述在势垒层上制作源极和漏极的步骤具体包括：
在所述势垒层的两端沉积源漏极金属；
对沉积的源漏极金属进行快速热退火，源极和漏极的金属材料渗透势垒层，与缓冲层接触，在经过渗透的势垒层边缘分别形成源极和漏极。
可选的，所述在所述P-GaN层上制作栅金属层的步骤之后，还包括：
分别在栅金属层与源极之间、栅金属层与漏极之间的势垒层上淀积钝化层。
可选的，所述基底材料为III-V族化合物半导体材料。
可选的，所述方法还包括：
采用化学气相淀积技术或分子束外延技术、蒸发技术和溅射技术中的一种，在钝化层、栅金属层、源极和漏极远离所述缓冲层的一侧沉积保护层，所述保护层材料用SiO2、SiN、TiO2或绝缘材料。
本发明实施例提供的新型P-GaN栅结构的增强型器件及其制作方法，在不改变P-GaN层整体厚度的情况下，缩短了栅金属层和势垒层之间的距离，相比于传统的P-GaN栅结构的增强型器件，在保证阈值电压的稳定的前提下，栅控能力大大提升。同时，本发明相比于传统的制作P-GaN栅结构的增强型器件，由于仅需要在P-GaN材料上增加凹槽刻蚀步骤，所以可以和传统制作工艺兼容，制作过程简单，不会明显提升制造难度。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅试图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的新型P-GaN栅结构的增强型器件主要结构的示意图；
图2为本发明实施例提供的P-GaN栅结构增强型器和普通的P-GaN栅结构的增强型器件的转移曲线仿真结果示意图，其中横坐标表示栅极电压，纵坐标表示漏极电流；
图3为本发明实施例提供的P-GaN栅结构增强型器和普通的P-GaN栅结构的增强型器件的跨导曲线仿真对比图，其中横坐标表示栅极电压，纵坐标表示跨导。
图4为本发明实施例提供的新型P-GaN栅结构的增强型器件的制作方法主要步骤示意图；
图5为本发明实施例提供的新型P-GaN栅结构的增强型器件的P-GaN层和栅金属层示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明实施例提供的新型P-GaN栅结构的增强型器件，主要组成部分如图1所示，图1为本发明实施例提供的新型P-GaN栅结构的增强型器件主要结构的示意图，包括衬底3301，还包括在衬底一侧依次设置的成核层3302、缓冲层3303、势垒层3304、P-GaN层3305、栅金属层3306；
所述势垒层3304在所述缓冲层3303上的投影小于所述缓冲层3303靠近所述势垒层3304一侧的界面；即势垒层3304在缓冲层3303上的投影面落入缓冲层3303靠近势垒层3304一侧的界面的范围内；
所述P-GaN层3305在所述势垒层3304上的投影小于所述势垒层3304靠近所述P-GaN层3305一侧的界面，所述P-GaN层3305中部设置有凹槽3307；即P-GaN层3305在所述势垒层3304上的投影面落入势垒层3304靠近所述P-GaN层3305一侧的界面的范围内；
所述栅金属层3306靠近所述P-GaN层3305的一侧具有与所述凹槽3307相适应的凸起，所述凸起插入所述凹槽3307；
所述势垒层3304上还设置有源极3308和漏极3309，经过退火后，源极3308和漏极3309渗透到缓冲层3303，所述源极3308、漏极3309和所述势垒层3304设置于所述缓冲层3303的同一侧。
本发明实施例中，缓冲层3303、势垒层3304之间的界面上产生一层二维电子气3310，分布于缓冲层3302靠近势垒层3304的一侧。P-GaN层3305在缓冲层3302上投影区域对应的二维电子气被P-GaN层3305消耗，产生沟道阻断效果。
在本发明一些实施例中，所述凹槽为圆形凹槽、椭圆形凹槽、扇形凹槽、多边形凹槽中的一种。
在本发明一些实施例中，所述凹槽的深度大于所述P-GaN层的厚度。即凹槽的侧壁从P-GaN层远离势垒层的一侧延伸到势垒层。
在本发明一些实施例中，所述凹槽的深度不超过所述P-GaN层的厚度。即凹槽的底面位于P-GaN层。
在本发明一些实施例中，还包括钝化层；
所述钝化层在所述势垒层上的投影落入所述势垒层靠近所述P-GaN层一侧未经所述P-GaN层覆盖的区域。
采用Silvaco软件对图1所示的新型P-GaN栅结构的增强型器件与普通的P-GaN栅结构的增强型器件进行仿真，转移曲线仿真结果如图2所示，图2为本发明实施例提供的P-GaN栅结构增强型器和普通的P-GaN栅结构的增强型器件的转移曲线仿真结果示意图。其中，横轴表示栅电压，纵轴表示漏电流。其中，普通的P-GaN栅结构的增强型器件采用方块图标标记的曲线表示，本发明实施例提供的新型P-GaN栅结构的增强型器件的转移曲线采用圆形图标标记的曲边表示。其中，在上述转移曲线变化率最大的点处做切线，切线与y＝0的交点处的栅极电压值为器件的阈值电压。从图中可以清楚地看出，本发明实施例提供的新型P-GaN栅结构的增强型器件的阈值电压几乎不变。而转移曲线的斜率代表着该器件的跨导，因此从该曲线中可提取出器件的具体跨导值。
由转移曲线中所提跨导值如图3所示，为本发明实施例提供的P-GaN栅结构增强型器和普通的P-GaN栅结构的增强型器件的跨导曲线仿真对比图。其中，横轴表示栅电压，纵轴表示跨导。普通的P-GaN栅结构的增强型器件采用方块图标标记的曲线表示，本发明实施例提供的新型P-GaN栅结构的增强型器件的转移曲线采用圆形图标标记的曲边表示。从图5中可以看出，传统P-GaN器件的跨导峰值大约为120ms/mm，而本发明器件的跨导峰值大约能够达到220ms/mm，跨导提升了83.3％。器件栅控能力可由跨导峰值表征，证明本发明器件的栅控能力远远大于传统P-GaN器件。
如图4所示，图4为本发明实施例提供的新型P-GaN栅结构的增强型器件的制作方法主要步骤示意图。本发明实施例提供的新型P-GaN栅结构的增强型器件的制作方法，包括：
步骤101：将基底材料的P-GaN原始层刻蚀为设定大小的P-GaN层；所述基底材料包括衬底，以及在所述衬底一侧依次设置的成核层、缓冲层、势垒层、P-GaN原始层。在本发明实施例中，衬底材料采用SiC，成核层材料采用AlN，缓冲层材料采用GaN，势垒层材料采用AlGaN。在缓冲层靠近势垒层的界面上，由于自发极化存在大量的电子，即二维电子气(2DEG，2Dimensional Electron Gas)。
在本发明实施例中，所述P-GaN层厚度H＝0.06μm，掺杂浓度M＝1017cm-3。
在本发明一些具体实施例中，所述基底材料可选择半导体异质结构器件。例如，可选择III-V族化合物半导体材料，该III-V族化合物半导体材料包括衬底、成核层、缓冲层、势垒层、P-GaN原始层。按照设计的尺寸，直接在该材料上对P-GaN原始层进行刻蚀，并制备本发明实施例中制备的其它结构。
在本发明具体实施例中，制作所述P-GaN层时，在P-GaN层上制作符合规格的掩膜，通过CI2，在Ar氛围下对AlGaN势垒层上的P-GaN层进行反应离子刻蚀，最终得到P-GaN层的长度L＝1μm。
在本发明其它实施例中，也可以直接在衬底上依次制作成核层、缓冲层、势垒层、P-GaN原始层。
在本发明其它一些实施例中，上述步骤101之前，还包括制作基底材料的步骤。
步骤102：在所述P-GaN层上刻蚀凹槽。
在本发明实施例中，凹槽的边沿处于P-GaN层的边界的范围内。
步骤103：在所述P-GaN层上制作栅金属层，所述栅金属层的材料填充所述凹槽。
在本发明实施例中，栅金属层从所述凹槽的底面处开始生长，覆盖P-GaN层远离势垒层的一侧。
在图4所示的实施例中，所述方法还包括制作源极、漏极的步骤。由于源极、漏极在势垒层上制作，因此势垒层制作完成之后，即可进行源极、漏极的制作，源极和漏极的制作步骤与P-GaN层的制作可以按照任意先后顺序进行。
在本发明一些实施例中，所述方法还包括，根据具体需要，制作源极、漏极、钝化层、保护层的步骤，其余各层结构的制作，在能够实现的情况下，可按照任意顺序执行。
本发明实施例中，通过在P-GaN层上开设凹槽，缩短了栅金属层和栅金属层所控制的沟道之间的距离，从而提高了栅金属层上的电压变化对沟道处的电场影响的显著性。同时，P-GaN层的整体厚度并没有减小，从而这一凹槽结构对器件阈值电压不会造成明显的影响。
在本发明一些实施例中，所述方法还包括：
在所述势垒层上沉积源漏极金属；
对沉积的源漏极金属进行快速热退火，源极和漏极的金属材料渗透势垒层，与缓冲层接触，在经过渗透的势垒层边缘分别形成源极和漏极。
在本发明一些实施例中，所述在所述P-GaN层上制作栅金属层的步骤之后，还包括：
分别在栅金属层与源极之间、栅金属层与漏极之间的势垒层上淀积钝化层。
在本发明一些实施例中，所述基底材料为III-V族化合物半导体材料。
在本发明一些实施例中，所述方法还包括：
采用化学气相淀积技术或分子束外延技术、蒸发技术和溅射技术中的一种，在钝化层、栅金属层、源极和漏极远离所述缓冲层的一侧沉积保护层，所述保护层材料用SiO2、SiN、TiO2或绝缘材料。钝化层可以起到抑制电流崩塌现象的作用。
在本发明一些实施例中，还可以根据实际需要添加场板结构的制作步骤，以减小了漏电，提高肖特基反向击穿电压。
在本发明另一种实施例中，所述方法包括：
步骤201，在选取半导体异质结结构材料上通过刻蚀工艺制备P-GaN层。
在本实施例中，新型P-GaN栅结构的增强型器件基于III-V族化合物半导体材料异质结结构制作，制作器件所采用的III-V族化合物半导体材料的纵向结构依次为衬底、成核层、缓冲层、势垒层和P-GaN原始层。其中，衬底材料采用SiC，成核层材料采用AlN，缓冲层材料采用GaN，势垒层材料采用AlGaN。在缓冲层靠近势垒层的界面上，存在二维电子气。实施例本发明中P-GaN层厚度H＝0.06μm，掺杂浓度M＝1017cm-3。
在P-GaN原始层上制作符合设定规格的掩膜，通过CI2，在Ar氛围下对AlGaN势垒层上的P-GaN层进行反应离子刻蚀，最终得到P-GaN层的长度L＝1μm。
步骤202，制作器件源极和漏极。
对于GaN或AlGaN/GaN结构而言，几乎所有的欧姆接触都是利用Ti/Al的金属组合实现低的接触电阻。在上述半导体材料的势垒层AlGaN上制作掩膜，并在势垒层的两端淀积金属，再在N2的氛围下进行快速热退火，源极和漏极的金属材料渗透势垒层，与缓冲层接触，分别在剩余的势垒层材料两端形成源极S和漏极D。其中源极与P-GaN材料的最近距离为0.5μm，漏极与P-GaN材料的最近距离为2.5μm。在源极和漏极金属经过快速热退火后，Ti与AlGaN中的N反应生成TiN，同时使AlGaN层产生了大量起施主作用的N空位，形成n+层，使电子易于隧穿，形成欧姆接触。淀积源漏极金属的方法采用电子束蒸发技术、溅射技术或者其它可以用于淀积金属的技术。
步骤203，P-GaN层上的凹槽刻蚀。
参照图5，图5为本发明实施例提供的新型P-GaN栅结构的增强型器件的P-GaN层和栅金属层示意图。在P-GaN层2201上进行凹槽刻蚀，其中，凹槽2202为矩形，位置距离P-GaN材料的边界的最小距离L1＝0.2μm，凹槽2202的长度L2＝0.6μm，凹槽2202的深度可以小于P-GaN层厚度，也可以大于厚度，从而刻蚀到势垒层中，例如，可以设定刻蚀深度为P-GaN层的深度0.06μm。凹槽2202可以在P-GaN层2201中心位置进行刻蚀，也可以在偏离P-GaN层2201中心的位置处进行刻蚀。
步骤204，在P-GaN层上制作栅金属层。
在进行凹槽刻蚀后的P-GaN层上采用溅射方法进行栅金属层介质层的淀积，采用电子束蒸发技术在栅金属层窗口蒸发肖特基接触电阻，并通过剥离、退火后，形成栅金属层，如图5中的栅金属层2203。
在本发明另一种实施例中，所述方法包括：
步骤301，在选取半导体异质结结构材料上通过刻蚀工艺制备P-GaN层。
步骤302，制作器件源极和漏极。
步骤303：沉积钝化层。在势垒层远离缓冲层的一侧上未被P-GaN层覆盖的区域制作钝化层，抑制器件的电流崩塌，提升器件性能。其中，钝化层的沉积使用等离子体增强化学气相淀积法。
步骤304，P-GaN层上的凹槽刻蚀。
步骤305：在P-GaN层上制作栅金属层。
在本发明又一种实施例中，所述方法包括：
步骤401，在选取半导体异质结结构材料上通过刻蚀工艺制备P-GaN层。
步骤402，制作器件源极和漏极。
步骤403，P-GaN层上的凹槽刻蚀。
步骤404：在P-GaN层上制作栅金属层。
步骤405：在钝化层、栅金属层、势垒层、源极和漏极远离衬底的一侧制作保护层。
在本发明又一种实施例中，所述方法包括：
步骤501，在选取半导体异质结结构材料上通过刻蚀工艺制备P-GaN层。
步骤502，制作器件源极和漏极。
步骤503：在势垒层远离缓冲层的一侧上未被P-GaN层覆盖的区域制作钝化层。
步骤504，P-GaN层上的凹槽刻蚀。
步骤505：在P-GaN层上制作栅金属层。
步骤506：在钝化层、栅金属层、钝化层、源极和漏极远离衬底的一侧制作保护层。
综上，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
应当理解，本说明书所描述的多个实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。