用于人工神经网络中的N-Ti-Sb-Te基突触仿生器件的制作方法

本发明涉及半导体制造材料及半导体器件领域，具体涉及一种用于制造人工神经网络中突触仿生器件的存储介质材料及其器件。

背景技术

人工神经网络(artificialneuralnetwork，即ann)，是20世纪80年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象，建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。神经网络是一种运算模型，由大量的节点(或称神经元)之间相互联接构成。每个节点代表一种特定的输出函数，称为激励函数(activationfunction)。每两个节点间的连接都代表一个对于通过该连接信号的加权值，称之为权重，这相当于人工神经网络的记忆。网络的输出则依网络的连接方式，权重值和激励函数的不同而不同。而网络自身通常都是对自然界某种算法或者函数的逼近，也可能是对一种逻辑策略的表达。

最近十多年来，人工神经网络的研究工作不断深入，已经取得了很大的进展，其在模式识别、智能机器人、自动控制、预测估计、生物、医学、经济等领域已成功地解决了许多现代计算机难以解决的实际问题，表现出了良好的智能特性。

人工神经网络的特点和优越性，主要表现在三个方面：

第一，具有自学习功能。例如实现图像识别时，只在先把许多不同的图像样板和对应的应识别的结果输入人工神经网络，网络就会通过自学习功能，慢慢学会识别类似的图像。自学习功能对于预测有特别重要的意义。预期未来的人工神经网络计算机将为人类提供经济预测、市场预测、效益预测，其应用前途是很远大的。

第二，具有联想存储功能。用人工神经网络的反馈网络就可以实现这种联想。

第三，具有高速寻找优化解的能力。寻找一个复杂问题的优化解，往往需要很大的计算量，利用一个针对某问题而设计的反馈型人工神经网络，发挥计算机的高速运算能力，可能很快找到优化解。

人工神经网络数目最多的基本单元----突触器件,用于连接神经元器件，其性能直接影响到人工神经网络处理的效率和准确性。现有的突触器件主要分为以下两大类：1、基于cmos(互补金属氧化物半导体)的突触器件，例如现在常用的sram(静态随机存取存储器)，由于其单个器件所占面积大，需要至少八个sram来组成一个突触器件，导致人工神经网络难以达到高密度，阻碍了人工神经网络向人脑性能的靠近。2、基于非易失性存储器的突触器件可以在单个器件中存储多个状态，一个存储单元就能实现突触功能，大大降低了突触器件的面积，提高了密度，是现在人工神经网络的发展方向。但是限制现在应用非易失性存储器的人工神经网络表现的因素是突触器件的电阻对脉冲数目的线性变化差，比特分辨率低，高低电阻差异过大或者过小。本发明通过优化突触器件中的存储介质，提高了突触器件的表现，非常具有应用前景。

技术实现要素：

本发明的目的是针对现有技术的不足，提供一种适合用于制造突触器件的一系列nx(tisbytez)100-x信息存储材料。

本发明用于制备突触仿生器件的存储介质，是由n，ti，sb，te元素组成的nx(tisbytez)100-x材料；其中0.1≤x≤5，0.25≤y/z≤4，12≤y+z≤50。

本发明nx(tisbytez)100-x信息存储材料可以通过物理气相沉积，化学气相沉积等手段制备。

本发明的另一个目的是提供基于上述nx(tisbytez)100-x信息存储材料制备得到t型结构、限制型结构、刀片状结构或桥状结构的突触仿生器件。

1、t型结构突触仿生器件从上至下依次包括顶电极、存储介质层、基底，底电极贯穿基底，底电极一端与存储介质层接触，另一端裸露；顶电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极的厚度为20-500nm,存储介质层的厚度为50-200nm,底电极为圆柱体结构，直径为10-300nm。

t型结构突触仿生器件中底电极尺寸与存储介质层相比较小。

2、限制型结构突触仿生器件包括顶电极、基底、存储介质层、底电极；基底纵向开有一通孔；顶电极设置在基底的上表面，且基底通孔上端部分设有顶电极；位于通孔部分顶电极的下端设有存储介质层；存储介质层的下端与底电极的上端接触，底电极的下端裸露；其中存储介质层、底电极全部位于基底通孔内。顶电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极位于基底的上表面部分的厚度为20-500nm,顶电极位于基底通孔内的厚度为20-100nm,存储介质层的厚度为50-200nm,基底通孔的直径为10-300nm，底电极为圆柱体结构，直径为10-300nm。

限制型结构突触仿生器件底电极与存储介质层限制在相等或者接近的面积内。

3、刀片状结构突触仿生器件从上至下依次包括顶电极、存储介质层、基底，底电极贯穿基底，底电极一端与存储介质层接触，另一端裸露；顶电极与存储介质层相接触，无缝隙设置。底电极的剖面呈刀片状，刀柄与存储介质层相接触，刀面顶部裸露。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极的厚度为20-500nm,存储介质层的厚度为50-200nm,底电极刀柄部分高度为20-50nm,刀柄部分宽度为5-50nm,深度为20-500nm。

刀片状结构突触仿生器件底电极呈刀片状，即在一个维度尺寸很小，另外两个维度尺寸较大，尺寸与存储介质层相比较小。

4、桥状结构突触仿生器件包括基底、存储介质层、电极；电极横向贯穿基底，左右两端面裸露；存储介质层纵向贯穿电极，存储介质层整个设置在基底内；电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，电极的厚度为20-300nm,存储介质层的长宽高尺寸均为20-300nm。

桥状结构突触仿生器件是在两个断开的横向电极之间设置存储介质层，通过两个电极对存储介质层进行操作。

本发明的有一个目的是提供上述nx(tisbytez)100-x信息存储材料作为存储介质在人工神经网络突触仿生器件中的应用。该材料在电信号操作下可以实现多态高低阻值的反复转换，并在没有操作信号的情况下维持阻值不变；其中500皮秒≤电信号脉冲宽度≤500纳秒。

本发明的有益效果是：

n-ti-sb-te材料作为突触仿生器件中的存储介质，可以在电信号作用下实现多态阻值之间的转换。基于n-ti-sb-te系列相变材料的突触仿生器件在电信号的操作下，其中间态电阻值能提供接近8比特的分辨率，开关电阻差异达到1000倍，在相同脉冲操作下实现了电阻对脉冲个数的线性响应，具备作为突触仿生器件的优秀的电学性质。

附图说明

图1为基于n5(ti0.4sb2te3)95突触器件在相同脉冲操作下实现了电阻对脉冲个数的线性响应，脉冲数～400(>8比特分辨率)，高低电阻差异1000倍；

图2为t型结构突触器件；

图3为限制型结构突触器件；

图4为刀片型结构突触器件；

图5为桥状结构突触器件。

具体实施方式

下面结合具体实施例与附图对本发明做进一步的分析。

本发明用于制备突触仿生器件的存储介质，是由n，ti，sb，te元素组成的

nx(tisbytez)100-x材料；其中0.1≤x≤5，0.25≤y/z≤4，12≤y+z≤50。

nx(tisbytez)100-x材料的制备方法之一为物理气相沉积。物理气相沉积(physicalvapordeposition，pvd)技术在真空条件下，采用物理方法，将材料源——固体或液体表面气化成气态原子、分子或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积具有某种特殊功能的薄膜的技术。物理气相沉积的主要方法有，真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜，及分子束外延等。其中溅射镀膜的源可以为nx(tisbytez)100-x多元素合金靶，也可以是ti、sb、te单质靶加氧气氛围，也可以是一种元素的单质靶和其他两种元素的合金靶。

其他nx(tisbytez)100-x材料制备方法也包括化学气相沉积等。

基于nx(tisbytez)100-x突触器件在相同脉冲操作下实现了电阻对脉冲个数的线性响应，有利于提高人工神经网络对图像、视频等数据处理时的准确率。如附图1所示。

中间态电阻值能提供8比特(约400状态，高于8bit的256状态)的分辨率，高于业内要求的5比特的分辨率，能大幅提升人工神经网络对图像、视频等数据处理时的准确率。如附图1所示。

高低电阻差异达到1000倍，电阻差异足够大能在众多突触器件单元存在差异的情况下准确读取存储的信息；电阻差异足够大能大幅提升人工神经网络对图像、视频等数据处理时的准确率；电阻差异并没有过度大，不会因为出现一个低电阻状态的突触器件而降低其他高电阻状态突触器件的作用。

应用实施例1：

如图2所示，t型结构突触仿生器件从上至下依次包括顶电极、存储介质层、基底，底电极贯穿基底，底电极一端与存储介质层接触，另一端裸露；顶电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极的厚度为20-500nm,存储介质层的厚度为50-200nm,底电极为圆柱体结构，直径为10-300nm。

t型结构突触仿生器件中底电极尺寸与存储介质层相比较小。

实施例1：利用标准0.13微米cmos工艺制备介质中的电极，直径190纳米。通过物理气相沉积方式沉积存储介质层，厚度120纳米，并经过涂胶、光刻、刻蚀等工艺制备出电极上方的n5(tisb5te7.5)95材料图形，使每个底电极上方的n5(tisb5te7.5)95材料之间相互电绝缘。通过物理气相沉积法沉积顶电极氮化钛tin，厚度20纳米，并经过涂胶、光刻、刻蚀等工艺制备出n5(tisb5te7.5)95上方的tin电极材料图形，使每个n5(tisb5te7.5)95上方的顶电极材料之间相互电绝缘。得到基于n5(tisb5te7.5)95材料的t型结构突触仿生单元；以及该产品的性能参数为高低电阻差异达到1000倍，中间态电阻值能提供400个，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

实施例2：利用标准0.13微米cmos工艺制备介质中的电极，直径190纳米。通过化学气相沉积方式沉积存储介质层，厚度200纳米，并经过涂胶、光刻、刻蚀等工艺制备出电极上方的n0.1(tisb40te10)99.9材料图形，使每个底电极上方的n0.1(tisb40te10)99.9材料之间相互电绝缘。通过物理气相沉积法沉积顶电极氮化钛tin，厚度200纳米，并经过涂胶、光刻、刻蚀等工艺制备出n0.1(tisb40te10)99.9上方的tin电极材料图形，使每个n0.1(tisb40te10)99.9上方的顶电极材料之间相互电绝缘。得到基于n0.1(tisb40te10)99.9材料的t型结构突触仿生单元；以及该产品的性能参数为高低电阻差异达到110倍，中间态电阻值能提供10个，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

实施例3：利用标准cmos工艺制备介质中的电极，直径10纳米。通过化学气相沉积方式沉积存储介质层，厚度50纳米，并经过涂胶、光刻、刻蚀等工艺制备出电极上方的n3(tisb10te10)97材料图形，使每个底电极上方的n3(tisb10te10)97材料之间相互电绝缘。通过物理气相沉积法沉积顶电极氮化钛tin，厚度20纳米，并经过涂胶、光刻、刻蚀等工艺制备出n3(tisb10te10)97上方的tin电极材料图形，使每个n3(tisb10te10)97上方的顶电极材料之间相互电绝缘。得到基于n3(tisb10te10)97材料的t型结构突触仿生单元；以及该产品的性能参数为高低电阻差异达到300倍，中间态电阻值能提供200个，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

实施例4：利用标准cmos工艺制备介质中的电极，直径10纳米。通过化学气相沉积方式沉积存储介质层，厚度50纳米，并经过涂胶、光刻、刻蚀等工艺制备出电极上方的n5(tisb10te10)95材料图形，使每个底电极上方的n5(tisb10te10)95材料之间相互电绝缘。通过物理气相沉积法沉积顶电极氮化钛tin，厚度20纳米，并经过涂胶、光刻、刻蚀等工艺制备出n5(tisb10te10)95上方的tin电极材料图形，使每个n5(tisb10te10)95上方的顶电极材料之间相互电绝缘。得到基于n5(tisb10te10)95材料的t型结构突触仿生单元；以及该产品的性能参数为高低电阻差异达到600倍，中间态电阻值能提供230个，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

应用实施例2：

如图3所示，限制型结构突触仿生器件包括顶电极氮化钛tin、基底、存储介质层、底电极(标准cmos工艺制备)；基底纵向开有一通孔；顶电极设置在基底的上表面，且基底通孔上端部分设有顶电极；位于通孔部分顶电极的下端设有存储介质层；存储介质层的下端设有底电极；其中存储介质层、底电极全部位于基底通孔内。顶电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极位于基底的上表面部分的厚度为20-500nm,顶电极位于基底通孔内的厚度为20-100nm,存储介质层的厚度为50-200nm,通孔的直径为10-300nm，底电极为圆柱体结构，直径为10-300nm。

限制型结构突触仿生器件底电极与存储介质层限制在相等或者接近的面积内。

该产品的性能参数为高低电阻差异均达到200倍以上，中间态电阻值均能提供200个以上，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

应用实施例3：

如图4所示，刀片状结构突触仿生器件从上至下依次包括顶电极氮化钛tin、存储介质层、基底，底电极(标准cmos工艺制备)贯穿基底，底电极一端与存储介质层接触，另一端裸露；顶电极与存储介质层相接触，无缝隙设置。底电极的剖面呈刀片状，刀柄与存储介质层相接触，刀面顶部裸露。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，顶电极的厚度为20-500nm,存储介质层的厚度为50-200nm,底电极刀柄部分高度为20-50nm,刀柄部分宽度为5-50nm,深度为20-500nm。

刀片状结构突触仿生器件底电极呈刀片状，即在一个维度尺寸很小，另外两个维度尺寸较大，尺寸与存储介质层相比较小。

该产品的性能参数为高低电阻差异均达到200倍以上，中间态电阻值均能提供200个以上，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

应用实施例4：

如图5所示，桥状结构突触仿生器件包括基底、存储介质层、电极(标准cmos工艺制备)；电极横向贯穿基底，左右两端面裸露；存储介质层纵向贯穿电极，存储介质层整个设置在基底内；电极与存储介质层相接触，无缝隙设置。存储介质层采用本发明nx(tisbytez)100-x材料。

作为优选，电极的厚度为20-300nm,存储介质层的长宽高尺寸均为20-300nm。

桥状结构突触仿生器件是在两个断开的横向电极之间设置存储介质层，通过两个电极对存储介质层进行操作。

该产品的性能参数为高低电阻差异均达到200倍以上，中间态电阻值均能提供200个以上，在相同脉冲操作下实现了电阻对脉冲个数的线性响应。

上述实施例并非是对于本发明的限制，本发明并非仅限于上述实施例，只要符合本发明要求，均属于本发明的保护范围。