本发明涉及半导体集成电路制造领域，特别是涉及一种电容。本发明还涉及一种电容的制造方法。
背景技术：
高密度电容器越来越多地应用到集成电路中，现有采用的集成电路中的电容包括金属氧化物硅衬底(mos)电容、金属绝缘体金属(mim)电容和平面pn结电容等，这些电容都是平面型电容，其电容密度很难超过2ff/μm2。技术实现要素：本发明所要解决的技术问题是提供一种电容，能提高电容密度，为集成电路提供高密度电容。为解决上述技术问题，本发明提供的电容包括：第一导电类型的半导体衬底。沟槽，形成于所述半导体衬底中。半导体柱，由填充于所述沟槽中的第二导电类型的半导体材料组成。所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向pn结，所述纵向pn结作为所述电容的电容密度调节结构且是利用所述纵向pn结所具有的横向尺寸无关的特性来调节所述电容的电容密度。进一步的改进是，所述半导体柱在所述沟槽的底面处和所述半导体衬底相接触并形成位于所述沟槽的底面形成横向pn结，所述横向pn结作为电容的组成部分。进一步的改进是，在所述半导体衬底表面形成有由正面金属层组成的所述电容的第一电极，在所述半导体柱的表面形成有由正面金属层组成的所述电容的第二电极。进一步的改进是，所述半导体衬底为硅衬底，组成所述半导体柱的半导体材料为硅。进一步的改进是，所述半导体柱由半导体材料的外延层组成。进一步的改进是，所述电容的电容密度调节结构的参数包括所述沟槽的深宽比，所述沟槽的深宽比越大所述电容的电容密度越大。进一步的改进是，所述电容的电容密度调节结构的参数包括所述纵向pn结两侧的所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度，所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度越大，所述电容的电容密度越大。进一步的改进是，第一导电类型为n型，第二导电类型为p型；或者，第一导电类型为p型，第二导电类型为n型。为解决上述技术问题，本发明提供的电容的制造方法包括如下步骤：步骤一、提供第一导电类型的半导体衬底。步骤二、在所述半导体衬底中形成沟槽。步骤三、在所述沟槽中填充第二导电类型的半导体材料组成半导体柱；所述半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向pn结，所述纵向pn结作为所述电容的电容密度调节结构且是利用所述纵向pn结所具有的横向尺寸无关的特性来调节所述电容的电容密度。进一步的改进是，所述半导体柱在所述沟槽的底面处和所述半导体衬底相接触并形成位于所述沟槽的底面形成横向pn结，所述横向pn结作为电容的组成部分。进一步的改进是，还包括步骤：形成正面金属层，对所述正面金属层进行光刻刻蚀形成所述电容的第一电极和第二电极，所述第一电极位于所述半导体衬底表面，所述第二电极位于所述半导体柱的表面。进一步的改进是，步骤二中采用光刻定义加干法刻蚀的工艺形成所述沟槽。步骤三中，采用外延工艺在所述沟槽中填充半导体材料并组成所述半导体柱。进一步的改进是，所述半导体柱的第二导电类型掺杂采用在位掺杂形成。进一步的改进是，所述电容的电容密度调节结构的参数包括所述沟槽的深宽比，所述沟槽的深宽比越大所述电容的电容密度越大。进一步的改进是，所述电容的电容密度调节结构的参数包括所述纵向pn结两侧的所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度，所述半导体柱的掺杂浓度和所述半导体衬底的掺杂浓度越大，所述电容的电容密度越大。本发明技术方案是根据本发明所要解决的技术问题进行设计的，由于在现有集成电路中所采用的电容都为平面电容，这种平面电容使得电容的密度很难超过2ff/μm2，本发明技术方案正是为了突破现有的电容密度极限而设计的。本发明技术方案的主要特别之处是，电容不再单纯的采用平面型电容，而是采用了纵向pn结作为电容的主体结构，使电容作为一个3d结构，现说明如下：本发明的电容主要是由半导体衬底和形成于沟槽中的半导体柱组成，且电容的主体部分为由半导体柱和半导体衬底在沟槽的侧面处形成的纵向pn结组成，一个沟槽至少能设置两个比较大的侧面，还可以设置4个甚至更多的侧面，整个电容呈立体的3d结构，作为关键的是，本发明的电容在横向尺寸确定的调节下，电容的大小能通过和横向尺寸无关的纵向pn结调节，例如通过调节纵向pn结的深度能增加电容的大小，通过增加纵向pn结两侧区域的掺杂浓度也能增加电容的大小，由于横向保持不变，最后都能增加电容密度。在电容的横向尺寸也变化时，只要沟槽的深宽比增加，最后电容密度也会增加；最后通过仿真能确认，本发明电容的电容密度能远大于现有的电容密度的极限值即2ff/μm2。另外，本发明电容在工艺实现上也很容易，本发明电容采用的沟槽工艺以及在沟槽中填充半导体材料如半导体材料外延层的工艺都能结合现有的沟槽工艺和外延工艺形成，关键是通过本发明对现有基本的工艺结构进行组合后，能得到3d结构的电容，且电容密度能通过和横向尺寸无关的纵向pn结调节，所以本发明能在较低的成本下就能取得突破现有集成电路中的电容密度极限的意想不到的技术效果。附图说明下面结合附图和具体实施方式对本发明作进一步详细的说明：图1是本发明实施例电容的结构示意图；图2是本发明实施例电容的沟槽深度和电容密度的仿真曲线；图3a是本发明实施例电容的耗尽区的仿真图；图3b是各种掺杂浓度下图3a中的虚线圈202位置处的耗尽区的放大图；图3c是本发明实施例电容的掺杂浓度和电容密度的仿真曲线。具体实施方式如图1所示，是本发明实施例电容的结构示意图；本发明实施例电容包括：第一导电类型的半导体衬底1。沟槽2，形成于所述半导体衬底1中。半导体柱3，由填充于所述沟槽2中的第二导电类型的半导体材料组成。所述半导体柱3在所述沟槽2的侧面处和所述半导体衬底1相接触并沿所述沟槽2的侧面形成纵向pn结，所述纵向pn结作为所述电容的电容密度调节结构且是利用所述纵向pn结所具有的横向尺寸无关的特性来调节所述电容的电容密度。所述半导体柱3在所述沟槽2的底面处和所述半导体衬底1相接触并形成位于所述沟槽2的底面形成横向pn结，所述横向pn结作为电容的组成部分。在所述半导体衬底1表面形成有由正面金属层组成的所述电容的第一电极4，在所述半导体柱3的表面形成有由正面金属层组成的所述电容的第二电极5。本发明实施例中，所述半导体衬底1为硅衬底，组成所述半导体柱3的半导体材料为硅。所述半导体柱3由半导体材料的外延层即硅外延层组成。本发明实施例中，第一导电类型为n型，第二导电类型为p型。在其它实施例中也能为：第一导电类型为p型，第二导电类型为n型。所述电容的电容密度调节结构的参数包括所述沟槽2的深宽比，所述沟槽2的深宽比越大所述电容的电容密度越大。当横向尺寸如沟槽2的宽度相同时，所述沟槽2的深度越深，则所述纵向pn结的电容值也就越大，最后形成的所述电容的值也就越大，所以能提高所述电容的电容密度。如图2所示，是本发明实施例电容的沟槽深度和电容密度的仿真曲线101；图2对应的仿真条件中电容的两边区域的掺杂浓度固定，沟槽的宽度固定，仅改变沟槽深度；所述半导体衬底1为磷掺杂，掺杂浓度为5e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为5e17cm-3；图2中采样4个沟槽深度对应的电容密度，4个沟槽深度分别为：5μm，10μm，20μm，30μm，从仿真曲线101可以看出，电容密度随沟槽深度线性增加，各种条件下的取值如表一所示。表一沟槽深度(μm)电容密度(ff/μm2)57.31013.82026.83039.5由表一可知，本发明实施例的电容在各种条件下的电容密度都大于现有电容密度的极限值即2ff/μm2。所述电容的电容密度调节结构的参数包括所述纵向pn结两侧的所述半导体柱3的掺杂浓度和所述半导体衬底1的掺杂浓度，所述半导体柱3的掺杂浓度和所述半导体衬底1的掺杂浓度越大，所述电容的电容密度越大。如图3a所示，是本发明实施例电容的耗尽区的仿真图；通过改变所述纵向pn结的掺杂区的浓度能得到在各自条件下的耗尽区的仿真图，图3b是各种掺杂浓度下图3a中的虚线圈202位置处的耗尽区的放大图；图3b中包括了三种掺杂条件，分别为：掺杂条件一：所述半导体衬底1为磷掺杂，掺杂浓度为1e18cm-3；所述半导体柱3为硼掺杂，掺杂浓度为1e18cm-3；掺杂条件二：所述半导体衬底1为磷掺杂，掺杂浓度为5e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为5e17cm-3；掺杂条件三：所述半导体衬底1为磷掺杂，掺杂浓度为1e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为1e17cm-3；耗尽区2021a对应的掺杂条件一在所述第一电极4和所述第二电极5之间加5v电压时所述电容在图3a的虚线圈202位置处的耗尽区；耗尽区2021b对应的掺杂条件一在所述第一电极4和所述第二电极5之间加0v电压时所述电容在图3a的虚线圈202位置处的耗尽区。耗尽区2022a对应的掺杂条件二在所述第一电极4和所述第二电极5之间加5v电压时所述电容在图3a的虚线圈202位置处的耗尽区；耗尽区2022b对应的掺杂条件二在所述第一电极4和所述第二电极5之间加0v电压时所述电容在图3a的虚线圈202位置处的耗尽区。耗尽区2023a对应的掺杂条件三在所述第一电极4和所述第二电极5之间加5v电压时所述电容在图3a的虚线圈202位置处的耗尽区；耗尽区2023b对应的掺杂条件三在所述第一电极4和所述第二电极5之间加0v电压时所述电容在图3a的虚线圈202位置处的耗尽区。可以看出，掺杂浓度越高，对应的耗尽区宽度会减少。如图3c所示，是本发明实施例电容的掺杂浓度和电容密度的仿真曲线102。图3c对应的仿真条件中沟槽的宽度固定，沟槽深度也固定且固定为20μm。所述半导体衬底1和所述半导体柱3的掺杂浓度取相同且改变，图3c中采样4个条件下的掺杂浓度，四种掺杂条件分别为：掺杂条件一：所述半导体衬底1为磷掺杂，掺杂浓度为1e18cm-3；所述半导体柱3为硼掺杂，掺杂浓度为1e18cm-3；掺杂条件二：所述半导体衬底1为磷掺杂，掺杂浓度为5e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为5e17cm-3；掺杂条件三：所述半导体衬底1为磷掺杂，掺杂浓度为1e17cm-3；所述半导体柱3为硼掺杂，掺杂浓度为1e17cm-3；掺杂条件四：所述半导体衬底1为磷掺杂，掺杂浓度为2e18cm-3；所述半导体柱3为硼掺杂，掺杂浓度为2e18cm-3。从仿真曲线102可以看出，电容密度随所述电容两侧的掺杂区的掺杂浓度的增加而增加，各种条件下的取值如表二所示。表二由表二可知，本发明实施例的电容在各种条件下的电容密度都大于现有电容密度的极限值即2ff/μm2。表二中还给出了电容的击穿电压(bv)，可以看出，随着电容两侧掺杂区的掺杂浓度的增加，电容的击穿电压会降低。本发明实施例技术方案是根据本发明所要解决的技术问题进行设计的，由于在现有集成电路中所采用的电容都为平面电容，这种平面电容使得电容的密度很难超过2ff/μm2，本发明实施例技术方案正是为了突破现有的电容密度极限而设计的。本发明实施例技术方案的主要特别之处是，电容不再单纯的采用平面型电容，而是采用了纵向pn结作为电容的主体结构，使电容作为一个3d结构，现说明如下：本发明实施例的电容主要是由半导体衬底1和形成于沟槽2中的半导体柱3组成，且电容的主体部分为由半导体柱3和半导体衬底1在沟槽2的侧面处形成的纵向pn结组成，一个沟槽2至少能设置两个比较大的侧面，还可以设置4个甚至更多的侧面，整个电容呈立体的3d结构，作为关键的是，本发明实施例的电容在横向尺寸确定的调节下，电容的大小能通过和横向尺寸无关的纵向pn结调节，例如通过调节纵向pn结的深度能增加电容的大小，通过增加纵向pn结两侧区域的掺杂浓度也能增加电容的大小，由于横向保持不变，最后都能增加电容密度。在电容的横向尺寸也变化时，只要沟槽2的深宽比增加，最后电容密度也会增加；最后通过仿真能确认，本发明实施例电容的电容密度能远大于现有的电容密度的极限值即2ff/μm2。另外，本发明实施例电容在工艺实现上也很容易，本发明实施例电容采用的沟槽2工艺以及在沟槽2中填充半导体材料如半导体材料外延层的工艺都能结合现有的沟槽2工艺和外延工艺形成，关键是通过本发明实施例对现有基本的工艺结构进行组合后，能得到3d结构的电容，且电容密度能通过和横向尺寸无关的纵向pn结调节，所以本发明实施例能在较低的成本下就能取得突破现有集成电路中的电容密度极限的意想不到的技术效果。本发明实施例电容的制造方法包括如下步骤：步骤一、提供第一导电类型的半导体衬底1。步骤二、在所述半导体衬底1中形成沟槽2。采用光刻定义加干法刻蚀的工艺形成所述沟槽2。步骤三、在所述沟槽2中填充第二导电类型的半导体材料组成半导体柱3。本发明实施例方法中，采用外延工艺在所述沟槽2中填充半导体材料并组成所述半导体柱3。所述半导体柱3的第二导电类型掺杂采用在位掺杂形成。所述半导体柱3在所述沟槽2的侧面处和所述半导体衬底1相接触并沿所述沟槽2的侧面形成纵向pn结，所述纵向pn结作为所述电容的电容密度调节结构且是利用所述纵向pn结所具有的横向尺寸无关的特性来调节所述电容的电容密度。所述半导体柱3在所述沟槽2的底面处和所述半导体衬底1相接触并形成位于所述沟槽2的底面形成横向pn结，所述横向pn结作为电容的组成部分。本发明实施例方法中，所述半导体衬底1为硅衬底，组成所述半导体柱3的半导体材料为硅。所述半导体柱3由硅外延层组成。还包括步骤：形成正面金属层，对所述正面金属层进行光刻刻蚀形成所述电容的第一电极4和第二电极5，所述第一电极4位于所述半导体衬底1表面，所述第二电极5位于所述半导体柱3的表面。所述电容的电容密度调节结构的参数包括所述沟槽2的深宽比，所述沟槽2的深宽比越大所述电容的电容密度越大。所述电容的电容密度调节结构的参数包括所述纵向pn结两侧的所述半导体柱3的掺杂浓度和所述半导体衬底1的掺杂浓度，所述半导体柱3的掺杂浓度和所述半导体衬底1的掺杂浓度越大，所述电容的电容密度越大。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。当前第1页12