一种屏蔽栅DMOS器件的制作方法

本发明属于功率半导体技术领域，具体涉及一种屏蔽栅dmos器件。

背景技术：

功率半导体器件是进行功率处理的半导体器件，其结合微电子技术与电力电子技术，构成了电力电子技术的基础和核心。功率mosfet因其开关速度快、输入阻抗高、损耗小、驱动简单、频率特性好等优点，在功率变换领域起到重要作用，其发展过程是在保持自身优点的基础上不断提高耐压降低损耗的过程。传统的vdmos器件是一种采用双扩散工艺的平面结构，它是第一个成功商业应用的功率mosfet，对功率mosfet的发展起到了关键的推动作用，但是其内部jfet区的存在使器件的导通电阻较大，是功率器件的发展所不希望的，这为槽栅功率器件的发展提供了机会。trenchmosfet(tmos)采用u型沟槽结构，导电沟道为纵向沟道，元胞密度高，电流处理能力大，因为其结构中消除了jfet区而使器件导通损耗较低而发展起来，广泛应用于低压领域。

在低压和超低压方向，漏源通态电阻rds(on)和栅电荷qg是两个重要参数。减小rds(on)有利于降低通态损耗，减小qg则有利于降低开关损耗。但是，对于传统tmos来说，这两个参数的优化存在一定的矛盾关系。为了提高tmos的性能，国内外提出了屏蔽栅dmos(shield-gatedmosfet，sgtmos)结构，如图1所示，上层多晶硅为控制栅，控制器件沟道的导通与截止，下层多晶硅为屏蔽栅(shield)，作为“体内场板”来调节漂移区的电场，使其分布更加均匀，所以sgt结构通常具有更低的导通电阻和更高的击穿电压。下层的多晶硅屏蔽栅通常接源极电位，因此与普通tmos结构相比，sgt具有较小的栅漏电容，很大程度上减小了开关损耗。但是，栅漏电容的减小又会使器件在遭遇较大的开启或关断漏源尖锋电压时更易发生失效，使器件可靠性降低。另外，由于sgt下层多晶硅屏蔽栅的存在增大了栅极与源极的覆盖面积，致使该结构的栅源电容较大。并且常规sgt导通电阻的减小依赖于较大的元胞密度，随着元胞尺寸的减小，器件的栅源电容将不断增大，器件需要更大的栅驱动信号才能正常开启，导致开关速度减慢、开关损耗增大等问题。因此导通电阻减小的同时会使栅源电容增大，而减小栅漏电容的同时又会使器件的可靠性降低，因此需要合理调节栅源电容和栅漏电容的比值，改善导通电阻和开关损耗的矛盾关系。

技术实现要素：

鉴于上文所述，本发明针对常规的屏蔽栅功率器件的栅源电容较大而影响开关速度和开关损耗的问题，提供了一种新型的屏蔽栅dmos器件，通过在控制栅电极和屏蔽栅电极之间设置一个额外的浮空栅电极，使其电位浮空，且该电极位置通过合理调节后得到一个合适的栅源电容，来降低器件开关损耗，提高器件开关速度和耐压能力，改善导通电阻和开关损耗的矛盾关系。

为了实现上述目的，本发明采用如下技术方案：

本发明提供了一种屏蔽栅dmos器件，包括自下而上依次层叠设置的金属化漏极1、第一导电类型半导体重掺杂衬底2、第一导电类型半导体漂移区3和金属化源极13；所述第一导电类型半导体漂移区3上层具有槽栅结构和第二导电类型半导体体区4，所述第二导电类型半导体体区4位于槽栅结构两侧且与槽栅结构接触；所述第二导电类型半导体体区4的上层具有第二导电类型半导体重掺杂接触区5和第一导电类型半导体重掺杂源区6，所述第一导电类型半导体重掺杂源区6与槽栅结构接触；第二导电类型半导体重掺杂接触区5、第一导电类型半导体重掺杂源区6和槽栅结构的上表面均与金属化源极13接触；所述槽栅结构中具有绝缘介质层和被绝缘介质层完全包裹的控制栅电极7、浮空栅电极8和屏蔽栅电极9；所述绝缘介质层自上而下依次为第一介质层10、第二介质层11和第三介质层12；所述控制栅电极7位于第一介质层10中，所述浮空栅电极8位于第二介质层11中，所述屏蔽栅电极9位于第三介质层12中，且上表面与第二介质层11接触，下表面与第三介质层12接触；所述控制栅电极7上表面的结深小于第一导电类型半导体重掺杂源区6下表面的结深，控制栅电极7下表面的结深大于第二导电类型半导体体区4下表面的结深。

进一步地，所述浮空栅电极8的形状为矩形、倒u型或者倒梯形。

进一步地，所述第一介质层10、第二介质层11和第三介质层12为相同的介质材料。

进一步地，第一介质层10为高k材料，第三介质层12为低k材料，第二介质层11的介电常数介于第一介质层10和第三介质层12之间。其中高k材料就是高介电常数材料，低k材料就是低介电常数材料。

进一步地，屏蔽栅电极9和第三介质层12延伸至第一导电类型半导体漂移区3底部，使屏蔽栅电极9位于第三介质层12内部，第三介质层12的下表面与第一导电类型半导体重掺杂衬底2相接触。

进一步地，本发明中第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体，使得所述器件结构为n沟道器件；或者第一导电类型半导体为p型半导体，第二导电类型半导体为n型半导体，使得所述器件结构为p沟道器件。

相比现有技术，本发明的有益效果是：

本发明在控制栅电极和屏蔽栅电极之间设置一个额外的浮空栅电极，并使其电位浮空，各电极之间由介质层相互隔离。该器件结构在具有常规屏蔽栅dmos器件低的栅漏电容、高的击穿电压、低的导通电阻的同时，由于引进了位置可调的浮空栅电极，器件的栅源电容得以减小，且栅源电容/栅漏电容比值可调。另外，浮空栅电极和接地的屏蔽栅电极的结合使得第一导电类型半导体漂移区3内部的电场更加均匀地分布。因此本发明提出的一种屏蔽栅dmos器件减小了器件的开关损耗，提高了器件开关速度和耐压水平，改善了导通电阻和开关损耗的矛盾关系。

附图说明

图1是常规的屏蔽栅dmos器件结构示意图；

图2是本发明实施例1提供的一种屏蔽栅dmos器件结构示意图；

图3是本发明实施例2提供的一种屏蔽栅dmos器件结构示意图；

图4是本发明实施例3提供的一种屏蔽栅dmos器件结构示意图；

图5是本发明实施例4提供的一种屏蔽栅dmos器件结构示意图；

图中，1为金属化漏极，2为第一导电类型半导体重掺杂衬底，3为第一导电类型半导体漂移区，4为第二导电类型半导体体区，5为第二导电类型半导体重掺杂接触区，6为第一导电类型半导体重掺杂源区，7为控制栅电极，8为浮空栅电极，9为屏蔽栅电极，10为第一介质层，11为第二介质层，12为第三介质层，13为金属化源极，14为高k介质层，15为中间介质层，16为低k介质层。

具体实施方式

为了使本发明的内容以及原理更加清楚，下面结合附图和具体实施例，对本发明的技术方案进行详细描述。

实施例1：

本实施例提供一种如图2所示的屏蔽栅dmos器件，包括自下而上依次层叠设置的金属化漏极1、第一导电类型半导体重掺杂衬底2、第一导电类型半导体漂移区3和金属化源极13；所述第一导电类型半导体漂移区3上层具有槽栅结构和第二导电类型半导体体区4，所述第二导电类型半导体体区4位于槽栅结构两侧且与槽栅结构接触；所述第二导电类型半导体体区4的上层具有第二导电类型半导体重掺杂接触区5和第一导电类型半导体重掺杂源区6，所述第一导电类型半导体重掺杂源区6与槽栅结构接触；第二导电类型半导体重掺杂接触区5、第一导电类型半导体重掺杂源区6和槽栅结构的上表面均与金属化源极13接触；所述槽栅结构中具有绝缘介质层和被绝缘介质层完全包裹的控制栅电极7、倒u型浮空栅电极8和屏蔽栅电极9；所述绝缘介质层自上而下依次为采用相同介质材料的第一介质层10、第二介质层11和第三介质层12；所述控制栅电极7位于第一介质层10中，所述浮空栅电极8位于第二介质层11中，所述屏蔽栅电极9位于第三介质层12中，且上表面与第二介质层11接触，下表面与第三介质层12接触；所述控制栅电极7上表面的结深小于第一导电类型半导体重掺杂源区6下表面的结深，控制栅电极7下表面的结深大于第二导电类型半导体体区4下表面的结深。

本文以n沟道屏蔽栅dmos器件为例结合实施例1进一步对原理进行说明，本领域技术人员可根据下文公开内容得到n沟道屏蔽栅dmos器件的原理。

常规的屏蔽栅dmos器件由于其屏蔽栅可作为“体内场板”来调节漂移区的电场分布均匀，所以通常具有低的导通电阻和高的击穿电压。因下层多晶硅屏蔽栅的存在增大了栅极与源极的覆盖面积，故单个器件元胞的栅源电容较大。而导通电阻的减小又依赖于元胞密度的增大，这无疑使器件的栅源电容进一步增大，带来较大的开关损耗，因此需要更长的栅电容充电时间才能使器件开启，使开关速度减慢，影响器件性能。另外，屏蔽栅通常接源极电位，器件元胞的栅漏电容较小，但这会使器件在遭遇较大的开启或关断漏源尖锋电压时更易发生失效，使器件可靠性降低。

为此，本发明通过在常规屏蔽栅dmos器件内部的控制栅电极和屏蔽栅电极之间设置一个额外的浮空栅电极，并使其电位浮空，各电极之间由介质层相互隔离。器件正向导通时，控制栅电极控制p型体区沟道的导通，浮空栅电极和屏蔽栅电极均位于p型体区以下的n型漂移区内，对于器件的正向导通没有影响；器件承受反向偏压时，浮空栅电极相当于控制栅电极到屏蔽栅电极的过渡，使得第一导电类型半导体漂移区3内部的电场更加均匀地分布，提高器件耐压水平。另外，浮空栅电极的引入相当于在栅极和源极之间增加了一个串联电容，使器件总的栅源电容得以减小，且该串联电容值随着浮空栅电极位置的变化而变化，可以合理设置该位置来调节栅源电容和栅漏电容的比值，缓解屏蔽栅dmos器件的开关损耗和导通电阻的矛盾关系。因此本发明提出的一种屏蔽栅dmos器件可通过合理调节栅源电容和栅漏电容的比值来改善器件导通电阻和开关损耗的矛盾关系，同时提高器件开关速度和耐压水平。

实施例2：

本发明实施例相比实施例1的不同之处在于：屏蔽栅电极9和第三介质层12延伸至第一导电类型半导体漂移区3底部，使屏蔽栅电极9位于第三介质层12内部，第三介质层12的下表面与第一导电类型半导体重掺杂衬底2相接触，如图3所示。本实施例可以实现更高的漂移区摻杂浓度，进一步降低器件导通电阻。

实施例3：

本发明实施例相比实施例1的不同之处在于：将“倒u型”的浮空栅电极8替换为矩形的浮空栅电极8，其余结构均与实施例1相同，如图4所示。与实施例1相比，本实施例中屏蔽栅电极9的横向宽度较大，则制作时对工艺水平要求较小，并且制作矩形浮空栅电极的工艺简单，减小了工艺难度。并且该结构可适当减小浮空栅电极与屏蔽栅电极之间的交叠面积，使总的串联电容值减小，进一步减小栅源电容，减小开关损耗。

实施例4：

本实施例提供一种如图5所示的屏蔽栅dmos器件结构，将实施例1中相同介质材料的第一介质层10、第二介质层11和第三介质层12分别替换为高k介质层14、中间介质层15和低k介质层16，并且满足高k介质层14为高k介质材料，低k介质层16为低k介质材料，中间介质层15的介电常数介于高k介质层14和低k介质层16之间，其余结构均与实施例1相同。本实施例利用不同介质材料之间引入的电场峰值来调节漂移区的电场分布，且作为栅介质层的高k介质层14有利于提高栅极结构的可靠性，低k介质层16有利于减小栅漏电容。因此本实施例在提高器件耐压水平和栅极结构的可靠性的同时减小了开关损耗。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。