集成耗尽增强管的制备方法与流程

本发明涉及电子元器件设计领域，尤其涉及一种集成增强耗尽管的生产制备方法。

背景技术：

场效应晶体管(fieldeffecttransistor缩写(fet))简称场效应管。主要有两种类型(junctionfet—jfet)和金属-氧化物半导体场效应管(metal-oxidesemiconductorfet，简称mos-fet)。由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。具有输入电阻高(107～1015ω)、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，现已成为双极型晶体管和功率晶体管的强大竞争者。在一个基板做成既有增强型又有耗尽型晶体管的设计，则可称作增强耗尽管。现有的高压平面增强耗尽管产品抗esd(electro-staticdischarge，静电释放)能力弱，在生产和应用环节极易造成器件损伤，主要原因是薄栅氧化层易被esd击穿，从而影响产品可靠性和使用寿命。

技术实现要素：

鉴于上述目前技术的不足，需要提供一种新型的耗尽增强的元器件的制备方法，解决现有产品不能够同时集成耗尽管、增强管的功能且容易被击穿的问题。

为实现上述目的，本实用新型提供了一种集成耗尽增强管的制备方法，包括如下步骤，

选用n型晶向衬底，在衬底上设置隔离区、第一增强区及第一耗尽区，对第一增强区、第一耗尽区进行耐压环区光刻，对耐压环区进行注入、推进和氧化，形成隔离区内的p型掺杂扩散，

在对第一增强区、第一耗尽区进行栅极氧化时，沉积多晶硅：再对二者的栅极进行多晶注入，然后进行光刻、腐蚀，再进行nsd注入，同时在多晶上形成多个pn结从而形成耗尽区增强区的源区，最后进行溅射光刻、钝化沉积和背面蒸发。

进一步地，所述衬底为锑掺杂的外延片衬底。

具体地，所述多晶注入的多晶注入剂量为4e13～6e13,注入能量为20kev-40kev。

优选地，所述nsd注入的注入剂量为5e15～6e15,注入能量为120kev-160kev。

可选地，所述nsd注入的推阱温度为850摄氏度至1050摄氏度，推阱时间为20分钟至30分钟。

进一步地，所述栅极氧化前还包括步骤，

jfet注入和jfet退火；在有源区进行jfet注入，注入剂量：1.8e12～2.2e12,注入能量：100kev-140kev，注入元素磷，然后进行jfet退火，退火温度：1050℃～1250℃，退火时间：120-150分钟；

p阱曝光，注入，推阱；进行p阱光刻，将耗尽管和增强管的原胞区的p阱打开，然后进行p阱注入。其中，注入剂量：4e13～5e13,注入能量：100kev-140kev，注入元素：硼。然后去掉光刻胶，进行p阱推阱，推阱温度：设置为1050℃～1250℃，时间设置为120-180分钟；

vth光刻，注入；在第一耗尽区的p阱表面注入vth，注入剂量为4e12～6e12,注入能量为100kev-120kev，注入元素砷。

具体地，所述溅射光刻为溅射铝，在衬底上沉积4um的铝，然后光刻腐蚀铝，形成增强耗尽管的栅区和源区。

优选地，所述钝化沉积包括沉积钝化层氮化硅(si3n4)然后光刻腐蚀，形成开口区。

进一步地，所述背面蒸发包括步骤，减薄圆片背面到230-300微米，再在背面蒸发钛-镍-银。

区别于现有技术，上述集成耗尽增强管的制作方法使得在增强管的制造过程中同时集成融合耗尽管，通过集成了抗esd功能器件，可有效增强器件抗esd能力，同时该工艺过程与传统mos工艺兼容。

附图说明

图1为具体实施方式所述的耗尽增强管等效电路示意图；

图2为具体实施方式所述的准备衬底示意图；

图3为具体实施方式所述的有源区光刻示意图；

图4为具体实施方式所述的p阱推进示意图；

图5为具体实施方式所述的多晶注入示意图；

图6为具体实施方式所述的nsd光刻示意图；

图7为具体实施方式所述的溅射金属示意图；

图8为具体实施方式所述的背面蒸发示意图。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

本发明的下述技术方案在传统增强耗尽管的基础上，集成了抗esd功能器件，可有效增强器件抗esd能力，同时该工艺过程与传统vmos(金属氧化物半导体)工艺兼容。

该器件的耗尽型vmos管和增强型vdmos管共漏极，同时在gate端与source端之间集成多个pn结，起到泄放esd冲击电流的作用，其等效电路如图1所示。

请参阅图2，在图2所示的实施例中，我们的技术方案包括如下步骤：

步骤一、准备外延。

如图中所示，外延片的衬底采用n型(100)晶向，锑(sb)掺杂，电阻率小于0.02ω·cm。衬底的外延厚度选为55-60um，外延电阻率范围选择在：12.5-14.5ω·cm，经过上述设计的器件耐压可以达到600v-700v.见图1。

步骤二、一次氧化。

对外延片进行ring(耐压环区)光刻，耐压环区指器件的终端保护环区域，包括保护环、保护环间隙和场板等部分。从图中我们可以看到，外延片的衬底分为了增强区、隔离区、耗尽区；增强区、耗尽区在平面上交错设置并且通过其间设置隔离区进行隔离，而进一步地，增强区又分为增强管耐压区和元胞区、增强管gatepad区，gatepad区又称栅极区。耗尽区也进一步分为耗尽管元胞区及耗尽管栅极垫gatepad区。这种交错设置的方式可以通过不同的光刻板设计而获得，最终只需要能够做到，在预设为增强管耐压区的位置进行ring注入，ring推进和氧化，具体包括步骤，在外延片上生长(1埃等于0.1纳米)的氧化层，用于ring注入的掩蔽层。进行ring光刻，将耗尽管和增强管的需要耐高压的终端打开。然后进行ring注入，其中注入的能量：110kev～130kev,注入剂量：1.6e13～2e13,注入元素硼。接下来ring推进,推进环境温度选为1050℃～1250℃，时间大约500分钟，并同时生长氧化层通过上述一次氧化，步骤目的是对增强管的耐压环区和耗尽管之间的隔离区起到屏蔽作用，对隔离区域进行保护，阻挡后续工艺步骤的杂质离子注入到该区域。

步骤三、有源区光刻，腐蚀。

在具体的实施中，如图3所示，我们需要进行有源区光刻，然后将管芯的有源区腐蚀掉氧化层。主要目的则是将有源区打开后，作为后面的jfet注入区域。

步骤四、jfet注入和jfet退火。

在有源区进行jfet注入，注入剂量：1.8e12～2.2e12,注入能量：100kev-140kev，注入元素：磷(p)。然后jfet退火，温度：1150℃，时间：120-150分钟。该步骤可以降低器件的导通电阻。

步骤五，p阱曝光，注入，推阱。

这里请看图4,在图4所示的实施例中我们首先进行p阱光刻，将耗尽管和增强管的原胞区的p阱打开，然后进行p阱注入。其中，注入剂量：4e13～5e13,注入能量：100kev-140kev，注入元素：硼。然后去掉光刻胶，进行p阱推阱，推阱温度：1150℃，时间可以设置为120-180分钟。本步骤主要用于形成p阱区域，便于后续步骤的进行。

步骤六、vth(thresholdvoltage，阈值电压)光刻，注入。

该步骤注入在耗尽管的p阱表面，通过该步骤目的是形成耗尽管。其中注入剂量：4e12～6e12,注入能量：100kev-120kev，注入元素：砷(as)。

步骤七、栅氧，沉积多晶硅。

长栅极氧化层厚度沉积多晶硅厚度

步骤八、多晶注入，光刻，腐蚀。

多晶注入剂量：4e13～6e13,注入能量：20kev-40kev，注入元素：硼。然后光刻，腐蚀。这里请看图5，在执行该步骤时，我们选用的是进行多晶的注入，而非多晶的生长，多晶注入能够使得在注入去多晶深度足够，能够在栅极形成足够深的p型多晶硅，有助于后续pn结的形成，为pn结的制作提供基础。

步骤九、nsd(n+source/drain，高浓度源/漏极)光刻，nsd注入，nsd推进。

通过nsd光刻步骤，能够形成增强耗尽管的源区，同时在多晶上形成多个pn结。nsd注入剂量：5e15～6e15,注入能量：120kev-160kev，注入元素：磷。nsd推阱温度：950℃，时间：25分钟。如图6所示的实施例中，我们看到，通过该步骤设计，不仅形成增强耗尽管的源区，还在多晶上形成n型多晶区域，和上述p型多晶形成多个串联的pn结结构，在esd冲击时，泄放电流，保护器件。

步骤十、生成介质、溅射、钝化层沉积、背面蒸发。

生成介质包括步骤孔光刻，孔腐蚀。沉积介质bpsg(硼磷硅玻璃)然后开孔，形成孔接触。

溅射选材可以选用铝(al)，还进行al光刻，腐蚀。在具体的实施例中沉积4um左右的铝，然后光刻腐蚀铝，形成增强耗尽管的栅区和源区，最终结果如图7所示。

钝化层沉积，钝化层光刻，腐蚀具体包括，沉积钝化层氮化硅(si3n4)然后光刻及腐蚀，将栅极和源极的铝层裸露出来，形成开口区。

背面蒸发步骤包括，在材料的背面涂布ti-ni-ag(钛-镍-银)：减薄圆片背面到230-300微米，再在背面蒸发ti-ni-ag,最终的效果如图8所示。。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。