一种沟槽型功率器件及其制作方法与流程

本发明属于半导体芯片制造工艺技术领域，具体涉及一种沟槽型功率器件及其制作方法。

背景技术：

功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。截止环在分压结构和划片槽区域之间，分布在芯片的最外围，在高可靠性要求和模块封装的器件上是不可缺少的。

场限环技术是目前功率器件中最为普遍采用的分压结构之一。它的工艺非常简单，可以与有源区一起扩散形成，无须增加工艺步骤。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取的合适,使得主结与环结的电场强度同时达到临界击穿场强，则可以获得最高的击穿电压。一般情况下击穿电压随着环的个数的增加而增大,但并非线性增加。环的个数越多，占用芯片面积越大，设计时应考虑环个数与击穿电压大小。

目前常用的场限环结构如图1所示，这种结构的缺点是表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使 击穿电压降低。

技术实现要素：

针对现有技术中的缺陷，本发明提供了一种沟槽型功率器件及其制作方法，该方法消除了在分压区域表面积累的电荷对分压结构的影响，提高了器件的性能和可靠性。

第一方面，本发明提供一种沟槽型功率器件的制作方法，包括：

在衬底上形成N型外延层，并对所述N型外延层进行刻蚀形成沟槽；

在所述沟槽内注入P型离子形成深P型注入区域，并在所述沟槽内填充绝缘介质；

在所述N型外延层表面非沟槽区域交替注入P型离子和N型离子，形成浅P型注入区域和浅N型注入区域；

可选的，所述在所述N型外延层表面非沟槽区域交替注入P型离子和N型离子，包括：

所述相邻沟槽之间的所述N型外延层表面上注入P型离子或注入N型离子。

可选的，所述深P型注入区域注入所述P型离子的剂量大于所述浅P型注入区域注入所述P型离子的剂量。

可选的，所述深P型注入区域注入所述P型离子的剂量大于所述浅N型注入区域注入所述N型离子的剂量。

可选的，在所述沟槽内注入P型离子形成深P型注入区域之后，且在所述沟槽内填充绝缘介质区域之前，所述方法还包括：

对形成深P型注入区域的结构进行退火处理。

可选的，所述深P型注入区域的数量大于等于3个。

可选的，所述沟槽内绝缘介质的表面与所述N型外延层的表面齐平。

可选的，所述深P型注入区域的宽度小于所述浅N型注入区域和所述浅P型注入区域的宽度。

可选的，所述沟槽的宽度为1-2um，深度小于等于10um；

所述沟槽的深度小于所述N型外延层的深度。

可选的，所述衬底为硅晶片。

第二方面，本发明还提供了一种沟槽型功率器件，所述沟槽型功率器件为采用上述任一项所述的制作方法得到。

由上述技术方案可知，本发明提供的一种沟槽型功率器件及其制作方法，该方法通过采用深P型注入区域与浅P型注入区域和浅N型注入区域结合，其中，浅N型注入区域防止氧化层中负电荷在分压结构表面形成空穴反型层，浅P型注入区域减小了氧化层中正电荷在分压结构表面形成的电子积累层形成的电场尖峰，上述注入区域的结合消除了分压结构表面积累的电场对分压结构的影响，能够起到分压环的作用，提高了器件的性能和可靠性。

附图说明

图1为现有技术中场限环的结构示意图；

图2为本发明一实施例提供的一种沟槽型功率器件制作方法的流程示意图；

图3A至图3C为本发明一实施例提供的一种沟槽型功率器件制作过程的结构示意图；

图4为本发明一实施例提供的沟道型功率器件的位置示意图；

图5为本发明一实施例提供的沟道型功率器件在B-B方向的剖视图；

附图标记：

其中11、硅晶片；21、N型外延层；31、P型注入区域；41、N型注入区域；1、硅晶片；2、N型外延层；3、深P型注入区域；4、 绝缘介质；5、浅N型注入区域；6、浅P型注入区域；101、划片道区域；102、截止环区域；103、分压区域；104、有源区。

具体实施方式

下面结合附图，对发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

图2示出了本发明实施例提供的一种沟槽型功率器件的制作方法的流程示意图，如图2所示，该制作方法包括如下步骤：

201、在衬底上形成N型外延层，并对所述N型外延层进行刻蚀形成沟槽；

具体的，所述衬底为硅晶片。

所述相邻沟槽的间距相同或不同。所述沟槽的宽度为1-2um，深度小于等于10um，所述沟槽的深度小于所述N型外延层的深度。

202、在所述沟槽内注入P型离子形成深P型注入区域，并在所述沟槽内填充绝缘介质；

具体的，所述沟槽内绝缘介质的表面与所述N型外延层的表面齐平。

203、在所述N型外延层表面非沟槽区域交替注入P型离子和N型离子，形成浅P型注入区域和浅N型注入区域。

所述在所述N型外延层表面非沟槽区域交替注入P型离子和N型离子，包括：

在所述相邻沟槽之间的所述N型外延层表面上注入P型离子或注入N型离子。

与现有技术不同，该方法通过采用深P型注入区域与浅P型注入区域和浅N型注入区域结合，其中，浅N型注入区域防止氧化层中负电荷在分压结构表面形成空穴反型层，浅P型注入区域减小了氧化层中 正电荷在分压结构表面形成的电子积累层形成的电场尖峰，上述注入区域的结合消除了分压结构表面积累的电场对分压结构的影响，能够起到分压环的作用，提高了器件的性能和可靠性。

其中，深P型注入区域注入所述P型离子的能量和剂量大于所述浅P型注入区域注入所述P型离子的能量和剂量。类似的，所述深P型注入区域注入所述P型离子的能量和剂量大于所述浅N型注入区域注入所述N型离子的能量和剂量。

为了使电场的强度逐级减弱，故所述深P型注入区域的数量大于等于3个。

为了使P型注入区域内注入的P型离子结深，在所述沟槽内注入P型离子形成深P型注入区域之后，且在所述沟槽内填充绝缘介质区域之前，对形成深P型注入区域的结构进行退火处理。

为了防止两个相邻深P型注入区域距离太近，导致连接，影响该器件失去了分压环的作用，降低器件的性能和可靠性，故所述深P型注入区域的宽度小于所述浅N型注入区域和所述浅P型注入区域的宽度。

下面以硅晶片作为衬底进行说明，上述器件的制作方法具体包括以下步骤：

301、在硅晶片1上形成N型外延层2，并对所述N型外延层进行刻蚀形成沟槽；

如图3A所示，所述相邻沟槽的间距相同或不同。所述沟槽的宽度为1-2um，深度不大于10um。

衬底材料的选择主要取决于以下几个方面：结构特性、界面特性、化学稳定性、热学性能、导电性能、光学性能以及机械性能，选择衬底以及相应的外延层时需要考虑上述几个方面。由于硅是热的良导体，器件的导热性能较好，从而达到延长器件寿命的目的，因此本实施例中以单晶硅衬底为例进行说明，但是需要说明的是，衬底材料除了可 以是硅(Si)以外，还可以是碳化硅(SiC)、氮化镓(GaN)或者是砷化镓(GaAS)等。

302、使用光刻胶(图中未示出)作为掩膜，在所述沟槽内注入P型离子形成深P型注入区域3，并在所述沟槽内填充绝缘介质4，如图3B所示。

其中绝缘介质4可以为Al2O3、TiO2、ZrO2、MgO、HFO2、Ta2O5、Si3N4、AlN、SINx、SiNO、SiO、SiO2、SiC、SiCNx材料中的一中或多种；其中，x为正整数。

303、使用光刻胶(图中未示出)作为掩膜，在所述N型外延层2表面非沟槽区域交替注入P型离子和N型离子，形成浅P型注入区域6和浅N型注入区域5，如图3C所示。

所述在所述N型外延层表面非沟槽区域交替注入P型离子和N型离子，包括：

在所述相邻沟槽之间的所述N型外延层表面上注入P型离子或注入N型离子。

利用上述方法形成的沟槽型功率器件分压区域103与其它区域(包括划片道区域101、截止环区域102以及有源区104)的位置示意图如图4所示，其中在A-A方向的剖视图如图3C所示；在B-B方向的剖视图如图5所示

本发明实施例还提供了基于上述方法实施例的制作方法得到的沟槽型功率器件。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。