用于改进扭结效应的金属栅极调制的制作方法

本发明的实施例涉及用于改进扭结效应的金属栅极调制。

背景技术：

现代集成芯片包括形成在半导体衬底(例如，硅衬底)上的数百万或数十亿半导体器件。为了改进集成芯片的功能，半导体工业不断缩小半导体器件的尺寸，以提供具有小型、密集型器件的集成芯片。通过形成具有小型、密集型器件的集成芯片，增加了半导体器件的速度并且减小了半导体器件的功耗。

技术实现要素：

本发明的实施例提供了一种集成芯片，包括：隔离结构，布置在衬底内并且具有限定一个或多个凹陷的内表面和限定开口的侧壁，所述一个或多个凹陷凹进至低于所述隔离结构的最上表面，所述开口暴露所述衬底；源极区域，设置在所述开口内；漏极区域，设置在所述开口内并且沿着第一方向通过沟道区域与所述源极区域分隔开；以及栅极结构，在所述沟道区域上方延伸，其中，所述栅极结构包括具有一种或多种材料的第一组成的第一栅电极区域和设置在所述一个或多个凹陷上方并且具有与所述一种或多种材料的第一组成不同的一种或多种材料的第二组成的第二栅电极区域。

本发明的另一实施例提供了一种集成芯片，包括：隔离结构，包括位于衬底的沟槽内的一种或多种介电材料，其中，所述隔离结构的内表面限定一个或多个凹陷，所述一个或多个凹陷凹进至所述隔离结构的最上表面之下；源极区域，设置在所述衬底内；漏极区域，设置在所述衬底内并且沿着第一方向与所述源极区域分隔开；以及栅极结构，设置在所述衬底上方并且位于所述源极区域和所述漏极区域之间，其中，所述栅极结构包括：第一栅电极区域，通过栅极电介质与所述衬底分隔开并且具有第一功函数；第二栅电极区域，从所述一个或多个凹陷内延伸至所述隔离结构的最上表面上方以及所述栅极电介质上方，其中，所述第二栅电极区域具有与所述第一功函数不同的第二功函数。

本发明的又一实施例提供了一种形成集成芯片的方法，包括：在衬底内的隔离结构上方沉积牺牲栅极材料，其中，所述隔离结构具有限定一个或多个凹陷的内表面，所述一个或多个凹陷凹进至低于所述隔离结构的最上表面；从所述一个或多个凹陷正上方去除所述牺牲栅极材料的第一部分以形成穿过所述牺牲栅极材料延伸的第一孔；在所述第一孔内沉积具有第一功函数的一种或多种材料的第一组成；去除所述一种或多种材料的第一组成的侧壁之间的所述牺牲栅极材料的第二部分；以及在所述一种或多种材料的第一组成的侧壁之间沉积一种或多种材料的第二组成，其中，所述一种或多种材料的第二组成具有与所述第一功函数不同的第二功函数。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a至图1b示出了具有晶体管器件的集成芯片的一些实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

图2a至图2b示出了对应于图1a至图1b的晶体管器件的示例性能带图的一些实施例。

图2c示出了示出对应于图1a至图1b的晶体管器件的示例性绝对阈值电压的一些实施例的曲线图。

图3a至图3c示出了具有晶体管器件的集成芯片的一些额外实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

图4a至图4b示出了示出具有晶体管器件的集成芯片的一些可选实施例的顶视图，该晶体管器件包括被配置为改进器件性能的栅极结构。

图5a至图5b示出了具有晶体管器件的集成芯片的一些额外实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

图6a至图17示出了对应于形成具有晶体管器件的集成芯片的方法的一些实施例的截面图和顶视图，该晶体管器件包括被配置为改进器件性能的栅极结构。

图18示出了形成具有晶体管器件的集成芯片的方法的一些实施例的流程图，该晶体管器件包括被配置为改进器件性能的栅极结构。

图19a至图28示出了对应于形成具有晶体管器件的集成芯片的方法的一些可选实施例的截面图和顶视图，该晶体管器件包括被配置为改进器件性能的栅极结构。

图29示出了形成具有晶体管器件的集成芯片的方法的一些可选实施例的流程图，该晶体管器件包括被配置为改进器件性能的栅极结构。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

在集成芯片中，有源器件(例如，mosfet器件、嵌入式存储器件等)通常布置在共享半导体衬底(例如，硅衬底)上。然而，半导体材料可以是导电的，从而使得漏电流可以在位于半导体衬底内的彼此非常靠近的有源器件之间传输。如果不适当地减轻这种漏电流，则相邻器件之间的串扰可能导致集成芯片故障。

为了防止漏电流在相邻器件之间传输，许多现代集成芯片使用浅沟槽隔离(sti)结构。通常，通过在衬底上方形成垫氧化物，根据氮化物掩模层图案化垫氧化物，根据氮化物掩模层在衬底中蚀刻沟槽，用一种或多种介电材料(诸如二氧化硅或氮化硅)填充沟槽，以及从衬底上方去除过量的一种或多种介电材料来形成sti结构。sti形成工艺还可以使用湿蚀刻工艺来去除在sti结构的形成期间使用的氮化物掩模层和/或垫氧化物。

在sti结构的形成期间，可能在sti结构的上表面内形成凹陷(例如，由于用于去除氮化物掩模层和/或垫氧化物的湿蚀刻工艺)。随后，晶体管器件的导电栅极材料可以填充sti结构内的凹陷，导致导电栅极材料具有尖锐的边缘。在晶体管器件的工作期间，尖锐的边缘可以增强由栅极结构产生的电场并且减小凹陷附近的器件的阈值电压，产生的问题称为扭结效应，该扭结效应由漏极电流与栅极电压关系中的双峰限定。扭结效应具有许多负面影响，诸如难以建模(例如，在spice曲线拟合和/或参数提取中)。此外，应该理解，在多个栅极介电工艺中(例如，在衬底的不同区域中形成不同栅极电介质的工艺中)使用的热工艺可以增强掺杂剂从衬底(例如，从阱区域)至sti结构的扩散，导致沿着晶体管器件的沟道区域的边缘的较低的掺杂剂浓度。较低的掺杂剂浓度进一步减小了沿着沟道区域的边缘的阈值电压，从而加剧了扭结效应。

在一些实施例中，本发明涉及具有包括多个栅电极区域的栅极结构的晶体管器件和相关的形成方法，多个栅电极区域具有被配置为减小晶体管器件对扭结效应的敏感度的不同功函数。晶体管器件包括布置在衬底内的隔离结构。隔离结构具有限定一个或多个凹陷的内表面和限定暴露衬底的开口的侧壁，该一个或多个凹陷凹进至隔离结构的最上表面之下。源极区域设置在开口内。漏极区域也设置在开口内并且通过沟道区域与源极区域分隔开。栅极结构在源极区域和漏极区域之间的开口上方延伸。栅极结构包括具有一种或多种材料的第一组成的第一栅电极区域和具有与一种或多种材料的第一组成不同的一种或多种材料的第二组成的第二栅电极区域。第二栅电极区域设置在凹陷上方。栅极结构内的材料的不同组成具有不同的功函数，该不同的功函数能够用于调整晶体管器件的阈值电压以抵消凹陷和/或掺杂剂扩散对阈值电压的不期望的影响。

图1a至图1b示出了具有晶体管器件的集成芯片的一些实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

如图1a的截面图100所示，集成芯片包括衬底102，衬底102具有限定在衬底102的上表面102u内延伸的凹槽103的内表面。包括一种或多种介电材料的隔离结构104(例如，浅沟槽隔离(sti)结构)设置在沟槽103内。隔离结构104包括限定开口106的侧壁，开口106暴露衬底102的上表面102u。开口106对应于有源区(即，衬底102的晶体管器件所在的区)。隔离结构104还包括限定一个或多个凹陷108的表面，一个或多个凹陷108凹进至隔离结构104的最上表面之下。一个或多个凹陷108可以沿着隔离结构104的靠近开口106的边缘布置。

如图1b的顶视图122所示，隔离结构104在开口106周围连续延伸，并且隔离结构104内的一个或多个凹陷108围绕开口106。源极区域124和漏极区域126布置在开口106内的衬底102中。源极区域124和漏极区域126分别包括设置在衬底102中的高度掺杂区域。源极区域124与漏极区域126通过沟道区域125沿着第一方向128分隔开。栅极结构110沿着垂直于第一方向128的第二方向130在沟道区域125上方延伸。

再次参照图1a的截面图100，栅极结构110设置在衬底102上方并且延伸超过开口106的相对边缘。栅极结构110包括布置在衬底102上方的栅极电介质112，以及通过栅极电介质112与衬底102分隔开的栅电极113。导电接触件120布置在衬底102上方的介电结构118(例如，层间介电(ild)层)内。导电接触件120从栅极结构110的顶部垂直延伸至介电结构118的顶部。

栅电极113包括第一栅电极区域114和第二栅电极区域116。第一栅电极区域114具有第一功函数，并且第二栅电极区域116具有与第一功函数不同(例如，高于第一功函数)的第二功函数。在一些实施例中，第一栅电极区域114包括具有第一功函数的一种或多种材料的第一组成，并且第二栅电极区域116包括与一种或多种材料的第一组成不同并且具有第二功函数的一种或多种材料的第二组成。在一些实施例中，一种或多种材料的第一组成和一种或多种材料的第二组成不包括相同的材料。

在晶体管器件是nmos器件的一些实施例中，一种或多种材料的第一组成(在第一栅电极区域114中)包括具有第一功函数的n型栅极金属，而一种或多种材料的第二组成(在第二栅电极区域116中)包括具有大于第一功函数的第二功函数的p型栅极金属(以增加第二栅电极区域之下的阈值电压的绝对值)。在晶体管器件是pmos器件的其它实施例中，一种或多种材料的第一组成(在第一栅电极区域114中)包括具有第一功函数的p型栅极金属，而一种或多种材料的第二组成(在第二栅电极区域116中)包括具有小于第一功函数的第二功函数的n型栅极金属(以增加第二栅电极区域116之下的阈值电压的绝对值)。在一些实施例中，栅极结构110可以包括多个第一栅电极区域和/或多个第二栅电极区域。例如，在一些实施例中，栅极结构110可以包括布置在开口106的相对侧上并且通过第一栅电极区域114分隔开的独立的第二栅电极区域116。

如图1b的顶视图122所示，第一栅电极区域114和第二栅电极区域116布置在沟道区域125正上方。在一些实施例中，沟道区域125从第二栅电极区域116的正下面沿着第一方向128并且沿着第二方向130连续延伸至超过第二栅电极区域116的外边缘。在一些实施例中，第二栅电极区域116沿着第二方向130延伸超过沟道区域125的相对侧δx的距离。

在操作期间，栅极结构110被配置为响应于施加的栅极电压在沟道区域125内形成导电沟道。不同栅电极区域的不同功函数使得沟道区域内的电荷载流子对施加的电压作出不同的响应。例如，第二栅电极区域116的较大的功函数使得栅电极113使用较高的阈值电压在第二栅电极区域116之下而不是在第一栅电极区域114之下形成导电沟道。在第二栅电极区域116之下形成导电沟道所需的较高的阈值电压抵消了由一个或多个凹陷108和/或由掺杂剂(例如，硼)从衬底102至隔离结构104的扩散引起的阈值电压的减小。通过减轻一个或多个凹陷108和/或掺杂剂从衬底102至隔离结构104的扩散的影响，改进了晶体管器件的性能(例如，减小了漏极电流中的扭结效应)。

图2a至图2b示出了沿着图1a至图1b的集成芯片的第一栅电极区域和沿着第二栅电极区域的一些实施例的示例性能带图。

图2a示出了沿着图1a至图1b的集成芯片的第一栅电极区域和沿着第二栅电极区域的nmos晶体管的一些实施例的示例性能带图200和202。

如能带图200所示，栅极电介质112在衬底102和第一栅电极区域114之间形成能量势垒。一种或多种材料的第一组成(例如，n金属栅极材料)赋予第一栅电极区域114第一功函数，第一功函数使得衬底102内的导带ec和价带ev向上弯曲(使得在衬底102内，随着与栅极电介质112的距离减小，真空度与ec和/或ev之间的距离增加)。如能带图202所示，栅极电介质112也在衬底102和第二栅电极区域116之间形成能量势垒。一种或多种材料的第二组成(例如，p金属栅极材料)赋予第二栅电极区域116第二功函数。一种或多种材料的第二组成的第二功函数大于一种或多种材料的第一组成的第一功函数(即，第二栅电极区域116具有比第一栅电极区域114更大的功函数)。较大的第二功函数使得衬底102内的导带ec和价带ev向下弯曲(使得在衬底102内，随着与栅极电介质112的距离减小，真空度与ec和/或ev之间的距离减小)。

图2b示出了沿着图1a至图1b的集成芯片的第一栅电极区域和沿着第二栅电极区域的pmos晶体管的一些实施例的示例性能带图204和206。

如能带图204所示，栅极电介质112在衬底102和第一栅电极区域114之间形成能量势垒。一种或多种材料的第一组成(例如，p金属栅极材料)赋予第一栅电极区域114第一功函数，第一功函数使得衬底102内的导带ec和价带ev向下弯曲(使得在衬底102内，随着与栅极电介质112的距离减小，真空度与ec和/或ev之间的距离减小)。如能带图206所示，栅极电介质112也在衬底102和第二栅电极区域116之间形成能量势垒。一种或多种材料的第二组成(例如，n金属栅极材料)赋予第二栅电极区域116第二功函数。一种或多种材料的第二组成的第二功函数小于一种或多种材料的第一组成的第一功函数(即，第二栅电极区域116具有比第一栅电极区域114更小的功函数)。较小的第二功函数使得衬底102内的导带ec和价带ev向上弯曲(使得在衬底102内，随着与栅极电介质112的距离减小，真空度与ec和/或ev之间的距离增加)。

图2c示出了示出集成芯片的不同特征如何作为有源区内的位置(沿着x轴示出)的函数影响绝对阈值电压(沿着y轴示出)的实例的一些实施例的曲线图208和212。

曲线图208示出了凹陷和/或掺杂剂(例如，硼)扩散对绝对阈值电压的影响的实例。如曲线图208的线210所示，由于隔离结构内的一个或多个凹陷和/或至隔离结构中的掺杂剂扩散，第二栅电极区域116之下的绝对阈值电压低于第一栅电极区域114之下的绝对阈值电压。

曲线图212示出了第一栅电极区域114和第二栅电极区域116的不同功函数对绝对阈值电压的影响的实例。如曲线图212的线214所示，由于第一栅电极区域114和第二栅电极区域116的不同功函数，栅极结构在第二栅电极区域116之下具有比在第一栅电极区域114之下更高的绝对阈值电压。在一些实施例中，第一栅电极区域114之下和第二栅电极区域116之下的绝对阈值电压的差δvth在约0.5v和约1.5v之间的范围内。

第二栅电极区域116之下的较高的绝对阈值电压(曲线图212中示出的)抵消了由一个或多个凹陷和/或由掺杂剂从衬底至隔离结构的扩散引起的绝对阈值电压的减小(曲线图208中示出的)。通过减轻一个或多个凹陷或掺杂剂从衬底至隔离结构的扩散的影响，改进了晶体管器件的性能(例如，减小了由一个或多个凹陷对由栅极结构产生的电场的影响引起的漏极电流中的扭结效应)。

图3a至图3c示出了具有晶体管器件的集成芯片的一些额外实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

如图3a的顶视图300所示，集成芯片具有隔离结构104，隔离结构104限定暴露有源区内的衬底102的开口106。在一些实施例中，开口106可以具有大致矩形形状。在其它实施例中，开口106可以具有可选形状(例如，圆形形状)。源极区域124布置在开口106内。漏极区域126也布置在开口106内的沿着第一方向128与源极区域124分隔开的位置处。

栅极结构110沿着垂直于第一方向128的第二方向130在开口106上方延伸。栅极结构110布置在源极区域124和漏极区域126之间。栅极结构110包括第一栅电极区域114和第二栅电极区域116。在一些实施例中，第一栅电极区域114包括连续段，而第二栅电极区域116可以包括两个或多个独立且不同的段。在一些实施例中，第一栅电极区域114可以包括n型栅极金属(例如，具有小于或等于约4.2ev的功函数的金属)，而第二栅电极区域116可以包括p型栅极金属(例如，具有大于或等于约5.0ev的功函数的金属)。例如，在一些实施例中，第一栅电极区域114可以包括n型金属，诸如铝、钽、钛、铪、锆、硅化钛、氮化钽、氮化钽硅、铬、钨、铜、钛铝等。在一些实施例中，第二栅电极区域116可以包括p型栅极金属，诸如镍、钴、钼、铂、铅、金、氮化钽、硅化钼、钌、铬、钨、铜等。

在一些实施例中，第一栅电极区域114沿着第一方向128并且沿着垂直于第一方向128的第二方向130接触第二栅电极区域116。在一些实施例中，第二栅电极区域116布置在第一栅电极区域114中的孔(即，开口)内。在一些这种实施例中，第一栅电极区域114在栅极结构110的周边的周围延伸，使得第二栅电极区域116完全由第一栅电极区域114围绕。

在一些实施例中，第二栅电极区域116沿着第一方向128可以具有第一长度l1，其小于栅极结构110的沿着第一方向128的第二长度l2。在一些实施例中，第二栅电极区域116可以沿着第二方向130跨越一个或多个凹陷108(即，延伸超过一个或多个凹陷108的相对侧)。例如，第二栅电极区域116可以延伸超过一个或多个凹陷108的第一侧第一非零距离304，并且超过一个或多个凹陷108的第二侧第二非零距离306。在一些实施例中，第一非零距离304可以基本等于第二非零距离306。在一些实施例中，第一栅电极区域114和第二栅电极区域116可以沿着在第一方向128上延伸的第一线和/或沿着在第二方向130上延伸的第二线基本对称。

在一些实施例中，侧壁间隔件302可以沿着栅极结构110的外侧壁布置。侧壁间隔件302包括一种或多种介电材料。例如，在各个实施例中，侧壁间隔件302可以包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅、氮氧化硅等)、碳化物(例如，碳化硅)等。在一些实施例中，栅极结构110和/或侧壁间隔件302可以沿着第一方向128在源极区域124和/或漏极区域126上方延伸。

图3b示出了沿着截面线a-a′的图3a的集成芯片的截面图308。

如截面图308所示，第一栅电极区域114和第二栅电极区域116通过栅极电介质112与衬底102分隔开。在一些实施例中，阱区域310可以设置在开口106之下的衬底102内。阱区域310具有与衬底102不同的掺杂类型。例如，在晶体管器件是nmos晶体管的一些实施例中，衬底102可以具有p型掺杂，阱区域310可以具有n型掺杂，并且源极区域124和漏极区域126具有p型掺杂。

第一栅电极区域114横向接触第二栅电极区域116，使得一种或多种材料的第一组成横向接触一种或多种材料的第二组成。第二栅电极区域116位于一个或多个凹陷108上方。在一些实施例中，一种或多种材料的第二组成填充隔离结构104内的一个或多个凹陷108的底层部分。在这种实施例中，一种或多种材料的第二组成延伸至低于一种或多种材料的第一组成的最底表面。在一些实施例中，一种或多种材料的第二组成直接接触限定一个或多个凹陷108的隔离结构104的表面。在一些实施例中，一种或多种材料的第一组成从一个或多个凹陷108内延伸至隔离结构104的最上表面上方和栅极电介质112上方。

在一些实施例中，接触蚀刻停止层(cesl)312可以沿着栅极结构110和隔离结构104的侧布置。在各个实施例中，cesl312可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。

介电结构118(例如，层间介电(ild)层)布置在衬底102上方。在一些实施例中，介电结构118可以包括硼磷硅酸盐玻璃(bpsg)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)等。导电接触件120穿过介电结构118垂直延伸至栅极结构110。导电接触件120可以包括钨、铜、铝铜或一些其它导电材料。在一些实施例中，导电接触件120接触第一栅电极区域114。在这种实施例中，导电接触件120具有从第二栅电极区域116横向偏移非零距离的最外侧壁。

图3c示出了沿着截面线b-b′的图3a的集成芯片的截面图314。

如截面图314所示，源极区域124和漏极区域126布置在栅极结构110的相对侧上的阱区域310内。在一些实施例中，源极和漏极延伸区域316可以从源极区域124和漏极区域126向外突出至侧壁间隔件302和/或栅极结构110之下。在这种实施例中，沟道区域125在源极和漏极延伸区域316之间延伸。在一些实施例中，硅化物层318可以布置在源极区域124和漏极区域126上。在一些实施例中，例如，硅化物层318可以包括硅化镍。

图4a至图4b示出了示出具有晶体管器件的集成芯片的一些可选实施例，该晶体管器件包括被配置为改进器件性能的栅极结构。

参照图4a的顶视图400，在一些实施例中，集成芯片包括限定开口106的隔离结构104，开口106暴露衬底102。源极区域124和漏极区域126布置在开口106内并且沿着第一方向128彼此分隔开。栅极结构110在第二方向130上在开口106上方并且在源极区域124和漏极区域126之间延伸。栅极结构110包括第一栅电极区域114和第二栅电极区域116。在一些实施例中，第二栅电极区域116可以包括沿着栅极结构110的靠近漏极区域126的第一侧110a布置的第一段以及沿着栅极结构110的靠近源极区域124的相对的第二侧110b布置的第二段。在一些这种实施例中，第二栅电极区域116在栅极结构110a的第一侧110a和栅极结构110的第二侧110b之间不连续，使得第二栅电极区域116的段通过第一栅电极区域114沿着第一方向128分隔开。在一些实施例中，第二栅电极区域116关于沿着第一方向128的平分栅极结构110的第一线和沿着第二方向130的平分栅极结构110的第二线对称。

参照图4b的顶视图402，在一些实施例中，集成芯片包括栅极结构110，栅极结构110在第二方向130上在开口106上方并且在源极区域124和漏极区域126之间延伸。栅极结构110包括第一栅电极区域114和第二栅电极区域116。第二栅电极区域116布置在隔离结构104中的一个或多个凹陷108上方并且沿着栅极结构110的第一侧110a设置，并且与栅极结构110的相对的第二侧110b分隔开。

应该理解，由于额外的蚀刻工艺可能增加隔离结构内的凹陷的尺寸和/或额外的热工艺可能增加掺杂剂扩散，因此在集成芯片的不同区域内形成不同的栅极介电层可能会加剧晶体管器件内的扭结效应。例如，在用于形成多个栅极介电层的一些工艺中，可以在衬底上(但不在周围的隔离结构上)热生长栅极氧化物。随后可以从使用不同栅极介电层的一些器件区域中的衬底去除栅极氧化物。栅极氧化物的去除通过也作用于隔离结构的蚀刻来完成。由于过蚀刻，栅极氧化物的去除可能增加隔离结构内的凹陷的尺寸。

图5a至图5b示出了在不同区域内具有不同栅极介电层的集成芯片的一些实施例。

集成芯片包括第一逻辑区域502、嵌入式存储区域512和第二逻辑区域522。隔离结构104布置在第一逻辑区域502、嵌入式存储区域512和第二逻辑区域522内的衬底102内。第一逻辑区域502包括高电压晶体管器件，高电压晶体管器件被配置为提供比布置在第二逻辑区域522内的双栅极晶体管器件更高的击穿电压。

如图5a的截面图500所示，第一逻辑区域502内的隔离结构104具有限定开口106的侧壁，开口106暴露衬底102的第一上表面。高电压栅电极508布置在开口106上方并且通过高电压栅极介电层504以及具有第一栅极介电层506a和第二栅极介电层506b的双栅极介电层506与衬底102垂直分隔开。在一些实施例中，高电压栅电极508与设置在衬底102内的高电压阱510垂直分隔开。

高电压栅电极508包括具有第一功函数的第一栅电极区域114和具有大于第一功函数的第二功函数的第二栅电极区域116。第二栅电极区域116布置在隔离结构104中的凹陷上方并且接触第一栅电极区域114的侧壁。如图5b的顶视图530所示，第二栅电极区域116布置在隔离结构104内的一个或多个凹陷108正上方，并且第一栅电极区域114连续地围绕第二栅电极区域116。

如图5a的截面图500所示，嵌入式存储区域512内的隔离结构104具有限定开口514的侧壁，开口514暴露衬底102的第二上表面。在一些实施例中，控制栅电极518布置在开口514上方并且通过双栅极介电层506和电荷捕获介电结构516与衬底102分隔开。在一些实施例中，电荷捕获介电结构516可以包括ono结构，该ono结构具有设置在第一氧化物层和第二氧化物层之间的氮化物层。在一些实施例中，控制栅电极518与设置在衬底102内的控制阱520垂直分隔开。如图5b的顶视图530所示，嵌入式存储区域512也可以包括选择栅电极532。控制栅电极518和选择栅电极532共享共用源极/漏极区域534。虽然图5a至图5b的嵌入式存储区域512示出为包括sonos闪存器件，但是应该理解，在其它实施例中，嵌入式存储区域512可以包括不同类型的存储器件。例如，在其它实施例中，嵌入式存储区域512可以包括不同类型的闪速存储器件，诸如浮置栅极闪速存储器件、分裂栅极闪速存储器件等。

如图5a的截面图500所示，第二逻辑区域522内的隔离结构104具有限定开口524的侧壁，开口524暴露衬底102的第三上表面。逻辑栅电极526通过双栅极介电层506与衬底102内的逻辑阱区528垂直分隔开。如图5b的顶视图530所示，逻辑栅电极526在布置在第二逻辑区域522内的开口524内的源极区域536和漏极区域538之间延伸。在一些实施例中，逻辑栅电极526可以是均质的(即，在整个栅电极上具有相同的栅极材料组成)。在其它实施例中(未示出)，逻辑栅电极526可以包括具有第一功函数的第一栅电极区域和具有与第一功函数不同的第二功函数的第二栅电极区域。

图6a至图17示出了对应于形成具有晶体管器件的集成芯片的方法的一些实施例的截面图和顶视图，该晶体管器件包括被配置为改进器件性能的栅极结构。虽然图6a至图17参照方法描述，但是应该理解，图6a至图17所示的结构不限于该方法，而是可以独立于该方法。

如图6a的顶视图600和图6b的截面图602所示，在衬底102内的沟槽103内形成隔离结构104。隔离结构104限定开口106，开口106暴露衬底102的上表面102u。如图6a的顶视图600所示，开口106具有大致矩形形状。如图6b的截面图602所示，隔离结构104布置在由衬底102的内表面限定的沟槽103内。在隔离结构104的形成期间，可以在隔离结构104内形成一个或多个凹陷108，一个或多个凹陷108可以凹进至隔离结构104的顶部之下。一个或多个凹陷108可以沿着隔离结构104的靠近开口106的边缘布置。

在一些实施例中，可以通过选择性地蚀刻衬底102以形成沟槽103来形成隔离结构104。随后在沟槽103内形成一种或多种介电材料。在各个实施例中，可以通过湿蚀刻剂(例如，氢氟酸、氢氧化钾等)或干蚀刻剂(例如，具有包含氟、氯等的蚀刻化学物质)来选择性地蚀刻衬底102。在各个实施例中，衬底102可以是任何类型的半导体本体(例如，硅、sige、soi等)以及与其相关的任何其它类型的半导体、外延、电介质或金属层。在各个实施例中，一种或多种介电材料可以包括氧化物、氮化物、碳化物等。

在一些额外的实施例中，可以通过使用热工艺在衬底102上方形成垫氧化物，随后在垫氧化物上方形成氮化物膜来形成隔离结构104。随后图案化氮化物膜(例如，使用诸如光刻胶的光敏材料)，并且根据氮化物膜图案化垫氧化物和衬底102以在衬底102内形成沟槽103。然后用一种或多种介电材料填充沟槽103，以及随后的平坦化工艺(例如，化学机械平坦化工艺)以暴露氮化物膜的顶部并且蚀刻以去除氮化物膜。

如图7a的顶视图700和图7b的截面图702所示，在衬底102上方并且在开口106内形成栅极电介质112。在一些实施例中，栅极电介质112可以包括氧化物(例如，氧化硅)、氮化物(例如，氮氧化硅)等。在一些实施例中，可以通过汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)形成栅极电介质112。在其它实施例中，可以通过热生长工艺形成栅极电介质112。在一些实施例中，可以在栅极电介质112的形成之前实施注入工艺以在衬底102中形成阱区域(未示出)。在一些这种实施例中，可以在注入工艺之前，在衬底102上方形成牺牲介电层(未示出)以调节阱区域的深度。随后在栅极电介质112的形成之前，去除牺牲介电层。

在一些实施例中，可以用多个栅极介电工艺的一部分形成栅极电介质112，其中，不同的栅极介电层形成在衬底102的不同区域内。例如，在一些实施例中，多个栅极介电工艺可以在衬底102内的高电压阱上方形成高电压栅极介电层(例如，通过热工艺)。随后可以从芯片的一个或多个区域(例如，嵌入式存储区域内)去除高电压栅极介电层，并且可以在衬底102内的逻辑阱上方形成双栅极介电层(例如，通过一个或多个沉积工艺)。应该理解，多个栅极介电层的形成可以通过增加隔离结构104内的一个或多个凹陷108的尺寸(由于实施额外的蚀刻工艺以从衬底的不同区域去除栅极介电层)和/或通过增加掺杂剂从衬底102至隔离结构104的扩散(由于用于形成栅极介电层的额外的热工艺)而加剧相关的晶体管器件内的扭结效应。

如图8a的顶视图800和图8b的截面图804所示，在栅极电介质112上方和隔离结构104上方形成牺牲栅极材料802。牺牲栅极材料802可以填充隔离结构104的上表面内的一个或多个凹陷108。可以通过沉积工艺(例如，cvd、pe-cvd、pvd或ald)形成牺牲栅极材料802。在一些实施例中，牺牲栅极材料802可以包括掺杂的多晶硅。图案化栅极电介质112和牺牲栅极材料802以限定在开口106上方和隔离结构104上方延伸的牺牲栅极结构。在一些实施例中，可以根据形成在牺牲栅极材料802上方的掩模层(未示出)图案化栅极电介质112和牺牲栅极材料802。在各个实施例中，掩模层可以包括光敏材料(例如，光刻胶)或硬掩模层。

在一些实施例中，可以在牺牲栅极材料802的相对侧上形成一个或多个侧壁间隔件302。在一些实施例中，可以通过在牺牲栅极材料802的水平和垂直表面上沉积间隔件材料(例如，氮化物或氧化物)，并且随后蚀刻该间隔件材料以从水平表面去除间隔件材料以形成一个或多个侧壁间隔件302来形成一个或多个侧壁间隔件302。

如图9a的顶视图900和图9b的截面图902所示，在牺牲栅极材料802的相对侧上的衬底102内形成源极区域124和漏极区域126。源极区域124和漏极区域126包括与围绕源极区域124和漏极区域126的衬底的掺杂类型不同的掺杂类型。例如，源极区域124和漏极区域126可以包括具有第二掺杂类型(例如，p型掺杂)的衬底102或阱区域(未示出)内的第一掺杂类型(例如，n型掺杂)。

在一些实施例中，源极区域124和漏极区域126可以通过注入工艺形成。可以根据包括牺牲栅极材料802和侧壁间隔件302的掩模，通过将掺杂物质904选择性地注入至衬底102中来实施注入工艺。在各个实施例中，掺杂物质904可以包括p型掺杂剂(例如，硼、镓等)或n型掺杂剂(例如，磷、砷等)。在一些实施例中，在将掺杂物质904注入至衬底102中之后，可以实施驱动的退火以扩散衬底102内的掺杂物质904。在一些实施例中，可以实施额外的注入工艺以在衬底内形成源极和漏极延伸区域。在这种实施例中，额外的注入工艺可以包括成角度的注入工艺，使得源极和漏极延伸区域在牺牲栅极材料802之下延伸。

如图10a的顶视图1000和图10b的截面图1004所示，在衬底102上方形成第一介电层1002(例如，第一层间介电(ild)层)。第一介电层1002覆盖牺牲栅极材料802和侧壁间隔件302。在各个实施例中，第一介电层1002可以包括氧化物、psg、低k电介质或一些其它电介质，并且可以通过汽相沉积工艺(例如，cvd、pvd或ald)形成。

如图11a的顶视图1100和图11b的截面图1102所示，实施平坦化工艺以从牺牲栅极材料802和侧壁间隔件302上方去除第一介电层1002。平坦化工艺暴露牺牲栅极材料802的上表面，同时留下第一介电层的横向围绕牺牲栅极材料802和侧壁间隔件302的一部分。在一些实施例中，平坦化工艺可以包括被配置为沿着线1104形成基本平坦的表面的化学机械平坦化(cmp)工艺。

如图12a的顶视图1200和图12b的截面图1208所示，在衬底102上方形成光敏材料1204。在一些实施例中，光敏材料1204可以包括通过旋涂工艺形成在衬底102上方的正性光刻胶或负性光刻胶。根据光掩模1202，将光敏材料1204选择性地暴露于电磁辐射1210。电磁辐射1210改变光敏材料1204内的曝光区域的溶解度以限定可溶区域。随后通过去除可溶区域来显影光敏材料1204以限定光敏材料1204内的开口1206。

如图13a的顶视图1300和图13b的截面图1304所示，选择性地去除牺牲栅极材料802的位于光敏材料1204内的开口1206下面的一部分。可以通过根据光敏材料1204将牺牲栅极材料802选择性地暴露于第一蚀刻剂1306来去除牺牲栅极材料802的一部分。牺牲栅极材料802的一部分的去除产生穿过牺牲栅极材料802延伸至栅极电介质112和隔离结构104的一个或多个第一孔1302。一个或多个第一孔1302位于一个或多个凹陷108上方。在各个实施例中，第一蚀刻剂可以包括具有包含氟物质(例如，cf4、chf3、c4f8等)的蚀刻化学物质的干蚀刻剂或包含氢氟酸(hf)的湿蚀刻剂。

如图14a的顶视图1400和图14b的截面图1402所示，在一个或多个第一孔1302内形成一种或多种材料的第二组成以形成具有第二功函数的第二栅电极区域116。第二栅电极区域116横向接触牺牲栅极材料802。在一些实施例中，一种或多种材料的第二组成可以完全填充一个或多个第一孔1302。在一些实施例中，一种或多种材料的第二组成可以包括p型栅极金属，诸如铂、氮化钨、氮化钼、氮化钽、镍等。在各个实施例中，可以通过汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)形成一种或多种材料的第二组成。

如图15a的顶视图1500和图15b的截面图1504所示，去除牺牲栅极材料802的第二部分。在一些实施例中，牺牲栅极材料802的第二部分可以是牺牲栅极材料802的剩余部分。可以通过将牺牲栅极材料802暴露于第二蚀刻剂1506来去除牺牲栅极材料802的第二部分。牺牲栅极材料802的第二部分的去除产生穿过牺牲栅极材料802延伸至栅极电介质112和隔离结构104的一个或多个第二孔1502。一个或多个第二孔1502可以围绕第二栅电极区域116。在各个实施例中，第二蚀刻剂可以包括具有包含氟物质(例如，cf4、chf3、c4f8等)的蚀刻化学物质的干蚀刻剂或包含氢氟酸(hf)的湿蚀刻剂。

如图16a的顶视图1600和图16b的截面图1602所示，在一个或多个第二孔1502内形成一种或多种材料的第一组成，以形成包括第一栅电极区域114和横向接触第一栅电极区域114的第二栅电极区域116的栅极结构110。第一栅电极区域114的第一功函数与第二栅电极区域116的第二功函数不同(例如，小于第二功函数)。在一些实施例中，一种或多种材料的第一组成可以包括n型栅极金属，诸如铝、钽、钛、铪、氮化钽等。在各个实施例中，可以通过汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)形成一种或多种材料的第一组成。

如图17的截面图1700所示，在第一介电层1002和栅极结构110上方形成第二介电层1702(例如，第二ild层)。在第二介电层1702内形成导电接触件120。导电接触件120从第二介电层1702的顶面延伸至栅极结构110。在一些实施例中，可以通过选择性地蚀刻第二介电层1702以形成开口1704来形成导电接触件120。随后用导电材料填充开口1704以形成导电接触件120。可以在形成导电材料之后，实施平坦化工艺(例如，化学机械抛光工艺)以使第二介电层1702和导电接触件120的上表面共面。在各个实施例中，导电材料可以包括钨、铜、铝铜或一些其它导电材料。

图18示出了形成具有晶体管器件的集成芯片的方法1800的一些实施例的流程图，该晶体管器件包括被配置为改进器件性能的栅极结构。

虽然公开的方法(例如，方法1800和2900)在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。

在1802中，在衬底内形成隔离结构。该隔离结构具有限定暴露衬底的上表面的开口的侧壁和限定隔离结构的上表面内的一个或多个凹陷的表面。图6a至图6b示出了对应于步骤1802的一些实施例。

在1804中，形成在开口上方延伸的具有栅极电介质和牺牲栅极材料的牺牲栅极结构。图7a至图8b示出了对应于步骤1804的一些实施例。

在1806中，在牺牲栅极结构的相对侧上的开口内形成源极和漏极区域。图9a至图9b示出了对应于步骤1806的一些实施例。

在1808中，在牺牲栅极结构上方和衬底上方形成第一介电层。图10a至图11b示出了对应于步骤1808的一些实施例。

在1810中，去除一个或多个凹陷上方的牺牲栅极材料的一部分以形成穿过牺牲栅极材料延伸的一个或多个第一孔。图12a至图13b示出了对应于步骤1810的一些实施例。

在1812中，在一个或多个第一孔内形成一种或多种材料的第二组成。一种或多种材料的第二组成限定了具有第二功函数的一个或多个第二栅电极区域。图14a至图14b示出了对应于步骤1812的一些实施例。

在1814中，去除牺牲栅极材料的剩余部分以形成邻接第二栅电极区域的一个或多个第二孔。图15a至图15b示出了对应于步骤1814的一些实施例。

在1816中，在一个或多个第二孔内形成一种或多种材料的第一组成以代替牺牲栅极材料的剩余部分。一种或多种材料的第一组成限定了具有与第二功函数不同(例如，小于第二功函数)的第一功函数的一个或多个第一栅电极区域。图16a至图16b示出了对应于步骤1816的一些实施例。

在1818中，在一种或多种材料的第一和第二组成上方形成第二介电层。图17示出了对应于步骤1818的一些实施例。

在1820中，在第二介电层内形成导电接触件。图17示出了对应于步骤1820的一些实施例。

图19a至图28示出了对应于形成具有晶体管器件的集成芯片的方法的一些可选实施例的截面图和顶视图，该晶体管器件包括被配置为改进器件性能的栅极结构。虽然图19a至图28参照方法描述，但是应该理解，图19a至图28所示的结构不限于该方法，而是可以独立于该方法。

如图19a的顶视图1900和图19b的截面图1904所示，在衬底102内的沟槽103内形成隔离结构104。隔离结构104限定对应于第一晶体管类型(例如，nmos晶体管)的第一区域1902a内的第一开口106a和对应于第二晶体管类型(例如，pmos晶体管)的第二区域1902b内的第二开口106b。第一开口106a和第二开口106b暴露衬底102的上表面102u。隔离结构104布置在由衬底102的内表面限定的沟槽103内。在隔离结构104的形成期间，可以在隔离结构104内形成一个或多个凹陷108。一个或多个凹陷108凹进至隔离结构104的顶部之下。一个或多个凹陷108可以沿着隔离结构104的靠近第一开口106a和第二开口106b的边缘布置。

如图20a的顶视图2000和图20b的截面图2002所示，在衬底102上方并且在第一开口106a和第二开口106b内形成栅极电介质112。

如图21a的顶视图2100和图21b的截面图2102所示，在栅极电介质112上方并且在隔离结构104上方形成牺牲栅极材料802。图案化牺牲栅极材料802以限定牺牲栅极结构。在一些实施例中，可以沿着牺牲栅极结构的侧形成侧壁间隔件302。

在第一开口106a内的牺牲栅极材料802的相对侧上的衬底102内形成第一源极区域124a和第一漏极区域126a。在第二开口106b内的牺牲栅极材料802的相对侧上的衬底102内形成第二源极区域124b和第二漏极区域126b。在一些实施例中，第一源极区域124a和第一漏极区域126a可以通过第一注入工艺形成，而第二源极区域124b和第二漏极区域126b可以通过第二注入工艺形成。例如，可以根据覆盖第二区域1902b的第一掩模，通过将第一掺杂物质(例如，包括诸如磷、砷等的n型掺杂剂)选择性地注入至衬底102中来实施第一注入工艺。类似地，可以根据覆盖第一区域1902a的第二掩模，通过将第二掺杂物质(例如，包括诸如硼、镓等的p型掺杂剂)选择性地注入至衬底102中来实施第二注入工艺。

如图22的截面图2200所示，在衬底102上方形成第一介电层1002(例如，第一层间介电(ild)层)。第一介电层1002覆盖牺牲栅极材料802和侧壁间隔件302。实施平坦化工艺(沿着线2202)以从牺牲栅极材料802和侧壁间隔件302上方去除第一介电层1002。

如图23的截面图2300所示，去除牺牲栅极结构内的牺牲栅极材料(图22的802)。牺牲栅极材料的去除使得在侧壁间隔件302之间形成替换栅极腔2302a至2302b。在替换栅极腔2302a至2302b内形成第一栅极金属2304。在各个实施例中，第一栅极金属2304可以包括p型栅极金属，诸如镍、钴、钼、铂、铅、金、氮化钽、硅化钼、钌、铬、钨、铜等。在各个实施例中，可以通过汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)形成第一栅极金属2304。

如图24的截面图2400所示，在第一栅极金属2304上方形成牺牲介电材料2402以填充替换栅极腔2302a至2302b。在一些实施例中，牺牲介电材料2402可以包括旋涂玻璃(sog)。

如图25的截面图2500所示，在牺牲介电材料2402上方形成包括光敏材料2502的掩模层。图案化光敏材料2502以限定光敏材料2502内的开口2504。根据光敏材料2502，将第一栅极金属2304选择性地暴露于蚀刻剂，以去除第一栅极金属2304的位于光敏材料2502内的开口2504下面的一部分。牺牲介电材料2402保留在第一区域1902a内的凹陷108上方，而第二区域1902b内的凹陷108上方的牺牲介电材料2402被去除。在蚀刻第一栅极金属2304之后，去除光敏材料2502和牺牲介电材料2402的剩余部分。

如图26的截面图2600所示，在第一栅极金属2304上方的替换栅极腔2302a至2302b内形成第二栅极金属2602。第二栅极金属2602具有与第一栅极金属2304不同的功函数。第二栅极金属2602限定具有第一功函数的第一栅电极区域114和具有与第一功函数不同(例如，高于第一功函数)的第二功函数的第二栅电极区域116。在第一区域1902a中，第一栅电极区域114布置在一个或多个凹陷108上方，而在第二区域1902b中，第二栅电极区域116布置在一个或多个凹陷108上方。在一些实施例中，第二栅极金属2602可以包括n型栅极金属，诸如铝、钽、钛、铪、锆、硅化钛、氮化钽、氮化钽硅、铬、钨、铜、钛铝等。在各个实施例中，可以通过汽相沉积技术(例如，pvd、cvd、pe-cvd、ald等)形成第二栅极金属2602。

如图27的截面图2700所示，对第二栅极金属2602实施平坦化工艺(沿着线2702)以从第一介电层1002上方去除过量的第二栅极金属2602。

如图28的截面图2800所示，在第一介电层1002和栅极结构110上方形成第二介电层1702(例如，第二ild层)。在第二介电层1702内形成导电接触件120。

图29示出了形成具有晶体管器件的集成芯片的方法2900的一些可选实施例的流程图，该晶体管器件包括被配置为改进器件性能的栅极结构。

在2902中，在衬底内形成隔离结构。该隔离结构包括限定暴露衬底的上表面的开口的侧壁和限定隔离结构的上表面内的一个或多个凹陷的表面。图19a至图19b示出了对应于步骤2902的一些实施例。

在2904中，在开口上方形成具有牺牲栅极材料的牺牲栅极结构。图20a至图21b示出了对应于步骤2904的一些实施例。

在2906中，在牺牲栅极结构的相对侧上的开口内形成源极和漏极区域。图21a至图21b示出了对应于步骤2906的一些实施例。

在2908中，在衬底上方并且在牺牲栅极结构周围形成第一介电层。图22示出了对应于步骤2908的一些实施例。

在2910中，从牺牲栅极结构内去除牺牲栅极材料以形成替换栅极腔。图23示出了对应于步骤2910的一些实施例。

在2912中，在替换栅极腔内形成第一栅极金属。图23示出了对应于步骤2912的一些实施例。

在2914中，在第一栅极金属上方的替换栅极腔内形成牺牲介电材料。图24示出了对应于步骤2914的一些实施例。

在2916中，根据掩模层图案化牺牲介电材料和第一栅极金属。图25示出了对应于步骤2916的一些实施例。

在2918中，从替换栅极腔内去除牺牲介电材料。图26示出了对应于步骤2918的一些实施例。

在2920中，在第一栅极金属上方的替换栅极腔内形成第二栅极金属。图26示出了对应于步骤2920的一些实施例。

在2922中，实施平坦化工艺以从第一介电层上方去除第二栅极金属。图27示出了对应于步骤2922的一些实施例。

在2924中，在第一介电层上方的第二介电层内形成导电接触件。图28示出了对应于步骤2924的一些实施例。

因此，在一些实施例中，本发明涉及一种具有栅极结构的晶体管器件和相关的形成方法，该栅极结构包括被配置为减小晶体管器件对扭结效应的敏感度的具有不同功函数的多个栅电极区域。

在一些实施例中，本发明涉及集成芯片。该集成芯片包括隔离结构，该隔离结构布置在衬底内并且具有限定一个或多个凹陷的内表面和限定暴露衬底的开口的侧壁，该一个或多个凹陷凹进至隔离结构的最上表面之下；设置在开口内的源极区域；设置在开口内并且沿着第一方向通过沟道区域与源极区域分隔开的漏极区域；以及在沟道区域上方延伸的栅极结构，该栅极结构包括具有一种或多种材料的第一组成的第一栅电极区域和设置在一个或多个凹陷上方并且具有与一种或多种材料的第一组成不同的一种或多种材料的第二组成的第二栅电极区域。在一些实施例中，一种或多种材料的第一组成包括n型栅极金属，并且一种或多种材料的第二组成包括p型栅极金属。在一些实施例中，一种或多种材料的第一组成具有第一功函数，并且一种或多种材料的第二组成具有大于第一功函数的第二功函数。在一些实施例中，第一栅电极区域连续地围绕第二栅电极区域。在一些实施例中，第一栅电极区域沿着第一方向并且沿着垂直于第一方向的第二方向横向邻接第二栅电极区域。在一些实施例中，第二栅电极区域在垂直于第一方向的第二方向上延伸超过沟道区域。在一些实施例中，沟道区域在第一方向上延伸超过第二栅电极区域的相对侧。在一些实施例中，栅极结构被配置为使沟道区域沿着沟道区域的边缘比在沟道区域的中心处形成更低的阈值电压；沟道区域的中心沿着垂直于第一方向的第二方向位于沟道区域的边缘之间。在一些实施例中，一种或多种材料的第二组成垂直延伸至一种或多种材料的第一组成的最底表面之下。在一些实施例中，一种或多种材料的第二组成直接接触限定一个或多个凹陷的内表面。在一些实施例中，栅极结构还包括将一种或多种材料的第一组成与衬底分隔开的栅极电介质，一种或多种材料的第二组成从一个或多个凹陷内延伸至隔离结构的最上表面上方以及栅极电介质上方。

在其它实施例中，本发明涉及集成芯片。集成芯片包括位于衬底的沟槽内的隔离结构，隔离结构具有一种或多种介电材料，隔离结构的内表面限定凹进至隔离结构的最上表面之下的一个或多个凹陷；设置在衬底内的源极区域；设置在衬底内并且沿着第一方向与源极区域分隔开的漏极区域；以及设置在衬底上方并且位于源极区域和漏极区域之间的栅极结构，该栅极结构包括通过栅极电介质与衬底分隔开并且具有第一功函数的第一栅电极区域；从一个或多个凹陷内延伸至隔离结构的最上表面上方以及栅极电介质上方的第二栅电极区域，第二栅电极区域具有与第一功函数不同的第二功函数。在一些实施例中，第一栅电极区域包括n型栅极金属，并且第二栅电极区域包括p型栅极金属。在一些实施例中，第一栅电极区域沿着第一方向并且沿着垂直于第一方向的第二方向横向接触第二栅电极区域。在一些实施例中，源极区域通过沟道区域与漏极区域分隔开；并且第二栅电极区域具有位于沟道区域的第一边缘上方的第一段和位于沟道区域的相对的第二边缘上方的独立的第二段。在一些实施例中，沟道区域在第一方向上延伸超过第一段和第二段的相对侧。

在又其它实施例中，本发明涉及形成集成芯片的方法。该方法包括在衬底内的隔离结构上方沉积牺牲栅极材料，其中，隔离结构具有限定凹进至隔离结构的最上表面之下的一个或多个凹陷的内表面；从一个或多个凹陷正上方去除牺牲栅极材料的第一部分以形成穿过牺牲栅极材料延伸的第一孔；在第一孔内沉积具有第一功函数的一种或多种材料的第一组成；去除一种或多种材料的第一组成的侧壁之间的牺牲栅极材料的第二部分；以及在一种或多种材料的第一组成的侧壁之间沉积一种或多种材料的第二组成，一种或多种材料的第二组成具有与第一功函数不同的第二功函数。在一些实施例中，一种或多种材料的第一组成由p型栅极金属组成，并且一种或多种材料的第二组成由n型栅极金属组成。在一些实施例中，一种或多种材料的第一组成和一种或多种材料的第二组成共同形成栅极结构。在一些实施例中，沿着栅极结构的第一侧形成源极区域，并且沿着栅极结构的第二侧形成漏极区域。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。