专利名称：临界电压及沟道长度调节补偿的固定电流源的制作方法
技术领域：
本发明关于一种临界电压及沟道长度调节补偿的固定电流源，特别是关于一种可应用于数字模拟转换器(DAC)的电流源。
背景技术：
数字模拟转换器是集成电路中经常使用的一种电路，通常可分为有源元件式(active component)及无源元件式(passive component)。无源元件式的数字模拟转换器是应用电阻或电容来完成电路设计，由于其占据较大的芯片面积，得考虑无源元件之间的匹配，以及需要搭配高效能的运算放大器(operational amplifier)，所以现在的电路设计大多不采用无源元件式，而是趋向有源元件式的方向设计。
有源元件式又可大致分为加权电流源(weighted current source)、矩阵电流源(current cell matrix)及开关电流源(switched-current)等方式来设计数字模拟的转换电路。上述三种有源元件式电路皆以单位(cell)电流源构成电流源，并利用一些开关元件来切换电流源以达到信号转换的目的。
图1是一现有的十位数字模拟转换器的电路，该电路是采用二进制加权电流源的方式设计。该数字模拟转换器包含1,023个单位电流源11，及由单位电流源11所构成的十个加权电流源I0、2I0、4I0、…及512I0，通过控制十个开关12的切换就可达到输出分辨率为十位的要求。
然而由于上述方式使用的单位电流源11的数目多达一千多个，因此单位电流源11的输出电流的均一性相当重要，否则将无法得到高分辨率或是高良率的数字模拟转换器。
图2是现有的单位电流源的电路图，该单位电流源20的输出电流I1可表示为以下的公式I1=K1W1L1(Va-Vth)2······]]>(公式一)
其中K1＝μnCox/2，μn是电子移动率(electron mobility)，Cox是单位面积电容值；W1是金属氧化物半导体(MOS)晶体管M1的沟道宽度；L1是MOS晶体管M1的沟道长度；Va是栅极的偏压；Vth是临界电压(threshold voltage)。
由公式一可知，电流I1会随着MOS晶体管M1的临界电压Vth而变化，故对于高分辨率的数字模拟转换器而言相当不利。此外不仅临界电压Vth随着制程条件而漂移，在单位电流源数量多的电路中也会产生较差的电源抑制比(PowerSupply Rejection Ratio；PSRR)，从而使转换的结果产生失真。
为能得到较佳的电源抑制比，在台湾专利第230,284号中提出另一单位电流源30的电路，如图3所示。该单位电流源30的输出电流I2可简化为以下公式I2=K2W2L2(VR1)2(1+λVDS2)······]]>(公式二)其中K2与公式一的K1是相同物理意义的常数；W2是MOS晶体管M2的沟道宽度；L2是MOS晶体管M2的沟道长度；VR1是第一参考电压；VDS2是MOS晶体管M2的漏极与源极间的相对电压；λ是一系数。(1+λVDS2)整项即代表沟道长度调节(channel-length modulation)效应。
由公式二可知，因VR1是一固定值，所以输出电流I2与VDS2成一比例关系，但VDS2同样会因MOS晶体管M1的临界电压Vth不一致而产生变化。但相对于图2的单位电流源20，因输出电流I2与Vth的关系由2次方比例关系变为1次方的比例关系，所以单位电流源30的电源抑制比可能会略为改善。
然而图3的单位电流源30对于高精密的数字模拟转换器而言，仍不能满足要求。因此，市场上迫切需要一种电源抑制比更低的电流源，以解决数字模拟转换器所遇到的上述各种问题。
发明内容
本发明的主要目的是提供一种临界电压及沟道长度调节补偿的固定电流源，在单位电流源的电路加入一补偿电路，使得电流源形成一强健(robustness)电路，可拥有较佳的电源抑制比。
本发明的第二目的是提供一种最优化设计的电流源，通过相关参数的调整得到变化最小的输出电流，可广泛应用于数字模拟转换器的电路设计中。
为达到上述目的，本发明揭示一种临界电压及沟道长度调节补偿的固定电流源，其包含第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管及第五MOS晶体管，其分别具有栅极端、第一端以及第二端。该第二MOS晶体管的第一端耦合至负载阻抗，其第二端耦合至该第一MOS晶体管的第一端。该第三MOS晶体管的栅极端及第一端共耦合至该第二MOS晶体管的栅极端，其第二端耦合至该第四MOS晶体管的第一端。又该第四MOS晶体管的栅极端及第一端共耦合至该第一MOS晶体管的栅极端，其第二端耦合至第一参考电压。该第五MOS晶体管的栅极端及第二端分别耦合至第二参考电压及第三参考电压，其第一端耦合至该第三MOS晶体管的栅极端及第一端。
上述的固定电流源是利用三个参考电压进行电流的补偿，属于电压模式(voltage mode)的控制方式。此外，本发明还揭示一利用电流模式(current mode)的固定电压源，以符合特定应用的需要。
本发明采用电流模式的临界电压及信道长度调变补偿的固定电流源包含第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第六MOS晶体管及第七MOS晶体管。该第一、第二及第三MOS晶体管的电路与上述电压模式的设计相同，即两者的第一、第二及第三MOS晶体管的电路相同。该第四MOS晶体管具有一栅极、第一端和第二端，其栅极和第一端电连接至该第一MOS晶体管的栅极和该第三MOS晶体管的第二端，而其第二端电连接至一电流供应电路。该第六MOS晶体管具有一栅极、第一端和第二端，其栅极电连接至该电流供应电路，其第二端电连接至该第三MOS晶体管的第一端和第二MOS晶体管的栅极。该第七MOS晶体管具有一栅极、第一端和第二端，其栅极及第一端连接至该电流供应电路，其第二端连接至该第六MOS晶体管的第一端。上述的第三及第六MOS晶体管间是利用该电流供应电路产生一电流，并具有自动补偿的功能以维持电流固定。
藉由电流模式的设计，可将若干个临界电压及信道长度调变补偿的固定电流源应用于特定需求，例如应用于一二进制加权(binary weighted)电流源或数字模拟转换器(DAC)，藉以克服驱动能力不足的问题，且其电流对温度的变化非常小，可降低制程或功率变动的影响。
本发明将依照附图来说明，其中图1是一现有的十位数字模拟转换器的电路；图2是现有的单位电流源的电路图；图3是另一现有的单位电流源的电路图；图4是本发明的单位电流源的电路图；图5是本发明的VDS1相对于Vth2的变化曲线图。
图6是本发明的第二实施例的单位电流源的电路图；图7是本发明的第二实施例的单位电流源的电流与温度的关系图；图8是本发明的第二实施例的单位电流源在二进制加权电流源中的应用示意图；图9是本发明的第二实施例的单位电流源在数字模拟转换器中的应用示意图。
图中元件符号说明M1 第一MOS晶体管M2 第二MOS晶体管Mb 第三MOS晶体管Mc 第四MOS晶体管Mp 第五MOS晶体管Vr1第一参考电压Vr2 第二参考电压Vr3 第三参考电压VDD 电源电压M3 开关电路的第一MOS晶体管M4 开关电路的第二MOS晶体管
I1、Ib 电流40 单位电流源41 开关电路42 级联晶体管43 补偿电路60 单位电流源61 开关电路62 级联晶体管63 补偿电路64 电流供应电路80 二进制加权电流源81 第一电流供应电路82 第一单位电流源83 第二电流供应电路84 第二单位电流源90 数字模拟转换器91 电流供应电路93 电阻串94 限变电路M6 第六MOS晶体管M7 第七MOS晶体管Id 电流具体实施方式
图4是本发明的单位电流源的电路图。本发明的单位电流源40包含第一MOS晶体管M1、第二MOS晶体管M2、第三晶体管Mb、第四MOS晶体管Mc及第五MOS晶体管Mp。此外，可加入MOS晶体管M3及MOS晶体管M4以构成一可控制电流方向的开关电路41，并将电源供应的第一电源电压VDD耦合至P型MOS晶体管M3及MOS晶体管M4的源极。第一MOS晶体管M1及第二MOS晶体管M2组成一级联晶体管(cascade transistor)42。第三MOS晶体管Mb、第四MOS晶体管Mc及第五MOS晶体管Mp构成一补偿电路43，其能降低级联晶体管42的临界电压对输出电流I1的影响。
第二MOS晶体管M2的漏极端耦合至该P型开关电路41的漏极端。第三晶体管Mb的栅极端耦合漏极端，以形成一二极管的型式，再耦合至第二MOS晶体管M2的栅极端。第四MOS晶体管Mc的栅极端耦合至其漏极端，以形成一二极管的型式，且再耦合至第四MOS晶体管M1的栅极端。该补偿电路43的第四MOS晶体管Mc、第三MOS晶体管Mb和第五MOS晶体管Mp是彼此级联，以形成一参考电流Ib。该第四MOS晶体管Mc的源极耦合至第一参考电压Vr1，而第五晶体管Mp的栅极端及源极端分别耦合至第二参考电压Vr2及第三参考电压Vr3。
该第一MOS晶体管M1、第二MOS晶体管M2、第三晶体管Mb、第四MOS晶体管Mc及第五MOS晶体管Mp可以是NMOS晶体管(N沟道)或PMOS晶体管(P沟道)。然而如果改变图4的各MOS晶体管的极性，则其源极和漏极的连接方式将互换，且栅极电压的极性也有变化。为叙述方便起见，上述各MOS晶体管的漏极定义为第一端，源极定义为第二端，但在MOS晶体管采用不同的极性，那么该第一端和第二端的定义也产生相对应的改变。
为使单位电流源40的临界电压及沟道长度调节补偿得到最佳的效果，可在半导体制程中控制制程参数以达到想要的物理特性。首先要使第二MOS晶体管M2的临界电压Vth2尽量降低，并使第二MOS晶体管M2和第三晶体管Mb的临界电压保持一致(Vthb＝Vth2)。若临界电压Vth2与Vthb降低，则导致经过第三晶体管Mb沟道的电流Ib会变大。该第五晶体管Mp可视为一固定阻值的电阻，而电流Ib变大的同时会使第三晶体管Mb的栅极偏压Vb降低。最终，因偏压Vb降低而造成第二MOS晶体管M2的栅极与第二端间的偏压VGS2变小，如此就可达到补偿的效果。
换言之，本发明可藉由该补偿电路43的第三MOS晶体管Mb和第四MOS晶体管Mc与该组级联晶体管42的第一MOS晶体管M1和第二MOS晶体管M2组成一反馈电路以达到低电源抑制比的功能。
输出电流I1可由下列的式子表示I1=K1W1L1(Vr1)2(1+λVDS1)······]]>(公式三)其中K1与公式一的K1是相同物理意义的常数；W1是第一MOS晶体管M1的沟道宽度；L1是第一MOS晶体管M1的沟道长度；Vr1是第一参考电压；VDS1是第一MOS晶体管M1的漏极与源极间的相对电压；λ是一系数；(1+λVDS1)整项即代表沟道长度调节效应。
其中VDS1可表示为下列式子VDS1=Vb-Vth2-VOD2]]>=Vr3-kb(VGSb-Vthb)2×Ron-Vth2-VOD2]]>=-kbRonVth22+(2×kbVGSbRon-1)×Vth2+VR3-kbRonVGSb2-VOD2······]]>(公式四)=Vth22-(2VGSb-1kbRon)Vth2+VGSb2-VOD2]]>其中Vth2是第二MOS晶体管M2的临界电压；VOD2是第二MOS晶体管M2的过驱动(over-driving)电压，且VOD2＝VGS2-Vth2；Kb是第三MOS晶体管Mb的参数；VGSb是第三MOS晶体管Mb的栅极与第二端间的偏压；Ron是第五MOS晶体管Mp的等效电阻。
公式四最后推导为Vth2和VDS1的二次抛物曲线，且由该二次抛物曲线可得到VDS1对Vth2的最不敏感的设计区间。亦即使∂VDS1∂Vth2=0⇒Vth2(VDS1,min)=VGSb-12kbRon]]>其中Vth2(VDS1，min)是当VDS1为最小值时对应的数值。
图5是公式四的二次曲线表示图。曲线一是当参数Kb×Ron趋于无穷大时，VDS1相对于Vth2的变化；而曲线二是Kb×Ron＝VGSb/2时，VDS1相对于Vth2的变化。该曲线一及曲线二是两种极端的情况，一般实际的情形如曲线三所示。最佳化的设计考虑是选择曲线三的中央对称点所对应Kb×Ron的数值，因为既使考虑以中央对称点的Vth2±10％仍能得到最小VDS1的变化量，即MINΔVDS1。
藉由上述最优化设计的考虑可得到最强健的单位电流源，再利用计算机以蒙地卡罗(Monte-Carlo)法进一步分析仿真该最优化的单位电流源的性能。仿真条件可假设为一高斯分布(Gaussian distribution)及±10％(＝3σ)的变化的Vth1、Vth2、Vthb、Vthc及Vthp，并使电源电压VDD的变化范围为2.7V～3.9V，可得到电源抑制比等于0.15％的良好的性能。相对于现有技术，本发明确可得到较好的电源抑制比。
上述的单位电流源40是利用三个参考电压进行电流的补偿，其属于电压模式的控制方式。然而，当要同时使用多个单位电流源40时，则所需总电流较大。例如，若一个单位电流源40需5微安(μA)的电流，当其应用于10位(bit)的电路时，总共需要5×210＝5120微安的电流，即约5毫安(mA)。
图6显示本发明的另一实施例，其为利用电流模式(current mode)进行补偿的单位电流源60的电路结构。该结构类似图4的电路，但上下和部分晶体管极性相反，且图6中将图4中的第五MOS晶体管Mp由第六MOS晶体管M6及第七MOS晶体管M7代替。该MOS晶体管M3及M4构成一可控制电流方向的开关电路61，并将一电源电压VDD耦合至MOS晶体管M3及MOS晶体管M4的源极。第一MOS晶体管M1及第二MOS晶体管M2组成一级联晶体管62，而第三MOS晶体管Mb、第四MOS晶体管Mc、第六MOS晶体管M6及第七MOS晶体管M7构成一补偿电路63。第三晶体管Mb的栅极端耦合其漏极端，以形成一二极管的型式，且再耦合至第二MOS晶体管M2的栅极端。该第二MOS晶体管M2的漏极端耦合至该开关电路61。第四MOS晶体管Mc的栅极端耦合至其漏极端，以形成一二极管的型式，且再耦合至第四MOS晶体管M1的栅极端。该补偿电路63的第四MOS晶体管Mc、第三MOS晶体管Mb、第六MOS晶体管M6及第七MOS晶体管M7是彼此连接，且该第四MOS晶体管Mc的源极、第六MOS晶体管M6的栅极及第七MOS晶体管M7的栅极和源极均耦合至一电流供应电路64。图6的电流供应电路64所示的电路仅为一实施例，在实际应用时，其它各种等效电路也可采用。
该电流供应电路64藉由映射(mapping)作用使得该单位电流源60的第三MOS晶体管Mb及第六MOS晶体管M6间产生一电流Id，进而产生偏压，其效果相当于电压模式下的三个参考电压。
该单位电流源60中的第四MOS晶体管Mc与第一MOS晶体管M1在电路布局(layout)上属同样位置，故两者的临界电压Vth几乎相同。因此，当第一MOS晶体管M1的临界电压Vth降低时，该第四MOS晶体管Mc的临界电压Vth也将随之降低。如此一来，将使得流经第三MOS晶体管Mb及第六MOS晶体管M6间的电流Id增加。然而因该第六及第七MOS晶体管M6、M7的栅极及源极间的电压并未改变，故此时第六及第七MOS晶体管M6、M7在漏极的电压将相对提高，造成第三及第四MOS晶体管Mb、Mc在栅极及源极间的跨压减小，而降低Id的电流值。换言之，该单位电流源60本身即具有稳定电流的功能，而可自动进行补偿调节。
与电压模式的设计相比较，因电流模式其本身具有自动调整电流的特性，故当应用若干个单位电流源的情况时，使用电流模式的该单位电流源60可克服于电压模式下可能产生电流耗损的问题，故不需要于电路中加设放大器以提供较大的驱动能力。
此外，因该单位电流源60的电流Id具有补偿功能，可维持电流固定。故相对于电压模式，该单位电流源60对温度的反应较不敏感，即具有较低的温度系数(Temperature Coefficient，TC)值。该单位电流源60关于温度系数的测试结果如图7所示。图7中的曲线分为三群组，由上而下分别代表电压VDD为3.6V、3.3V及3V的测试结果，而各群组的电流在100℃中的变化即为温度系数(TC)值。由图7可见，各群组中的电流在温度由0℃至100℃中仅变化约0.0024mA，即TC＝0.0024mA/100℃，显示本发明的单位电流源60对于温度变化具有绝佳的稳定性。此外，测试结果显示，即便再加上电源抑制比及电流相对于临界电压的变化，也可将整体的电流变化控制在0.65％左右，显示其可有效排除制程或功率变动的干扰。
图8显示利用电流模式的单位电流源在二进制加权电流源80的应用。该二进制加权电流源80包含一第一电流供应电路81、一第一单位电流源82、一第二电流供应电路83及一第二单位电流源84，其依序连接，且该第一及第二单位电流源82、84的电路结构与图6的单位电流源60相同或相似。该第一电流供应电路81提供第一单位电流源82的所需电流。该第一单位电流源82的输出电流经由该第二电流供应电路83传输至第二单位电流源84，以提供该第二单位电流源84的所需电流。本发明可藉由该单位电流源82、84本身可进行电流补偿的特性，维持固定的电流输出，而不致有驱动能力不足的问题发生。图8所示的二进制加权电流源80可依输出位置的不同而产生一至三倍的电流，例如以该第一单位电流源82为一倍权值，以该第二单位电流源84为二倍权值。本发明并不需要制作相当于三倍面积的电路，因而可有效降低成本。
图9显示本发明的固定电流源60在数字模拟转换器的应用。一数字模拟转换器90包含一电流供应电路91、若干个如图6的单位电流源60、一电阻串93及一限变(de-glitch)电路94。各单位电流源60的开关电路61是连接在该电阻串93，而该电阻串93的另一端则连接该限变电路94。若应用于12位的电路，该单位电流源60总共需连接212＝4096个，从而可达到高速的转换效率。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请保护范围所涵盖。
权利要求
1.一种临界电压及沟道长度调节补偿的固定电流源，包含一第一金属氧化物半导体晶体管，具有一栅极、第一端和第二端；一第二金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其第二端电连接至所述第一金属氧化物半导体晶体管的第一端；一第三金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极及第一端电连接至所述第二金属氧化物半导体晶体管的栅极；一第四金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极和第一端电连接至该第一金属氧化物半导体晶体管的栅极和该第三金属氧化物半导体晶体管的第二端，而其第二端电连接至第一参考电压；一第五金属氧化物半导体晶体管，电连接至所述第三金属氧化物半导体晶体管的栅极和第一端，该第五金属氧化物半导体晶体管是充当一电阻的功能。
2.如权利要求1所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述第一金属氧化物半导体晶体管的第二端用于输出该固定电流源的电流。
3.如权利要求1所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述第五金属氧化物半导体晶体管具有一栅极、第一端和第二端，该栅极及第二端分别电连接至第二参考电压及第三参考电压。
4.如权利要求1所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述第二金属氧化物半导体晶体管是通过一开关电路而电连接至一电源电压。
5.如权利要求4所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述开关电路包含两个金属氧化物半导体晶体管，该两个金属氧化物半导体晶体管的第二端共同电连接至该第二金属氧化物半导体晶体管的第一端，且该两个金属氧化物半导体晶体管的第一端共同电连接至该电源电压。
6.如权利要求1所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述第一、第二、第三及第四金属氧化物半导体晶体管是N型金属氧化物半导体晶体管，所述第五金属氧化物半导体晶体管是P型金属氧化物半导体晶体管，且该第一端及第二端分别为漏极与源极。
7.如权利要求1所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于其输出电流满足下列公式I1=K1W1L1(Vr1)2(1+λVDS1)]]>其中K1是第一金属氧化物半导体晶体管的参数；W1是第一金属氧化物半导体晶体管的沟道宽度；L1是第一金属氧化物半导体晶体管的沟道长度；Vr1是所述第一参考电压；VDS1是该第一金属氧化物半导体晶体管的第一端与第二端间的相对电压；λ是一系数。
8.如权利要求7所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述VDS1满足下列公式VDS1=Vth22-(2VGSb-1kbRon)Vth2+VGSb2-VOD2]]>其中Vth2是所述第二金属氧化物半导体晶体管的临界电压；VOD2是该第二金属氧化物半导体晶体管的过驱动电压；Kb是该第三金属氧化物半导体晶体管的参数；VGSb是该第三金属氧化物半导体晶体管的栅极与第二端间的偏压；Ron是该第五金属氧化物半导体晶体管的等效电阻。
9.如权利要求8所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述Vth2大约等于VGSb-12kbRon.]]>
10.一种临界电压及沟道长度调节补偿的固定电流源，包含一组级联晶体管，包含一第一金属氧化物半导体晶体管和一第二金属氧化物半导体晶体管；以及一补偿电路，用于和所述第一与第二金属氧化物半导体晶体管形成一反馈电路。
11.如权利要求10所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述补偿电路包含一第三金属氧化物半导体晶体管，其栅极连接至所述第二金属氧化物半导体晶体管的栅极；一第四金属氧化物半导体晶体管，具有一栅极、第一端和第二端，所述第四金属氧化物半导体晶体管级联于该第三金属氧化物半导体晶体管，其栅极连接至该第一金属氧化物半导体晶体管的栅极，且其第二端连接至第一参考电压；一固定阻值电阻，电连接至所述第三金属氧化物半导体晶体管。
12.如权利要求11所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述第三和第四金属氧化物半导体晶体管是作为一二极管。
13.如权利要求11所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述固定阻值电阻为一第五金属氧化物半导体晶体管，其具有一栅极、第一端和第二端，该栅极及第二端分别电连接至第二参考电压及第三参考电压。
14.如权利要求10所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述级联晶体管另连接至一开关电路。
15.如权利要求11所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于其输出电流满足下列公式I1=K1W1L1(Vr1)2(1+λVDS1)]]>其中K1是第一金属氧化物半导体晶体管的参数；W1是第一金属氧化物半导体晶体管的沟道宽度；L1是第一金属氧化物半导体晶体管的沟道长度；Vr1是所述第一参考电压；VDS1是所述第一金属氧化物半导体晶体管的第一端与第二端间的相对电压；λ是一系数。
16.如权利要求15所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述VDS1满足下列公式VDS1=Vth22-(2VGSb-1kbRon)Vth2+VGSb2-VOD2]]>其中Vth2是所述第二金属氧化物半导体晶体管的临界电压；VOD2是所述第二金属氧化物半导体晶体管的过驱动电压；Kh是所述第三金属氧化物半导体晶体管的参数；VGSb是所述第三金属氧化物半导体晶体管的栅极与第二端间的偏压；Ron是所述第五金属氧化物半导体晶体管的等效电阻。
17.如权利要求16所述的临界电压及沟道长度调节补偿的固定电流源，其特征在于所述Vth2大约等于VGSb-12kbRon.]]>
18.如权利要求10所述的临界电压及信道长度调变补偿的固定电流源，其特征在于所述补偿电路包含一第三金属氧化物半导体晶体管，其栅极连接至该第二金属氧化物半导体晶体管之栅极；一第四金属氧化物半导体晶体管，具有一栅极、第一端和第二端，该第四金属氧化物半导体晶体管串接于该第三金属氧化物半导体晶体管，其栅极连接至该第一金属氧化物半导体晶体管的栅极，且其第二端连接至一电流供应电路；一第六和第七金属氧化物半导体晶体管，其栅极电连接至该电流供应电路，通过利用映射作用而产生电流，并流经该第三金属氧化物半导体晶体管。
19.如权利要求18所述的临界电压及信道长度调变补偿的固定电流源，其特征在于所述第三和第四金属氧化物半导体晶体管是作为一二极管。
20.一种临界电压及信道长度调变补偿的固定电流源，包含一第一金属氧化物半导体晶体管，具有一栅极、第一端和第二端；一第二金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其第二端电连接至该第一金属氧化物半导体晶体管的第一端；一第三金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极及第一端电连接至该第二金属氧化物半导体晶体管的栅极；一第四金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极和第一端电连接至该第一金属氧化物半导体晶体管的栅极和该第三金属氧化物半导体晶体管的第二端，而其第二端电连接至一电流供应电路；一第六金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极电连接至该电流供应电路，其第二端电连接至该第三金属氧化物半导体晶体管的第一端；一第七金属氧化物半导体晶体管，具有一栅极、第一端和第二端，其栅极及第一端连接至该电流供应电路，其第二端连接至该第六金属氧化物半导体晶体管的第一端。
21.如权利要求20所述的临界电压及信道长度调变补偿的固定电流源，其特征在于所述第一金属氧化物半导体晶体管的第二端用于输出该固定电流源的电流。
22.如权利要求20所述的临界电压及信道长度调变补偿的固定电流源，其特征在于所述第二金属氧化物半导体晶体管是藉由一开关电路而电连接至一电源电压。
23.如权利要求22所述的临界电压及信道长度调变补偿的固定电流源，其特征在于所述开关电路包含两个金属氧化物半导体晶体管，该两个金属氧化物半导体晶体管的第二端共同电连接至该第二金属氧化物半导体晶体管的第一端，且该两个金属氧化物半导体晶体管的第一端共同电连接至该电源电压。
24.如权利要求20所述的临界电压及信道长度调变补偿的固定电流源，其特征在于其是应用于一二进制加权电流源。
25.如权利要求20所述的临界电压及信道长度调变补偿的固定电流源，其特征在于其是应用于一数字模拟转换器。
全文摘要
本发明涉及一种临界电压及沟道长度调节补偿的固定电流源，其包含第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管及第五MOS晶体管，各晶体管分别具有栅极、第一端以及第二端。该第二MOS晶体管的第一端耦合至负载阻抗，其第二端耦合至该第一MOS晶体管的第一端。该第三晶体管的栅极及第一端共耦合至该第二MOS晶体管的栅极，其第二端耦合至该第四MOS晶体管的第一端。又该第四MOS晶体管的栅极及第一端共耦合至该第一MOS晶体管的栅极，其第二端耦合至第一参考电压。该第五MOS晶体管的栅极及第二端分别耦合至第二参考电压及第三参考电压，其第一端耦合至该第三晶体管的栅极及第一端。
文档编号H03M1/66GK1592115SQ0315519
公开日2005年3月9日 申请日期2003年8月29日 优先权日2003年8月29日
发明者杨景翔, 林俊伟 申请人:蔚华科技股份有限公司