叠层片式带通滤波器的制作方法

本发明属于滤波器领域，更具体地说，是涉及一种叠层片式带通滤波器。

背景技术：

带通滤波器作为重要的信号选频、过滤干扰的器件，在通信、雷达等微波毫米波系统中直接影响着整个系统的信号传输质量。随着电子系统向高频化、高集成度和高性能方向不断发展，滤波器的小型化成为学术界和工业界研究的热点。采用平面集成技术(如印制电路板(pcb)和集成无源器件(ipd))和叠层技术(如低温共烧陶瓷(ltcc))，可以极大缩小滤波器体积。前者高频损耗大、滤波器的品质因数(q值)低，一定程度限制其在高频和高性能场合下的应用；后者以其三维(3d)集成优势和出色的材料性能，在多芯片组件和微波毫米波系统中获得了广泛应用。

多层带状线谐振器的叠层片式结构以其结构简单、设计自由度高、加工相对容易等优点备受青睐。当前叠层片式带通滤波器一般是将多层带状线谐振器排列于同一水平面上，即所谓的“共面集成”。该结构采用多层带状线，增大了加载电容，从而用更短的带状线实现了1/4波长谐振器，大幅减小了滤波器尺寸。

然而，由于谐振器之间的耦合主要由其空间距离决定，导致采用共面集成方式制约了叠层片式带通滤波器的进一步小型化。

技术实现要素：

本发明的目的在于提供一种叠层片式带通滤波器，以解决现有技术中存在的叠层片式带通滤波器体积较大的问题。

为实现上述目的，本发明采用的技术方案是：提供一种叠层片式带通滤波器，包括陶瓷基体、设置于所述陶瓷基体中的六阶谐振器、分别设于所述陶瓷基体两端的输入端和输出端，各所述谐振器沿所述陶瓷基体宽度方向延伸设置，各所述谐振器均为三层带状线谐振器；六阶所述谐振器包括沿所述陶瓷基体长度方向依次设置的第一阶带状线谐振器、第二阶带状线谐振器、第三阶带状线谐振器、第四阶带状线谐振器、第五阶带状线谐振器和第六阶带状线谐振器，且所述第一阶带状线谐振器、所述第三阶带状线谐振器和所述第五阶带状线谐振器位于下平面，所述第二阶带状线谐振器、所述第四阶带状线谐振器和所述第六阶带状线谐振器位于上平面，所述下平面沿所述陶瓷基体高度方向处于所述上平面的下方，所述第一阶带状线谐振器连接所述输入端，所述第六阶带状线谐振器连接所述输出端；所述叠层片式带通滤波器还包括将所述第二阶带状线谐振器和所述第四阶带状线谐振器进行交叉耦合的所述z型耦合线，所述z型耦合线包括沿所述陶瓷基体宽度方向延伸设置的第二段与第一段和沿所述陶瓷基体长度方向延伸设置的第三段，所述第二段和所述第一段分别与所述第三段的两端相连，所述第二段和所述第一段分别位于所述第三段的两侧，所述第二段位于所述第二阶带状线谐振器的上方，所述第一段位于所述第四阶带状线谐振器的上方。

进一步地，各所述谐振器的三层带状线的层间间距相同，且顶层所述带状线与底层所述带状线关于中间层所述带状线镜像对称设置，中间层所述带状线的一端接地，中间层所述带状线的另一端悬空，顶层所述带状线靠近所述中间层带状线之接地的一端悬空，顶层所述带状线的另一端接地，底层所述带状线靠近所述中间层带状线之接地的一端悬空，底层所述带状线的另一端接地。

进一步地，各所述谐振器还包括分别与各层所述带状线之悬空端对应的凸出带，所述凸出带与相应所述悬空端间隔设置，各所述凸出带均接地。

进一步地，所述叠层片式带通滤波器还包括分别设于所述陶瓷基体的左右两侧的两个接地带，各所述接地带与邻近所述凸出带相连，各所述带状线之接地端与邻近所述接地带相连。

进一步地，所述叠层片式带通滤波器还包括设于所述陶瓷基体的上侧的上接地板和设于所述陶瓷基体的下侧的下接地板，所述下平面到所述下接地板的距离与所述上平面到所述上接地板的距离大致相等。

进一步地，所述上接地板两侧的边缘分别开设有用于形成介质区域的上缺口，所述下接地板两侧的边缘分别开设有用于形成介质区域的下缺口。

进一步地，所述第一阶带状线谐振器与所述输入端间隔设置，所述第六阶带状线谐振器与所述输出端间隔设置，所述叠层片式带通滤波器还包括将所述第一阶带状线谐振器与所述输入端连接的第一抽头和将所述第六阶带状线谐振器与所述输出端连接的第二抽头。

进一步地，所述第一抽头与所述输入端相连处的宽度由该输入端至远离该输入端的方向呈渐缩状；所述第二抽头与所述输出端相连处的宽度由该输出端至远离该输出端的方向呈渐缩状。

进一步地，所述第一抽头为单层折叠带状线，所述第二抽头为单层折叠带状线。

进一步地，各所述谐振器的长度不同。

本发明提供的叠层片式带通滤波器的有益效果在于：与现有技术相比，本发明通过设置六阶三层带状线谐振器，从而各谐振器的三层带状线形成两个额外的平板加载电容，使得谐振器长度远小于1/4波长；将六阶谐振器设置于不同高度的两个平面上，以充分利用纵向空间，在保证相同耦合量的同时，缩短横向间距，使得该叠层片式带通滤波器具有集成度更高、体积小、通带插入损耗小、阻带抑制高、可靠性高等特点；并且使用低温共烧陶瓷技术加工时，加工工艺简单、成本较低。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的叠层片式带通滤波器的立体透视结构示意图；

图2为本发明实施例提供的叠层片式带通滤波器的俯视结构示意图；

图3为本发明实施例提供的叠层片式带通滤波器的正视结构示意图；

图4为本发明实施例提供的叠层片式带通滤波器的等效电路结构示意图；

图5为本发明实施例所采用的叠层片式带通滤波器的仿真结果示意图。

其中，图中各附图主要标记：

11-陶瓷基体；12-输入端；13-输出端；14-接地带；20-谐振器；21-第一阶带状线谐振器；22-第二阶带状线谐振器；23-第三阶带状线谐振器；24-第四阶带状线谐振器；25-第五阶带状线谐振器；26-第六阶带状线谐振器；200-带状线；201-中间层带状线；202-顶层带状线；203-底层带状线；204-凸出带；31-z型耦合线；311-第一段；312-第二段；313-第三段；32-下接地板；321-下缺口；33-上接地板；331-上缺口；34-第一抽头；35-第二抽头；41-上平面；42-下平面。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要理解的是，术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

为了方便描述，定义空间上相互垂直的三个坐标轴分别为x轴、y轴和z轴，其中x轴与y轴为同一水平面相互垂直的两个坐标轴，z轴为竖直方向的坐标轴；x轴、y轴和z轴位于空间相互垂直有三个平面分别为xy面、yz面和xz面，并且定义该叠层片式带通滤波器的长度方向为x轴，宽度方向为y轴，高度方向为z轴；并定义左右方向为平行于y轴方向，上下方向为平行于z轴方向。

请一并参阅图1至图3，现对本发明提供的叠层片式带通滤波器进行说明。所述叠层片式带通滤波器，包括陶瓷基体11、六阶谐振器20、输入端12、输出端13和z型耦合线31；输入端12和输出端13分别设于陶瓷基体11两端，六阶谐振器20和z型耦合线31均设置于陶瓷基体11中；各谐振器20沿陶瓷基体11宽度方向延伸设置，各谐振器20均为三层带状线谐振器，从而各谐振器20的三层带状线200形成两个额外的平板加载电容，使得谐振器20长度远小于1/4波长，进而可以使该叠层片式带通滤波器可以工作于c波段(工作频率在4-8ghz的频带)。六阶谐振器20包括第一阶带状线谐振器21、第二阶带状线谐振器22、第三阶带状线谐振器23、第四阶带状线谐振器、第五阶带状线谐振器和第六阶带状线谐振器；第一阶带状线谐振器21、第二阶带状线谐振器22、第三阶带状线谐振器23、第四阶带状线谐振器24、第五阶带状线谐振器25和第六阶带状线谐振器26沿沿陶瓷基体11长度方向依次设置，第一阶带状线谐振器21连接输入端12，第六阶带状线谐振器26连接输出端13；第一阶带状线谐振器21、第三阶带状线谐振器23和第五阶带状线谐振器25位于下平面42，第二阶带状线谐振器22、第四阶带状线谐振器24和第六阶带状线谐振器26位于上平面41，下平面42沿陶瓷基体11高度方向处于上平面41的下方，以充分利用纵向(陶瓷基体11高度方向)的空间，进而缩短横向间距，提高集成度，缩小体积，并且还可以通过各谐振器20的宽度及相邻两谐振器20之间的距离来控制临近耦合，谐振器20之间的临近耦合由宽边耦合实现。z型耦合线31用于将第二阶带状线谐振器22和第四阶带状线谐振器24进行交叉耦合，z型耦合线31包括沿陶瓷基体11宽度方向延伸设置的第一段311与第二段312和沿陶瓷基体11长度方向延伸设置的第三段313，第二段312和第一段311分别与第三段313的两端相连，第二段312和第一段311分别位于第三段313的两侧，第二段312位于第二阶带状线谐振器22的上方，第一段311位于第四阶带状线谐振器24的上方。从而可以通过调整第二段312、第一段311及第三段313的长度与宽度，控制，耦合量。该结构可以保证六阶谐振器20耦合量相同。

请一并参阅图4，本发明叠层片式带通滤波器的等效电路，各谐振器20等效一个带状线谐振器及其加载电容，即第一阶带状线谐振器21等效于带状线谐振器r1加电容c1，第二阶带状线谐振器22等效于带状线谐振器r2加电容c2，第三阶带状线谐振器23等效于带状线谐振器r3加电容c3，第四阶带状线谐振器24等效于带状线谐振器r4加电容c4，第五阶带状线谐振器25等效于带状线谐振器r5加电容c5，第六阶带状线谐振器26等效于带状线谐振器r6加电容c6，该叠层片式带通滤波器的滤波功能由谐振和耦合机理实现，其中：m12、m23、m34、m45、m56为临近耦合，m24为交叉耦合；从而可以保证相同耦合量、降低通带插入损耗，提升阻带抑制，可靠性高。

本发明提供的叠层片式带通滤波器，与现有技术相比，本发明通过设置六阶三层带状线200谐振器，从而各谐振器20的三层带状线200形成两个额外的平板加载电容，使得谐振器20长度远小于1/4波长；将六阶谐振器20设置于不同高度的两个平面上，以充分利用纵向空间，在保证相同耦合量的同时，缩短横向间距，使得该叠层片式带通滤波器具有集成度更高、体积小、通带插入损耗小、阻带抑制高、可靠性高等特点；并且使用低温共烧陶瓷技术加工时，加工工艺简单、成本较低。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各谐振器20的三层带状线200的层间间距相同，且顶层带状线202与底层带状线203关于中间层带状线201镜像对称设置；各谐振器20中：中间层带状线201的一端接地，中间层带状线201的另一端悬空，顶层带状线202靠近中间层带状线201之接地的一端悬空，顶层带状线202的另一端接地，底层带状线203靠近中间层带状线201之接地的一端悬空，底层带状线203的另一端接地。不仅方便加工制作，便于设计，同时可以保证各谐振器20的对称性，减小通带插入损耗。

进一步地，第一阶带状线谐振器21之中间层带状线201、第三阶带状线谐振器23之中间层带状线201和第五阶带状线谐振器25之中间层带状线201位于下平面42；第一阶带状线谐振器21之顶层带状线202、第三阶带状线谐振器23之顶层带状线202和第五阶带状线谐振器25之顶层带状线202位于同一平面；第一阶带状线谐振器21之底层带状线203、第三阶带状线谐振器23之底层带状线203和第五阶带状线谐振器25之底层带状线203位于同一平面；同时，第二阶带状线谐振器22之中间层带状线201、第四阶带状线谐振器24之中间层带状线201和第六阶带状线谐振器26之中间层带状线201位于下平面42；第二阶带状线谐振器22之顶层带状线202、第四阶带状线谐振器24之顶层带状线202和第六阶带状线谐振器26之顶层带状线202位于同一平面；第二阶带状线谐振器22之底层带状线203、第四阶带状线谐振器24之底层带状线203和第六阶带状线谐振器26之底层带状线203位于同一平面；第二阶带状线谐振器22之底层带状线203所在平面位于第一阶带状线谐振器21之顶层带状线202所在平面的上方，即上平面41对应各谐振器20中各层带状线200整体位于下平面42对应各谐振器20中各层带状线200之上。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各谐振器20中：中间层带状线201的宽度小于顶层带状线202，且中间层带状线201的宽度小于底层带状线203，以便好的保证各谐振器20的对称性，减小通带插入损耗。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各谐振器20还包括分别与各层带状线200之悬空端对应的凸出带204，各凸出带204与相应悬空端间隔设置，各凸出带204均接地，以增强各层带状线200的一致性，减小通带插入损耗。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，该叠层片式带通滤波器还包括分别设于陶瓷基体11的左右两侧的两个接地带14，各接地带14与邻近凸出带204相连，各带状线200之接地端与邻近接地带14相连，即各谐振器20中各凸出带204与邻近接地带14相连，各谐振器20中各层带状线200之接地端与邻近接地带14相连。设置接地带14，以便将各凸出带204接地，同时便于将各带状线200的一端接地。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各接地带14与输入端12采用非贯通形式，即输入端12与各接地带14相错开，如图1中两个接地带14分别位于陶瓷基体11的左右两侧，而输入端12则沿陶瓷基体11高度方向设置；各接地带14与输出端13采用非贯通形式，即输出端13与各接地带14相错开，如图1中两个接地带14分别位于陶瓷基体11的左右两侧，而输出端13则沿陶瓷基体11高度方向设置；从而可以降低因输入端12、输出端13与相应接地带14间距离过小，而产生的短路概率。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各阶谐振器20长度不同，以实现异步调谐方式，进而减小通带插入损耗，提升阻带抑制与可靠性。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，第一阶带状线谐振器21之中间层带状线201与输入端12相连，第六阶带状线谐振器26之中间层带状线201与输出端13相连，以减小通带插入损耗。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，该叠层片式带通滤波器还包括设于陶瓷基体11的上侧的上接地板33和设于陶瓷基体11的下侧的下接地板32，下平面42到下接地板32的距离与上平面41到上接地板33的距离大致相等，以尽可能保证纵向对称性，减小由接地板表面粗糙度带来的损耗。另外，大致相等，是指尽可能保证下平面42到下接地板32的距离与上平面41到上接地板33的距离相等，当然允许一定的制造误差。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，上接地板33两侧的边缘分别开设有用于形成介质区域的上缺口331，下接地板32两侧的边缘分别开设有用于形成介质区域的下缺口321，以减小通带插入损耗。更进一步地，上接地板33上各上缺口331的长度为0.75mm，各上缺口331的宽度为0.2mm；下接地板32上各下缺口321的长度为0.75mm，各下缺口321的宽度为0.2mm。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，第一阶带状线谐振器21与输入端12间隔设置，第六阶带状线谐振器26与输出端13间隔设置，抑制不必要的杂模。

该叠层片式带通滤波器还包括将第一阶带状线谐振器21与输入端12连接的第一抽头34和将第六阶带状线谐振器26与输出端13连接的第二抽头35。外部品质因素(外部q值)主要由第一抽头34与第一阶带状线谐振器21搭接的位置以及第二抽头35与第六阶带状线谐振器26搭接的位置决定，以便于提升外部品质因素。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，第一抽头34与输入端12相连处的宽度由该输入端12至远离该输入端12的方向呈渐缩状；第二抽头35与输出端13相连处的宽度由该输出端13至远离该输出端13的方向呈渐缩状；从而在保证端电极连接可靠性的同时减小寄生参数的影响。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，第一抽头34为单层折叠带状线，第二抽头35为单层折叠带状线，进一步保证端电极连接可靠性，同时减小寄生参数的影响。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，陶瓷基体11的长度为3.2mm，陶瓷基体11的宽度为1.6mm，陶瓷基体11的高度为0.9mm，以使该叠层片式带通滤波器体积较小。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，陶瓷基体11的两端分别设有输入端12和输出端13，陶瓷基体11左右两侧分别设有接地带14，两个接地带14分别形成两个接地端。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，输入端12沿y轴方向的长度为0.4mm，即输入端12的宽度为0.4mm；输出端13沿y轴方向的长度为0.4mm，即输出端13的宽度为0.4mm；接地带14沿x方向的长度为2.7mm，即接地带14的长度为2.7mm。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，陶瓷基体11中陶瓷材料介电常数为11.0-15.0，介质损耗因子tanα≤0.002；即制作的陶瓷基体11的陶瓷材料介电常数为11.0-15.0，介质损耗因子tanα≤0.002，以提升可靠性，降低通带插入损耗。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各谐振器20均采用金属银制作，以提升导电性能。各谐振器20之各层带状线200采用金属银制作。进一步地，各谐振器20之各层带状线200的银层厚度为10±3μm。进一步地，各谐振器20之各凸出带204采用金属银制作。各谐振器20之各凸出带204的银层厚度为10±3μm。

进一步地，第一抽头34均采用金属银制作，以提升导电性能。进一步地，第一抽头34的银层厚度为10±3μm。

进一步地，第二抽头35均采用金属银制作，以提升导电性能。进一步地，第二抽头35的银层厚度为10±3μm。

进一步地，上接地板33和下接地板32均采用金属银制作，以提升导电性能。进一步地，上接地板33的银层厚度为10±3μm。下接地板32的银层厚度为10±3μm。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，输入端12采用金属银制作，以提升导电性能。输入端12的银层厚度为15±3μm。输出端13采用金属银制作，以提升导电性能。输出端13的银层厚度为15±3μm。

进一步地，请一并参阅图1至图3，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，各接地带14采用金属银制作，以提升导电性能。各接地带14的银层厚度为15±3μm。

进一步地，请一并参阅图1至图5，作为本发明提供的叠层片式带通滤波器的一种具体实施方式，该叠层片式带通滤波器的工作频率为范围为5500±500mhz，即该叠层片式带通滤波器的工作频率为范围为5000mhz-6000mhz。

该叠层片式带通滤波器可以采用ltcc工艺进行制作，如在成型时从下往上进行制作：先用空白介质膜片叠下部分空白层，由下至上依次印刷各层金属图形，以制作形成下接地板32、各谐振器20、第一抽头34、第二抽头35和上接地板33，然后叠上部分的空白介质膜片。烧结成型后，外部端口采用丝网印刷技术印制，以制作各接地带14、输入端12和输出端13。

进一步地，请一并参阅图1至图5，作为本发明提供的叠层片式带通滤波器的仿真结果图，图中s11为仿真中各频率上回波损耗曲线；s21为仿真中各频率上插入损耗曲线；由仿真结果可知，该叠层片式带通滤波器的通带范围为5000mhz～6000mhz，通带范围内插入损耗小于2.5db，回波损耗小于19db；阻带抑制在dc-4600mhz频段内大于33db，在6400-12000mhz频段内大于32db。

本发明的叠层片式带通滤波器可以应用在c波段前端组件领域中，也可以应用在微波通信、雷达系统、电子对抗等领域。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。