一种GaN基HEMT器件及其制备方法与流程

本发明涉及半导体器件制造领域，具体涉及一种gan基hemt器件及其制备方法。

背景技术：

随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。宽禁带半导体氮化镓gan材料以其具有禁带宽度大、临界击穿电场高、电子饱和速度高等特点，成为新一代半导体功率器件的理想材料。近年来，以ai(ln，ga，sc)n/gan为代表的gan基hemt器件能够提高电路工作的安全性。gan基hemt器件是常开型器件。在电路中，常关型的功率元件，也称为增强模式(e模式)晶体管，是故障安全操作的首选。要实现增强型晶体管，需要在栅电压为0v时，使栅区完全关闭晶体管，其中一种方法是使用mg掺杂的p型gan(p-gan)栅，在平衡状态下提升沟道中的导通带，从而实现增强型工作。

目前gan基hemt器件的主要工艺方法之一为凹栅槽技术和栅电极区域的f离子注入工艺。p-gan栅hemt可分为两大类，一类是在p-gan层上形成肖特基接触，另一类是p-gan层形成有欧姆接触的栅注入晶体管(git)。而p-gan层上的欧姆接触，容易增加栅的泄漏电流。p-gan栅在高的vds下具有大的动态导通电阻，且由于外延p-gan，使得场板的设计变得复杂。所以与p-gan层形成肖特基接触，对场板的灵活使用对于gan基hemt器件来说，是p-ganhemt器件所需要解决的问题。

技术实现要素：

本发明主要解决的技术问题是在gan基hemt器件中的p-gan层形成肖特基接触。

根据第一方面，一种实施例中提供一种gan基hemt器件，包括衬底、缓冲层、沟道层、势垒层、帽层、源极、栅极和漏极；

所述缓冲层叠置在所述衬底之上；

所述沟道层叠置在所述缓冲层之上；

所述势垒层叠置在所述沟道层之上；

所述帽层叠置在所述势垒层之上；

所述源极贯穿所述帽层，所述源极的底部位于所述势垒层上；

所述漏极贯穿所述帽层，所述漏极的底部位于所述势垒层上；

所述栅极位于所述帽层上；

所述漏极、所述源极和所述栅极互不相接触。

根据第二方面，一种实施例中提供一种gan基hemt器件的制备方法，包括：

在衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层；

在帽层上开两个窗口，所述窗口的底部位于所述势垒层中；

在所述两个窗口处分别制备源极金属和漏极金属；

在所述帽层上制备所述栅极金属；

应用h等离子体处理技术在所述帽层上制备高阻态帽层。

依据上述实施例的一种gan基hemt器件及其制备方法，由于在制备hemt器件的金属电极后，应用h等离子体处理技术将p-gan帽层制备成高阻状态以降低电流崩塌效应。

附图说明

图1为一实施例中一种gan基hemt器件的结构示意图；

图2为一种实施例中gan基hemt器件的制备工艺流程图；

图3(a)～(e)依次示出了本申请gan基hemt器件的制备工艺流程步骤，其中：

(a)衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层；

(b)在帽层上开两个窗口，两个窗口的窗底开至势垒层中；

(c)在两个窗口处分别制备源极和漏极；

(d)在帽层上制备栅极；

(e)制备高阻态帽层；

图4为一实施例中gan基hemt器件的电场分布示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

schottky结：肖特基结，是一种简单的金属与半导体的交界面，与pn结相似，具有整流特性。

欧姆结：即欧姆接触，一种简单的金属与半导体的交界面，是指接触不产生明显的附加阻抗和不会使半导体内部的平衡载流子浓度发生显著的改变。

mis结：金属-绝缘体-半导体的接触结构(metal-insulator-semiconductorjunction)，金属与半导体间通过绝缘体进行接触。

hemts：高电子迁移率晶体管。

cmos：互补半导体金属氧化物半导体。

gan：氮化镓，一种宽禁带半导体化合物，是第三代半导体的代表，非常适合大功率以及微波器件的制作。

pvd：全称physicalvapordeposition，物理气相沉积，是半导体工艺中最常用的金属沉积的方式。

lpcvd：全称lowpressurechemicalvapordeposition，低压化学气相沉积，是半导体工艺中高质量介质膜沉积的主要方式之一。

mocvd：全称metal-organicchemicalvapordeposition，金属有机化合物化学气相沉淀，在气相外延生长(vpe)的基础上发展起来的一种新型气相外延生长技术，主要用于gan/sic等化合物半导体的生长。

pevcd：全称plasmaenhancedchemicalvapordeposition，等离子体增强化学气相沉积，是半导体工艺中高质量介质膜沉积的主要方式之一，主要用于后段工艺护层的沉积。

rie：全称是reactiveionetching，反应离子刻蚀，一种微电子干法腐蚀工艺。

icp：全称inductivelycoupledplasma，感应耦合等离子体刻蚀，是一种非常重要的半导体干法刻蚀技术，主要用于gan材料的刻蚀。

gan作为第三代宽禁带半导体材料，具有禁带宽度大、临界击穿电场高、饱和电子漂移速度大的特点，在微波大功率及射频应用领域有明显的优势。随着外延技术的发展，gan的制备技术与材料质量逐步完善，gan器件越来越多的应用于无线通信、雷达、航空航天及智能武器等领域，不断满足对高频率、高带宽、高效率、大功率器件的要求，在半导体器件领域中占有重要地位。gan基功率器件可用于新一代的高功率开关器件的制备，目前主要为横向的异质结algan/ganhemt(highelectronmobilitytransistor)器件，algan/gan结构具有较高的电子迁移率，能够实现低的导通电阻和高的工作频率。基于algan/gan结构的晶体管为耗尽型器件，但是为了保证功率电子系统的安全性及可靠性需要增强型晶体管的引入，因此实现具有稳定阈值电压、较大导通电流的增强型hemt器件十分重要。

由于algan/gan异质结材料中具有自发极化与压电极化作用，能够产生高密度的二维电子气，导通电阻低，输出功率高，因此gan基集成电路具有很好的应用前景，但是也造成难以在栅压为零的状态下实现器件的关断，类似于cmos的方式制备互补的gan场效应晶体管电路单元还很难实现，目前制备增强型algan/ganhemt器件的方法有：槽栅法、f等离子体注入法和p型栅电极等。在器件工艺中利用槽栅结构是比较简单的手段，将栅极下方的algan势垒层刻蚀掉一部分，当厚度达到一定程度后，栅下的2deg可以忽略，器件实现零偏下情况关断效果。但是槽栅结构也有缺点，一般使用等离子体干法刻蚀，刻蚀区域存在较大的缺陷，造成泄漏电流上升，影响载流子迁移率，同时刻蚀深度难以把握，阈值电压的均一性较差。f等离子体注入工艺容易实现，对器件造成的损伤小，但是难以制备具有较大正阈值电压的器件，并且注入的f离子稳定性不够好，对器件的高温高压的可靠性有影响。p-gan栅电极hemt器件采用栅注入晶体管结构也是实现大功率增强型器件的方法。利用mocvd在异质结表面沉积p-gan，然后利用感应耦合等离子体刻蚀形成独立的栅极结构。p型栅结构存在一个较大的缺点，即由于沉积的p-gan层需要刻蚀形成独立的栅结构，刻蚀损伤会造成电流崩塌效应，在经过较大的漏电压处理后，器件的动态电阻增大，因此需要采用合适的方法降低电流崩塌效应。

在本发明实施例中，公开一种gan基hemt器件的制备方法，在制备金属电极后，应用h等离子体处理技术将p-gan帽层制备成高阻状态以降低电流崩塌效应。

实施例一：

如图1所示，为一实施例中一种gan基hemt器件的结构示意图，本申请公开的gan基hemt器件包括衬底10、缓冲层20、沟道层30、势垒层50、帽层60、源极80、栅极90和漏极70。缓冲层20叠置在衬底10之上，沟道30层叠置在缓冲层20之上，势垒层50叠置在沟道层30之上，帽层60叠置在势垒层50之上，源极80贯穿帽层60，源极80的底部位于势垒层50上，漏极70贯穿帽层60，漏极70的底部位于势垒层50上。栅极90位于帽层60上。漏极70、源极80和栅极90互不相接触。该gan基hemt器件还包括二维电子气层40，其形成于沟道层30和势垒层50的接触面偏向沟道层30一侧。帽层60包括低阻帽层61和高阻帽层62，位于栅极90和势垒层50之间的帽层60区域是低阻帽层61，位于栅极90和势垒层50间之外的帽层60区域为高阻帽层62。其中栅极90、源极80和漏极70由tin、ni、au、w，pt或pd等金属材质中的至少一种构成。高阻帽层62用来钝化材料表面，可以显著抑制电流崩塌效应并减小表面漏电，同时高阻帽层62还可以屏蔽表面电势起伏。

本申请还公开了一种gan基hemt器件制造的工艺流程，如图2所示，为一实施例中gan基hemt器件的制备工艺流程图，包括：

步骤一，在衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层。

如图3(a)所示，衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层，具体是对6英寸的衬底100si晶圆进行清洗后，采用mocvd工艺依次淀积缓冲层200、沟道层300、二维电子气层400、势垒层500和帽层600。其中，缓冲层200是掺杂4.8μm的c的gan；沟道层300是非掺杂的gan，厚度为150nm；势垒层500是非掺杂的algan，厚度为18nm；帽层600是掺杂mg浓度为2～3×10¹⁹cm^-3的gan，厚度为70nm。然后对该器件进行质量检查、打标和清洗。

步骤二，在帽层上开两个窗口，每个窗口的底部位于势垒层中。

如图3(b)所示，在帽层上开两个窗口，两个窗口的窗底开至势垒层中，具体是利用icp工艺在帽层600上刻蚀两个窗口，窗口底部开至势垒层500，用于设置该器件的源极和漏极。即在该器件设置源极和漏极的位置去除帽层600和势垒层500一部分。

步骤三，在两个窗口处分别制备源极金属和漏极金属。

如图3(c)所示，在两个窗口处分别制备源极和漏极，具体是利用电子束蒸发的方法制备源极800和漏极700。在850℃氮气条件下退火30s，以形成源极800和漏极700的欧姆接触。源极800和漏极700采用ti、al、ni和au等金属材质中至少一种。

步骤四，在帽层上制备栅极金属。

如图3(d)所示，在帽层上制备栅极，具体是利用电子束蒸发的方法在帽层600上制备栅极900。栅极900采用ni和au等金属材质中至少一种。

步骤五，应用h等离子体处理技术制备高阻态帽层。

如图3(e)所示，制备高阻态帽层，具体是使用自对准的h等离子体处理技术在帽层600上制备高阻态的帽层602。因工艺流程，位于栅极900下的帽层600未被制备成高阻态，以形成栅极900下的低阻帽层601，其它位置的帽层600被制备成高阻态形成高阻帽层602。采用的h等离子体的制备装置是oxfordplasmalabsystem100icp180，设置该设备的功率为300w，低压条件为8mtorr。因射频功率影响h等离子体注入的深度，因此设置射频功率为2w，即可以钝化帽层，并减少h等离子对二维电子气沟道的影响。最后将hemt器件在350℃条件下退火5分钟来修复等离子引起的损伤。

如图4所示，为一实施例中gan基hemt器件的电场分布示意图，沟道层300(i-gan)和势垒层500(algan)界面存在负的极化电荷，能够提高势垒层500(algan)内部纵向电场，减小聚集在栅极900边缘处的横向电场。低阻帽层601的引入使hemt器件在保证较低导通电阻的同时，获得较大的击穿电压，抑制器件的电流崩塌现象，从而进一步降低hemt器件的静态功耗，提升器件整体的性能。

综上所述，利用h等离子体制备的gan基hemt器件与传统的p型gan栅极器件相比，一方面可以有效的解决当前p型栅极hemt器件普遍存在的表面刻蚀损伤问题，h原子可以钝化si或者gan材料中的浅受主杂质，钝化后的材料转化为高阻状态，在低压状态下可以通过改变icp功率调节等离子体能量和密度，在工艺处理过程中h等离子体注入p-gan中产生mg-h复合物。另一方面其输出电流有明显上升，这是由于传统p型栅电极技术在使用cl2/bcl3刻蚀过程中为了降低表面损伤会预留10nm左右的帽层(gan)，使得二维电子气浓度下降。目前横向hemt器件受到栅极边缘漏侧附近电场峰值和电流崩塌影响，该技术利用帽层(gan)优化内部电场分布，降低了表面陷阱对器件性能的影响。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。