本发明实施例涉及一种封装、叠层封装结构及制造叠层封装结构的方法。更具体来说，本发明实施例涉及一种具有特殊形状的导电结构以及连接端子的封装、叠层封装结构及制造叠层封装结构的方法。
背景技术：
：：由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimumfeaturesize)的重复减小，此使得更多较小的组件能够集成到给定区域中。这些较小的电子组件也需要与先前的封装相比利用较小区域的较小的封装。当前，集成扇出型封装因其紧凑性而正变得日渐流行。如何确保集成扇出型封装的可靠性已成为此领域中的挑战。技术实现要素：一种封装包括管芯、多个第一导电结构、多个第二导电结构、包封体及重布线结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述第一导电结构及所述第二导电结构环绕所述管芯。所述第一导电结构包括圆形柱且所述第二导电结构包括椭圆形柱或圆台(conicalfrustum)。所述包封体包封所述管芯、所述第一导电结构及所述第二导电结构。所述重布线结构位于所述管芯的有源表面及所述包封体上。所述重布线结构与所述管芯、所述第一导电结构及所述第二导电结构电连接。一种叠层封装(package-on-package，pop)结构包括第一封装及第二封装。所述第一封装包括管芯、多个导电结构、包封体、重布线结构、介电层及多个连接端子。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯且包括椭圆形柱。所述包封体包封所述管芯及所述导电结构。所述重布线结构位于所述管芯的有源表面、所述导电结构及所述包封体上。所述介电层位于所述包封体及所述管芯的后表面上。所述介电层暴露出所述导电结构。所述连接端子设置在所述导电结构上且包括椭圆体。所述第二封装位于所述第一封装上。所述第二封装通过所述连接端子与所述第一封装电连接。一种制造叠层封装(package-on-package，pop)结构的方法包括至少以下步骤。形成第一封装。形成第一封装的方法包括至少以下步骤。提供载板，其中所述载板上形成有介电层。在所述介电层上形成管芯及多个导电结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯。所述导电结构包括椭圆形柱。使用包封体包封所述管芯及所述导电结构。在所述管芯的有源表面、所述导电结构及所述包封体上形成重布线结构。将所述载板从所述介电层分离。在所述介电层中形成多个椭圆形开口以暴露出所述导电结构。在所述介电层的椭圆形开口中形成多个连接端子。所述连接端子包括椭圆体。然后，在所述第一封装上堆叠第二封装。所述第二封装通过所述连接端子与所述第一封装电连接。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1a到图1l是根据本公开的一些实施例的封装及叠层封装(package-on-package，pop)结构的制造工艺的示意性剖视图。图2a到图2d是图1b的导电结构的各种排列的示意性俯视图。图3是图1b的制造步骤的替代实施例的示意性剖视图。图4是图1i的模板及介电层的椭圆形开口的示意性俯视图。图5a及图5b是图1k的连接端子的各种排列的示意性俯视图。附图标号说明10：封装20：子封装100、102：介电层200、200’：导电结构200a：第一导电结构200b：第二导电结构200b1、802a1：长轴200b2、802a2：短轴300：管芯300a：后表面300b：前表面300c：有源表面310：半导体衬底320：导电接垫330：钝化层340：后钝化层350：导电通孔360：保护层400：包封材料400a：包封体500：重布线结构500a：层间介电层500b：重布线导电层500b1：球下金属图案500b2：连接接垫600：导电端子700：无源组件800：导电膏802：连接端子1000：叠层封装结构a1：第一连接端子阵列a2：第二连接端子阵列a3：第三连接端子阵列a200a：第一导电结构阵列a200b：第二导电结构阵列ap：椭圆形开孔b200’：底表面c：载板d1：第一方向d1、d2：直径d2：第二方向db：剥离层op：椭圆形开口s1、s2、s3、s4：边st：模板t200’：顶表面tp：胶带θ1：第一夹角θ2：第二夹角θ3：第三夹角θ4：第四夹角θa、θb：夹角具体实施方式以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号及/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所讨论的各个实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部”、“在...上方”、“上部”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除附图中所绘示的排列方向以外，所述空间相对性用语旨在涵盖装置在使用或操作中的不同排列方向。设备可被另外排列方向(旋转90度或处于其他排列方向)，且本文所使用的空间相对性用语可同样相应地作出解释。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3d)封装或三维集成电路(three-dimensionalintegratedcircuit，3dic)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫，以使得能够对三维封装或三维集成电路进行测试、对探针及/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)进行中间验证的测试方法来使用，以提高良率并降低成本。图1a到图1l是根据本公开的一些实施例的封装10及叠层封装(package-on-package，pop)结构1000的制造工艺的示意性剖视图。参照图1a，提供载板c，在载板c上堆叠有剥离层db及介电层100。在一些实施例中，剥离层db形成在载板c的上表面上，且剥离层db位于载板c与介电层100之间。举例来说，载板c可为玻璃衬底，且剥离层db可为形成在所述玻璃衬底上的光热转换(light-to-heatconversion，lthc)释放层。然而，本公开并非仅限于此，且其他合适的材料也可适用于载板c及剥离层db。在一些实施例中，介电层100的材料包括聚酰亚胺(polyimide，pi)、环氧树脂、丙烯酸树脂、酚醛树脂、苯并环丁烯(benzocyclobutene，bcb)、聚苯并恶唑(polybenzooxazole，pbo)或任何其他合适的聚合物系介电材料。可例如通过例如旋涂(spin-oncoating)、化学气相沉积(chemicalvapordeposition，cvd)、等离子体增强型化学气相沉积(plasma-enhancedchemicalvapordeposition，pecvd)等合适的制作技术来形成介电层100。在一些实施例中，介电层100可具有粘附性质以粘附于随后形成的元件。参照图1b，在介电层100上形成多个导电结构200及管芯300。在一些实施例中，拾取管芯300且将管芯300放置到介电层100上。管芯300例如包括半导体衬底310、多个导电接垫320、钝化层330、后钝化层340、多个导电通孔350及保护层360。在一些实施例中，导电接垫320设置在半导体衬底310上。钝化层330形成在半导体衬底310上且具有局部地暴露出导电接垫320的接触开口。半导体衬底310可为硅衬底，所述硅衬底包括形成在所述硅衬底中的有源组件(例如，晶体管等)及无源组件(例如，电阻器、电容器、电感器等)。导电接垫320可为铝接垫、铜接垫或其他合适的金属接垫。钝化层330可为氧化硅层、氮化硅层、氮氧化硅层、或由其他合适的介电材料形成的介电层。此外，后钝化层340形成在钝化层330上。后钝化层340覆盖钝化层330且具有多个接触开口。导电接垫320被后钝化层340的接触开口局部地暴露出。后钝化层340可为聚酰亚胺层、聚苯并恶唑层或由其他合适的聚合物形成的介电层。另外，导电通孔350形成在导电接垫320上。在一些实施例中，导电通孔350镀覆在导电接垫320上。保护层360形成在后钝化层340上以覆盖导电通孔350。如图1b所示，管芯300具有后表面300a及与后表面300a相对的前表面300b。在一些实施例中，管芯300的后表面300a通过管芯贴合膜(dieattachfilm，daf；图中未示出)贴合(或粘附)到介电层100。另一方面，管芯300的前表面300b面向上且被暴露出。尽管在图1b中示出一个管芯300，然而在本公开中并不限制于此。在一些替代实施例中，可拾取多于一个管芯300且将管芯300放置到介电层100上。导电结构200被形成为环绕管芯300。在一些实施例中，形成导电结构200的方法包括以下步骤。首先，在介电层100上形成晶种材料层(图中未示出)。在一些实施例中，晶种材料层包括通过溅镀工艺形成的钛/铜复合物层。随后，在晶种材料层上形成具有开口的光刻胶层(图中未示出)。光刻胶层的开口暴露出随后形成的导电结构200的预期位置。然后，执行镀覆工艺以在被光刻胶层的开口暴露出的晶种材料层上形成金属材料层(例如，铜层)。然后移除光刻胶层及下伏晶种材料层以形成导电结构200。然而，本公开并非仅限于此。在一些替代实施例中，可通过拾取及放置(pickandplace)预先制作的导电结构到介电层100上来形成导电结构200。在一些实施例中，导电结构200的高度可为100μm到200μm。在一些实施例中，导电结构200的几何形状及排列在确保随后形成的封装10的可靠性方面发挥重要作用。以下将结合图2a到图2d详细阐述导电结构200的配置。图2a到图2d是图1b的导电结构200的各种排列的示意性俯视图。参照图1b及图2a，在一些实施例中，导电结构200可由多个第一导电结构200a及多个第二导电结构200b构成。在一些实施例中，第一导电结构200a包括圆形柱且第二导电结构200b包括椭圆形柱。如图2a所示，第一导电结构200a的俯视图表现为圆形形状而第二导电结构200b的俯视图表现为椭圆形形状。换句话说，第一导电结构200a的与管芯300的后表面300a平行的横截面为圆形，而第二导电结构200b的与管芯300的后表面300a平行的横截面为椭圆形。如图2a所示，椭圆形(第二导电结构200b的横截面)具有长轴200b1及短轴200b2。在一些实施例中，长轴200b1对短轴200b2的比率大于1且小于8。参照图2a，第二导电结构200b设置成比第一导电结构200a更靠近管芯300。举例来说，第二导电结构200b可被设置成以径向(radial)方式包围管芯300，且第一导电结构200a可被设置成环绕第二导电结构200b。在一些实施例中，第二导电结构200b中的一些被排列成相对于管芯300的侧壁的延伸方向倾斜。举例来说，管芯300可为具有彼此连接的四条边s1到s4的平行四边形。边s1及边s3沿第一方向d1延伸，而边s2及边s4沿第二方向d2延伸。第一方向d1垂直于第二方向d2。在一些实施例中，椭圆形(第二导电结构200b的横截面)的长轴200b1与第一方向d1形成0°到90°的夹角θa。在一些实施例中，椭圆形(第二导电结构200b的横截面)的长轴200b1与第二方向d2形成0°到90°的夹角θb。换句话说，第二导电结构200b的横截面的长轴200b1与从管芯300的中心沿径向向外朝随后形成的封装10的边缘延伸的虚拟线对齐。参照图2b，提供导电结构200的替代配置。如图2b所示，第一导电结构200a(圆形柱)排列成多个第一导电结构阵列a200a，且第二导电结构200b(椭圆形柱)排列成多个第二导电结构阵列a200b。在一些实施例中，第二导电结构阵列a200b比邻管芯300的边s1到s4设置，而第一导电结构阵列a200a比邻管芯300的四个隅角设置。举例来说，如图2b所示，每一第二导电结构阵列a200b夹置在两个相邻的第一导电结构阵列a200a之间。在一些实施例中，比邻边s1及边s3(沿第一方向d1延伸)排列的第二导电结构200b(椭圆形柱)的横截面的长轴200b1与第二方向d2平行。相似地，比邻边s2及边s4(沿第二方向d2延伸)排列的第二导电结构200b(椭圆形柱)的横截面的长轴200b1与第一方向d1平行。换句话说，在一些实施例中，第二导电结构200b不是以径向方式排列在管芯300周围。然而，本公开中并不限制于前述排列。在一些替代实施例中，除了第二导电结构阵列a200b中的第二导电结构200b相对于管芯300的侧壁的延伸方向倾斜以外，可利用与图2b所示配置相似的方式来排列第一导电结构200a及第二导电结构200b。换句话说，第二导电结构阵列a200b中的第二导电结构200b可利用径向方式排列在管芯300周围。参照图2c，提供导电结构200的替代配置。如图2c所示，除了所有导电结构200均为椭圆形柱以外，导电结构200的配置相似于图2a所示的配置。举例来说，导电结构200中的一些被排列成相对于管芯300的侧壁的延伸方向倾斜。在一些实施例中，椭圆形(导电结构200的横截面)的长轴200b1与第一方向d1形成0°到90°的夹角θa。在一些实施例中，椭圆形(导电结构200的横截面)的长轴200b1与第二方向d2形成0°到90°的夹角θb。换句话说，导电结构200的横截面的长轴200b1与从管芯300的中心沿径向向外朝随后形成的封装10的边缘延伸的虚拟线对齐。参照图2d，提供导电结构200的替代配置。如图2d所示，设置在管芯300的两个相对的边(即，边s1及边s3)上的导电结构200沿同一方向排列。另一方面，设置在管芯300的另外两个相对的边(即，边s2及边s4)上的导电结构200沿另一方向排列。举例来说，在边s1及边s3旁边排列的导电结构200的横截面的长轴200b1与第二方向d2平行。相似地，在边s2及边s4旁边排列的导电结构200的横截面的长轴200b1与第一方向d1平行。换句话说，导电结构200不是以径向方式排列在管芯300周围。导电结构200被排列成具有与第一方向d1平行或垂直的长轴200b1。在一些实施例中，导电结构200并非仅限于具有笔直侧壁的导电柱。举例来说，在一些替代实施例中，导电结构200可包括具有锥形(tapered)侧壁的导电支柱。以下将结合图3论述具有锥形侧壁的导电结构200。图3是图1b的制造步骤的替代实施例的示意性剖视图。参照图3，在一些实施例中，导电结构200’包括圆台(conicalfrustum)。在一些实施例中，每一导电结构200’(圆台)具有顶表面t200’及底表面b200’。底表面b200’贴合到介电层100。另一方面，顶表面t200’面向上且被暴露出。在一些实施例中，顶表面t200’及底表面b200’为圆形，且顶表面t200’的直径d1小于底表面b200’的直径d2。举例来说，顶表面t200’的直径d1对底表面b200’的直径d2的比率可大于0.5且小于1。换句话说，底表面b200’的面积大于顶表面t200’的面积。在一些实施例中，导电结构200’可由圆形柱及圆台构成。举例来说，导电结构200’可利用与图2a或图2b所示配置相似的方式来排列。换句话说，圆台可被排列成比圆形柱更靠近管芯300。作为另一选择，圆台可比邻管芯300的边s1到s4排列，而圆形柱可比邻管芯300的四个隅角排列。在一些实施例中，导电结构200’可由椭圆形柱、圆形柱及圆台构成。在一些替代实施例中，导电结构200’可为椭圆形柱与圆台的组合。在一些替代实施例中，所有导电结构200’可均为圆台。再次参照图1b，在一些实施例中，可在放置管芯300之前形成导电结构200。然而，本公开并非仅限于此。在一些替代实施例中，可在介电层100上形成导电结构200之前放置管芯300。如图1b所示，管芯300的顶表面低于导电结构200的顶表面。然而，本公开并非仅限于此。在一些替代实施例中，管芯300的顶表面可与导电结构200的顶表面实质上共面。参照图1c，在介电层100上形成包封材料400以包封导电结构200及管芯300。导电结构200及管芯300的保护层360被包封材料400包封。换句话说，导电结构200及管芯300的保护层360不会被显露出而是被包封材料400很好地保护住。在一些实施例中，包封材料400是模制化合物、模制底部填充胶(moldingunderfill)、树脂(例如环氧树脂)等。可通过模制工艺(例如压缩模制工艺(compressionmoldingprocess))来形成包封材料400。在一些实施例中，将包封材料400从图1b所示结构上方施加到靠近管芯300的位置。然后，在包封材料400上放置顶部模具(topmold，图中未示出)。随后，对顶部模具施力以使包封材料400从靠近管芯300的位置朝导电结构200所在之处流动，以包封管芯300及导电结构200。在一些实施例中，由于包封材料400从管芯300所在之处沿径向向外朝导电结构200流动，因此导电结构200会经受从包封材料400的流动所产生的扭力(torqueforce)。如果导电结构的几何形状或排列无法抵抗扭力，则导电结构可能受到包封材料推挤而塌陷倒下。塌陷的导电结构无法发挥将封装结构的前侧及背侧上的组件电连接的功能，从而在装置中造成连接失败。然而，如以上结合图2a到图2d及图3所论述，导电结构200的至少一部分包括椭圆形柱或圆台。在一些实施例中，椭圆形柱的几何形状及圆台的几何形状使这些结构能够具有更强的对抗扭力的抗力。在一些实施例中，通过将椭圆形柱的横截面的长轴与扭力的行进方向对齐，对抗扭力的抗力可被进一步增强。因此，通过将椭圆形柱及/或圆台用作导电结构200以及通过将导电结构200设置成具有特定排列方向，可确保随后形成的封装10的可靠性。参照图1c及图1d，研磨包封材料400及管芯300的保护层360直到暴露出导电通孔350的顶表面为止。在对包封材料400进行研磨之后，在介电层100上形成包封体400a，以包封管芯300及导电结构200。在一些实施例中，通过机械研磨工艺及/或化学机械抛光(chemicalmechanicalpolishing，cmp)工艺来研磨包封材料400。在一些实施例中，在包封材料400的研磨工艺期间，对保护层360进行研磨以显露出导电通孔350。在一些实施例中，导电通孔350的一些部分及导电结构200的一些部分也会受到轻微的研磨。在研磨之后，管芯300具有有源表面300c及与有源表面300c相对的后表面300a。导电通孔350被暴露的部分位于管芯300的有源表面300c上。包封体400a包封管芯300的侧壁，且包封体400a被导电结构200穿透。换句话说，管芯300及导电结构200嵌置在包封体400a中。应注意的是，导电结构200的顶表面、保护层360的顶表面及导电通孔350的顶表面与包封体400a的顶表面实质上共面。参照图1e，在导电结构200的顶表面、包封体400a的顶表面、导电通孔350的顶表面及保护层360的顶表面上形成重布线结构500。重布线结构500与管芯300的导电通孔350及导电结构200电连接。换句话说，重布线结构500形成在管芯300的有源表面300c上。在一些实施例中，重布线结构500包括交替堆叠的多个层间介电层500a与多个重布线导电层500b。重布线导电层500b与管芯300的导电通孔350及嵌置在包封体400a中的导电结构200电连接。在一些实施例中，导电通孔350的顶表面及导电结构200的顶表面接触重布线结构500的最底部的重布线导电层500b。在一些实施例中，导电通孔350的顶表面及导电结构200的顶表面被最底部层间介电层500a局部地覆盖。如图1e所示，最顶部的重布线导电层500b包括多个接垫。在一些实施例中，上述接垫包括用于球安装(ballmount)的多个球下金属(under-ballmetallurgy，ubm)图案500b1及/或用于安装无源组件的至少一个连接接垫500b2。层间介电层500a及重布线导电层500b的数目在本公开中不受限制。在一些实施例中，球下金属图案500b1及连接接垫500b2的配置可基于电路设计来决定。参照图1f，在形成重布线结构500之后，在球下金属图案500b1上放置多个导电端子600，且在连接接垫500b2上安装多个无源组件700。在一些实施例中，导电端子600包括焊料球。另一方面，无源组件700例如是电容器、电阻器、电感器、天线、类似组件、或其组合。在一些实施例中，可通过植球(ballplacement)工艺在球下金属图案500b1上放置导电端子600，且可通过焊接工艺及/或回焊工艺在连接接垫500b2上安装无源组件700。参照图1f及图1g，在重布线结构500上安装导电端子600及无源组件700之后，将形成在包封体400a的底表面上的介电层100从剥离层db剥离，以使介电层100从载板c分离。在一些实施例中，可通过紫外(ultraviolet，uv)激光照射剥离层db(例如，光热转换释放层)，以使粘附在包封体400a的底表面上的介电层100可从载板c脱落。参照图1g及图1h，将图1g所示结构颠倒，且将所述结构放置到胶带tp上。然后，对包封体400a及管芯300的后表面300a上的介电层100进行图案化，以形成具有多个椭圆形开口op的介电层102。椭圆形开口op至少局部地暴露出导电结构200。在一些实施例中，椭圆形开口op的数目对应于导电结构200的数目。然而，本公开并非仅限于此。在一些替代实施例中，椭圆形开口op的数目可多于导电结构200的数目。举例来说，可形成额外的椭圆形开口op以暴露出管芯300的后表面300a以便用于将来形成虚拟连接端子(dummyjointterminal)。在一些实施例中，通过激光钻孔(laserdrilling)工艺形成介电层102的椭圆形开口op。参照图1i，在介电层102上放置模板st。图4是图1i的模板st及介电层102的椭圆形开口op的示意性俯视图。以下将结合图1i及图4阐述模板st与介电层102的相对配置。参照图1i及图4，模板st具有多个椭圆形开孔ap。在一些实施例中，模板st的椭圆形开孔ap的形状对应于介电层102的椭圆形开口op的形状。举例来说，从俯视图看，椭圆形开孔ap及椭圆形开口op二者均可具有椭圆形形状。在一些实施例中，椭圆形开孔ap的轮廓与椭圆形开口op的轮廓共形。在一些实施例中，模板st的椭圆形开孔ap小于或等于介电层102的椭圆形开口op的大小。举例来说，椭圆形开口op可具有100μm到200μm的直径(长轴)，而椭圆形开孔ap可具有70μm到200μm的直径(长轴)。在一些实施例中，将模板st放置在介电层102上，以使椭圆形开孔ap与椭圆形开口op同轴(coaxial)。如图4所示，椭圆形开口op及椭圆形开孔ap暴露出每一导电结构200的至少一部分。在一些实施例中，模板st的厚度介于50μm到150μm的范围内。参照图1j，在导电结构200被暴露的部分上涂布导电膏800。举例来说，通过分配器(dispenser，图中未示出)在模板st上涂布导电膏800。随后，可采用刮板(squeegee，图中未示出)将导电膏800刮抹到模板的椭圆形开孔ap及介电层102的椭圆形开口op中。换句话说，将导电膏800填充到介电层102的椭圆形开口op及模板st的椭圆形开孔ap中。在一些实施例中，椭圆形开口op及椭圆形开孔ap的椭圆性将填充在其中的导电膏800塑形成椭圆形柱/椭圆形块(tablet)的形状。在一些实施例中，导电膏800可包括铜膏或其他合适的膏。参照图1j及图1k，接着移除模板st，且将导电膏800固化以在椭圆形开口op中形成多个连接端子802。在一些实施例中，导电膏800的固化工艺可包括回焊工艺。如图1k所示，连接端子802包括椭圆体(ellipsoid)。在一些实施例中，连接端子802从介电层102的表面突出以用于将来的电连接。在此阶段，实质上完成了封装10。在一些实施例中，连接端子802的几何形状及排列在确保随后形成的叠层封装结构1000的可靠性方面发挥重要作用。以下将结合图5a及图5b详细阐述连接端子802的配置。图5a及图5b是图1k的连接端子802的各种排列的示意性俯视图。参照图1k及图5a，每一连接端子802的俯视图表现为椭圆形形状。换句话说，连接端子802的与管芯300的后表面300a平行的横截面是椭圆形。如图5a所示，椭圆形(连接端子802的横截面)具有长轴802a1及短轴802a2。在一些实施例中，横截面的短轴802a2对横截面的长轴802a1的比率介于0.2与0.9之间或1.1与3之间。参照图5a，设置在管芯300的两个相对的边(即，边s1及边s3)上的连接端子802沿同一方向排列。另一方面，设置在管芯300的另外两个相对的边(即，边s2及边s4)上的连接端子802沿另一方向排列。举例来说，在边s1及边s3旁边排列的连接端子802的横截面的长轴802a1与第二方向d2平行。相似地，在边s2及边s4旁边排列的连接端子802的横截面的长轴802a1与第一方向d1平行。换句话说，连接端子802被排列成具有与第一方向d1平行或垂直的长轴802a1。参照图5b，提供连接端子802的替代配置。如图5b所示，连接端子802中的一些被排列成相对于管芯300的侧壁的延伸方向倾斜。在一些实施例中，椭圆形(连接端子802的横截面)的长轴802a1与第一方向d1形成0°到90°的夹角。在一些实施例中，椭圆形(连接端子802的横截面)的长轴802a1与第二方向d2形成0°到90°的夹角。如图5b所示，连接端子802排列成多个第一连接端子阵列a1、多个第二连接端子阵列a2及多个第三连接端子阵列a3。在一些实施例中，第三连接端子阵列a3设置在比邻管芯300的边s1及边s3的区的上方，且第二连接端子阵列a2设置在比邻管芯300的边s2及边s4的区的上方。另一方面，第一连接端子阵列a1可设置在比邻管芯300的四个隅角的区的上方。举例来说，如图5b所示，每一第二连接端子阵列a2夹置在两个相邻的第一连接端子阵列a1之间。相似地，每一第三连接端子阵列a3夹置在两个相邻的第一连接端子阵列a1之间。在一些实施例中，第一方向d1与第一连接端子阵列a1中的每一连接端子802的横截面的长轴802a1形成第一夹角θ1。另一方面，第一方向d1与第二连接端子阵列a2中的每一连接端子802的横截面的长轴802a1形成第二夹角θ2。如图5b所示，在一些实施例中，由于第一连接端子阵列a1中的连接端子802被排列成相对于第一方向d1比第二连接端子阵列a2中的连接端子802更倾斜，因此第一夹角θ1大于第二夹角θ2。举例来说，第一夹角01可介于0°与80°之间且第二夹角θ2可介于0°与45°之间。在一些实施例中，第二方向d2与第一连接端子阵列a1中的每一连接端子802的横截面的长轴802a1形成第三夹角θ3。另一方面，第二方向d2与第三连接端子阵列a3中的每一连接端子802的横截面的长轴802a1形成第四夹角θ4。如图5b所示，在一些实施例中，由于第一连接端子阵列a1中的连接端子802被排列成相对于第二方向d2比第三连接端子阵列a3中的连接端子802更倾斜，因此第三夹角θ3大于第四夹角θ4。举例来说，第三夹角θ3可介于0°与80°之间且第四夹角θ4可介于0°与45°之间。在一些实施例中，连接端子802的横截面的长轴802a1与从管芯300的中心沿径向向外朝封装10的边缘延伸的虚拟线对齐。在一些实施例中，连接端子802的排列方向可对应于导电结构200的排列方向。在一些实施例中，在连接端子802为椭圆体且导电结构200为椭圆形柱的情况下，连接端子802的横截面的长轴802a1可与对应的导电结构200的横截面的长轴200b1平行或对齐。举例来说，图5a所示的连接端子802的配置相似于图2d所示的导电结构200的配置，且图5b所示的连接端子802的配置相似于图2c所示的导电结构200的配置。尽管图5a及图5b示出了连接端子802不形成在管芯300的正上方，然而本公开并非仅限于此。如上所述，在图1h的步骤期间，可形成额外的椭圆形开口op以暴露出管芯300的后表面300a。在一些替代实施例中，可在管芯300上的这些额外的椭圆形开口op中形成多个虚拟连接端子(图中未示出)。虚拟连接端子可进一步增强封装10及随后形成在连接端子802及虚拟连接端子上的其他元件之间的结合，从而增强这两者之间的机械强度。此外，尽管图1a到图1k所示步骤涉及使用集成扇出型(integratedfan-out，info)封装作为示例性说明，然而本公开并非仅限于此。在一些替代实施例中，图1h到图1k、图4、图5a到图5b所示的连接端子802的形成方法及配置可被用于其他类型的封装结构。举例来说，衬底上晶片上芯片(chiponwaferonsubstrate，cowos)封装也可利用图1h到图1k、图4、图5a到图5b所示步骤来形成连接端子。参照图1l，在封装10上堆叠子封装20，以得到叠层封装(package-on-package，pop)结构1000。在一些实施例中，封装10可被称为第一封装，且子封装20可被称为第二封装。如上所述，封装10可包括集成扇出型封装、衬底上晶片上芯片封装或其他类型的封装。在一些实施例中，子封装20为例如存储器装置或其他集成电路封装。在一些实施例中，子封装20通过连接端子802与封装10电连接。在一些实施例中，在封装10上堆叠子封装20之后，还执行回焊工艺。在堆叠工艺及/或回焊工艺期间，可能产生应力从而造成冷接合(coldjoint)缺陷，因而有损于叠层封装结构的可靠性。在一些实施例中，应力从叠层封装结构的中心沿径向向外朝叠层封装结构的边缘发射。如图1h到图1k、图4、图5a到图5b所示，连接端子802被形成为具有各种排列方向的椭圆体。在一些实施例中，椭圆体的几何形状及排列方向使连接端子802能够释放在堆叠工艺及/或回焊工艺期间产生的应力。因此，通过将具有特定排列方向的椭圆体用作连接端子802，会确保叠层封装结构1000的可靠性。应注意的是，尽管在图1l中示出一个子封装20，然而子封装20的数目并非仅限于此。在一些替代实施例中，可同时在封装上堆叠多于一个子封装以形成叠层封装结构。根据本公开的一些实施例，一种封装包括管芯、多个第一导电结构、多个第二导电结构、包封体及重布线结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述第一导电结构及所述第二导电结构环绕所述管芯。所述第一导电结构包括圆形柱且所述第二导电结构包括椭圆形柱或圆台(conicalfrustum)。所述包封体包封所述管芯、所述第一导电结构及所述第二导电结构。所述重布线结构位于所述管芯的有源表面及所述包封体上。所述重布线结构与所述管芯、所述第一导电结构及所述第二导电结构电连接。根据本公开的一些实施例，每一所述椭圆形柱具有与所述管芯的所述后表面平行的横截面，且所述横截面的长轴对所述横截面的短轴的比率大于1且小于8。根据本公开的一些实施例，所述圆台的顶表面的直径对所述圆台的底表面的直径的比率大于0.5且小于1。根据本公开的一些实施例，所述多个第二导电结构设置成比所述多个第一导电结构更靠近所述管芯。根据本公开的一些实施例，所述管芯的两个相对的边沿第一方向排列，且所述管芯的另外两个相对的边沿与所述第一方向垂直的第二方向排列，每一所述椭圆形柱具有与所述管芯的所述后表面平行的横截面，且所述横截面的长轴与所述第一方向形成0°到90°的夹角。根据本公开的一些实施例，所述圆形柱排列成多个第一导电结构阵列，所述椭圆形柱排列成多个第二导电结构阵列，所述多个第二导电结构阵列与所述管芯的四个边比邻设置且设置在所述多个第一导电结构阵列之间。根据本公开的一些实施例，所述管芯的两个相对的第一边沿第一方向排列，且所述管芯的两个相对的第二边沿与所述第一方向垂直的第二方向排列，每一所述椭圆形柱的横截面平行于所述管芯的所述后表面且具有长轴，在所述第一边旁边排列的所述椭圆形柱的所述横截面的所述长轴平行于所述第二方向，且在所述第二边旁边排列的所述椭圆形柱的所述横截面的所述长轴平行于所述第一方向。根据本公开的一些实施例，一种叠层封装(package-on-package，pop)结构包括第一封装及第二封装。所述第一封装包括管芯、多个导电结构、包封体、重布线结构、介电层及多个连接端子。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯且包括椭圆形柱。所述包封体包封所述管芯及所述导电结构。所述重布线结构位于所述管芯的有源表面、所述导电结构及所述包封体上。所述介电层位于所述包封体及所述管芯的后表面上。所述介电层暴露出所述导电结构。所述连接端子设置在所述导电结构上且包括椭圆体。所述第二封装位于所述第一封装上。所述第二封装通过所述连接端子与所述第一封装电连接。根据本公开的一些实施例，所述管芯的两个相对的边沿第一方向排列，且所述管芯的另外两个相对的边沿与所述第一方向垂直的第二方向排列，每一所述椭圆形柱具有与所述管芯的所述后表面平行的横截面，且所述横截面的长轴与所述第一方向形成0°到90°的夹角。根据本公开的一些实施例，每一所述椭圆形柱具有与所述管芯的所述后表面平行的横截面，且所述横截面的长轴对所述横截面的短轴的比率大于1且小于8。根据本公开的一些实施例，每一所述多个连接端子具有与所述管芯的所述后表面平行的横截面，且所述横截面的短轴对所述横截面的长轴的比率介于0.3与0.9之间或1.1与3之间。根据本公开的一些实施例，所述管芯的两个相对的第一边沿第一方向排列且所述管芯的两个相对的第二边沿与所述第一方向垂直的第二方向排列，每一所述多个连接端子具有与所述管芯的所述后表面平行的横截面，所述横截面具有长轴，且所述长轴与所述第一方向形成0°到90°的夹角。根据本公开的一些实施例，所述多个连接端子排列成多个第一连接端子阵列、多个第二连接端子阵列及多个第三连接端子阵列，所述多个第三连接端子阵列设置在所述管芯的所述第一边旁边，所述多个第二连接端子阵列设置在所述管芯的所述第二边旁边，且所述多个第二连接端子阵列及所述多个第三连接端子阵列位于所述多个第一连接端子阵列之间。根据本公开的一些实施例，所述第一方向与所述多个第一连接端子阵列中的每一连接端子的所述横截面的所述长轴之间的第一夹角大于所述第一方向与所述多个第二连接端子阵列中的每一连接端子的所述横截面的所述长轴之间的第二夹角，所述第二方向与所述多个第一连接端子阵列中的每一连接端子的所述横截面的所述长轴之间的第三夹角大于所述第二方向与所述多个第三连接端子阵列中的每一连接端子的所述横截面的所述长轴之间的第四夹角。根据本公开的一些实施例，所述第一夹角介于0°与80°之间，且所述第二夹角介于0°与45°之间。根据本公开的一些实施例，所述第三夹角介于0°与80°之间，且所述第四夹角介于0°与45°之间。根据本公开的一些实施例，所述多个连接端子的排列方向对应于所述多个导电结构的排列方向。根据本公开的一些实施例，一种制造叠层封装(package-on-package，pop)结构的方法包括至少以下步骤。形成第一封装。形成第一封装的方法包括至少以下步骤。提供载板，其中所述载板上形成有介电层。在所述介电层上形成管芯及多个导电结构。所述管芯具有有源表面及与所述有源表面相对的后表面。所述导电结构环绕所述管芯。所述导电结构包括椭圆形柱。使用包封体包封所述管芯及所述导电结构。在所述管芯的有源表面、所述导电结构及所述包封体上形成重布线结构。将所述载板从所述介电层分离。在所述介电层中形成多个椭圆形开口以暴露出所述导电结构。在所述介电层的椭圆形开口中形成多个连接端子。所述连接端子包括椭圆体。然后，在所述第一封装上堆叠第二封装。所述第二封装通过所述连接端子与所述第一封装电连接。根据本公开的一些实施例，所述形成所述第一封装的步骤还包括在所述重布线结构上形成多个导电端子。根据本公开的一些实施例，所述形成所述多个连接端子的步骤包括至少以下步骤。在所述介电层上提供具有多个椭圆形开孔的模板。所述多个椭圆形开孔的形状对应于所述介电层的所述多个椭圆形开口的形状，且所述多个椭圆形开孔小于所述多个椭圆形开口。将导电膏填充到所述多个椭圆形开孔及所述多个椭圆形开口中。从所述介电层移除所述模板。将所述导电膏固化以在所述多个椭圆形开口中形成所述多个连接端子。以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。当前第1页12当前第1页12