本实用新型一般系关于半导体装置，具体而言，本实用新型关于共汲极的晶体管晶片的封装结构。
背景技术：
目前现有的共汲极集成电路的封装结构大多采用打线焊接方式连接集成电路接脚与晶片的各个接触垫而达成电性连接，因此散热效果较差，且阻值相对较高，直接影响晶片的源极-源极导通电阻(Rsson)。另一方面来说，晶圆级晶片尺寸封装(WLCSP)结构是将晶片直接焊接在印刷电路板上，虽然尺寸可较小且有较低的元件阻值，但是不利于表面封装技术的制程使用。
技术实现要素：
鉴于现有技术的问题，本实用新型的一目的在于提供一种半导体装置，具有低导通电阻及高散热效果的封装结构。
本实用新型的另一目的在于提供一种半导体装置装置，其利用多个金属夹片分别连接共汲极的晶体管晶片的源极及闸极，有效简化制程。
本实用新型的又一目的在于提供一种半导体装置，其利用金属夹片作为封装结构的接脚，连接共汲极的多个晶体管的源极，以提升电性连接的可靠度及散热效果。
于一实施例中，本实用新型提供一种半导体装置，其包含基板、晶片、第一夹片及第二夹片，晶片包含共汲极的第一晶体管及第二晶体管，共汲极连接基板；第一夹片连接第一晶体管的源极；第二夹片连接第二晶体管的源极，且第一夹片及第二夹片彼此电性分离。
于一实施例中，本实用新型的半导体装置更包含封装材料层，封装材料层覆盖晶片、第一夹片及第二夹片于基板上。
于一实施例中，第一夹片及第二夹片至少其中一个的顶表面至少部分裸露于封装材料层外。
于一实施例中，第一夹片及第二夹片至少其中一个具有接脚部裸露于封装材料层外。
于一实施例中，本实用新型的半导体装置更包含第三夹片及第四夹片，第三夹片连接第一晶体管的闸极，且第四夹片连接第二晶体管的闸极。
于一实施例中，本实用新型的半导体装置更包含封装材料层，封装材料层覆盖晶片、第一夹片、第二夹片、第三夹片及第四夹片于基板上。
于一实施例，第三夹片及第四夹片至少其中一个的顶表面至少部分裸露于封装材料层外。
于一实施例，第三夹片及第四夹片至少其中一个具有接脚部裸露于封装材料层外。
于一实施例，本实用新型的半导体装置更包含第一导线及第二导线，第一导线连接第一晶体管的闸极，且第二导线连接第二晶体管的闸极。
于一实施例，本实用新型的半导体装置更包含第一接触部及第二接触部，第一夹片及第二夹片分别连接第一接触部及第二接触部，以电连接第一晶体管的源极与第一接触部，且电连接第二晶体管的源极与第二接触部。
相较于现有技术，根据本实用新型所公开的半导体装置采用夹片来进行共汲极的两个晶体管的源极及/或闸极的电性连接，可在一次制程中使所有夹片连接完成，简化制程步骤，有效改善晶片的源极-源极导通电阻(Rsson)，并且提升散热效果。再者，本实用新型所公开的半导体装置可直接采用夹片的部分作为封装结构的接脚，减少电性连接的焊接位置，亦可有效改善现有技术中因焊接不良而导致开路或电性连接不良的现象。
关于本实用新型的优点与精神可以通过以下的实用新型详述及所附附图得到进一步的了解。
附图说明
图1为本实用新型的一实施例的半导体装置的平面图。
图1A为图1的半导体装置的一实施例的侧视图。
图1B为图1的半导体装置的另一实施例的侧视图。
图2为本实用新型的另一实施例的半导体装置的平面图。
图2A为图2的半导体装置的一实施例的侧视图。
图2B为图2的半导体装置的另一实施例的侧视图。
图3为本实用新型的又一实施例的半导体装置的平面图。
图3A为图3的半导体装置的一实施例的侧视图。
图3B为图3的半导体装置的另一实施例的侧视图。
图4为本实用新型的另一实施例的半导体装置的平面图。
图4A为图4的半导体装置的一实施例的侧视图。
图4B为图4的半导体装置的另一实施例的侧视图。
主要元件符号说明：
1、2、3、4半导体装置
110基板
112第一接触部
114第二接触部
116第三接触部
118第四接触部
20晶片
22共汲极
210第一晶体管
212源极
214闸极
220第二晶体管
222源极
224闸极
31第一夹片
312垂直段
314水平段
316顶表面
32第二夹片
322垂直段
324水平段
326顶表面
33第一导线
34第二导线
40、40’封装材料层
41第三夹片
42第四夹片
51第一夹片
512接脚部
514水平段
516顶表面
52第二夹片
522接脚部
524水平段
526顶表面
61第三夹片
62第四夹片
具体实施方式
现在将详细参考本实用新型的示范性实施例，并在附图中说明所述示范性实施例的实例。为简化附图起见，一些常见惯用的结构与元件在附图中将以简单示意的方式绘示之。另外，在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。在下述诸实施例中，当元件被指为“连接”或“耦接”至另一元件时，其可为直接连接或耦接至另一元件，或可能存在介于其间的元件或特定材料，例如：胶体或焊料。
如图1及图1A所示，于一实施例，半导体装置1包含基板110、晶片20、第一夹片31及第二夹片32。晶片20包含共汲极22的第一晶体管210及第二晶体管220，且共汲极22连接基板110。第一夹片31连接第一晶体管210的源极212，第二夹片32连接第二晶体管220的源极222，且第一夹片31及第二夹片32彼此电性分离。
具体而言，在晶片20中，第一晶体管210及第二晶体管220较佳为两个尺寸相同且共用汲极22的金氧半场效晶体管(MOSFETs)，且两个金氧半场效晶体管的源极及闸极相互分离。换句话说，第一晶体管210的源极212及闸极214与第二晶体管220的源极及闸极224彼此分离。于此实施例，第一晶体管210的源极212及闸极214与第二晶体管220的源极及闸极224较佳与第一晶体管210及第二晶体管220的共汲极22分别位于晶片20的相对表面。例如，第一晶体管210及第二晶体管220的共汲极22位于晶片20的下表面，且第一晶体管210的源极212及闸极214与第二晶体管220的源极222及闸极224位于晶片20的上表面，而使得共汲极22的第一晶体管210及第二晶体管220形成单一半导体晶片结构。
基板110可为与晶片20的第一晶体管210及第二晶体管220的共汲极22形成电连接的导线架、接合垫、或接点板。晶片20设置于基板110上，且较佳通过例如导电粘着层(例如焊锡)使得第一晶体管210及第二晶体管220的共汲极22电连接基板110。半导体装置1更包含第一接触部112、第二接触部114、第三接触部116及第四接触部118。第一接触部112、第二接触部114、第三接触部116及第四接触部118可为与晶片20的第一晶体管210及第二晶体管220的源极212/222及闸极214/224形成电连接的导线架、接合垫、或接点板，第一接触部112电连接第一晶体管210的源极212，第二接触部114电连接第二晶体管220的源极222，第三接触部116电连接第一晶体管210的闸极214，第四接触部118电连接第二晶体管220的闸极224。
具体而言，第一夹片31设置于第一晶体管210及第一接触部112上，使得第一晶体管210的源极212可通过第一夹片31与第一接触部112形成电性连接。于一实施例中，第一夹片31可通过导电粘着层与第一晶体管210的源极212形成电性连接并可通过导电粘着层与第一接触部112形成电性连接。
类似地，第二夹片32设置于第二晶体管220及第二接触部114上，使得第二晶体管220的源极222可通过第二夹片32与第二接触部114形成电性连接。于一实施例中，第二夹片32可通过导电粘着层与第二晶体管220的源极222形成电性连接并可通过导电粘着层与第二接触部114形成电性连接，使得第二晶体管220的源极222能够通过第二夹片32与第二接触部114形成电性连接。
举例而言，如图1A所示，第一夹片31与第二夹片32较佳可为预压成型的金属夹片，例如L型的铜片。第一夹片31与第二夹片32的水平段314/324分别位于第一晶体管210的源极212与第二晶体管220的源极222上，而第一夹片31与第二夹片32的垂直段312/322分别向下朝第一接触部112与第二接触部114延伸。由此，第一夹片31的水平段314可通过导电粘着层与第一晶体管210的源极212形成电性连接，且垂直段312可通过导电粘着层与第一接触部112形成电性连接。同理，第二夹片32的水平段324可通过导电粘着层与第二晶体管220的源极212形成电性连接，且垂直段322可通过导电粘着层与第二接触部114形成电性连接。
于此实施例，半导体装置1更包含第一导线33及第二导线34，第一导线33连接第一晶体管210的闸极214与第三接触部116，且第一导线34连接该第二晶体管220的闸极224与第四接触部118。由此，第三接触部116电连接第一晶体管210的闸极214，且第四接触部118电连接第二晶体管220的闸极224。于一实施例，第一导线33及第二导线34较佳为铜导线，但不以此为限。
于一实施例中，如图1及图1A所示，半导体装置1更包含封装材料层40来包覆晶片20，以阻隔水气或其他物质对晶片20造成腐蚀或损坏。具体而言，封装材料层40覆盖晶片20、第一夹片31、第二夹片32、第一导线33及第二导线34于基板110上。于此实施例，第一夹片31的顶表面316及第二夹片322的顶表面326完全被封装材料层40包覆，仅基板110、第一接触部112、第二接触部114、第三接触部116及第四接触部118裸露于封装材料层40外。
此外，封装材料层40更可至少部分包覆第一夹片31与第二夹片32。于一实施例中，如图1B所示，第一夹片31及第二夹片32至少其中一个的顶表面316、326至少部分裸露于封装材料层40’外。换句话说，封装材料层40’可露出第一夹片31的顶表面316、第二夹片32的顶表面326或其组合，以协助晶片20进行散热，但不以此为限。
于另一实施例，如图2及图2A所示，半导体装置2更包含第三夹片41及第四夹片42，第三夹片41连接第一晶体管210的闸极214，且第四夹片42连接第二晶体管220的闸极224。具体而言，半导体装置2利用第三夹片41及第四夹片42取代上述实施例的第一导线33及第二导线34，使得第一晶体管210的闸极214通过第三夹片41电连接第三接触部116，且第二晶体管220的闸极224通过第三夹片42电连接第四接触部118。举例而言，第三夹片41及第四夹片42可为类似上述第一夹片31及第二夹片32的预压成型金属夹片结构，例如L型的铜片。由此，夹片41/42的水平段可通过导电粘着层与晶体管210/220的闸极214/224形成电性连接，且夹片41/42的垂直段可通过导电粘着层与接触部116/118形成电性连接，使得晶体管210/220的闸极214/224能够通过夹片41/42与接触部116/118形成电性连接。
当第一晶体管210的源极212及闸极214及第二晶体管220的源极222及闸极224分别利用第一夹片31、第三夹片41、第二夹片32及第四夹片42电连接第一接触部112、第三接触部116、第二接触部114及第四接触部118时，可利用一次的夹片制程而完成所有的连接，无须另外进行打线制程，有效简化制程步骤。
类似地，封装材料层40可覆盖晶片20、第一夹片31、第二夹片32、第三夹片41及第四夹片42于基板110上，以阻隔水气或其他物质对晶片20造成腐蚀或损坏。于一实施例中，类似图2A所示，第三夹片41及第四夹片42可完全被封装材料层40包覆。于另一实施例中，类似图2B所示，第三夹片41及第四夹片42至少其中一个的顶表面可至少部分裸露于封装材料层40’外。
在此需注意，依据实际应用，封装材料层40’可至少部分包覆第一夹片31、第二夹片32、第三夹片41及第四夹片42，而露出第一夹片31、第二夹片32、第三夹片41及第四夹片42至少其中一个的部分表面，不限于附图所示。
再者，上述实施例中虽绘示通过夹片31、32电连接接触部112、114，但是夹片可具有不同的设计变化。于另一实施例，如图3及图3A所示，半导体装置3包含基板110、第三接触部116及第四接触部118，但不包含上述的第一接触部112及第二接触部114。相应于此，半导体装置3的第一夹片51及第二夹片52取代图1的第一夹片31及第二夹片32，并分别具有接脚部512及522，以作为半导体装置3的接脚。具体而言，第一夹片51及第二夹片52为垂直段末端向外弯折延伸而形成接脚部512及522的Z型铜片。举例而言，第一夹片51的水平段514位于第一晶体管210的源极212上，且垂直段自水平段514的末端向下弯折延伸一段距离，然后再向外弯折水平延伸形成接脚部512。接脚部512的底表面较佳与基板110的底表面共平面。类似地，第二夹片52的水平段524位于第二晶体管220的源极222上，且垂直段自水平段524的末端向下弯折延伸一段距离，然后再向外弯折水平延伸形成接脚部522。接脚部522的底表面较佳与基板110的底表面共平面。当封装材料层包覆晶片20、第一夹片51及第二夹片52时，第一夹片51及第二夹片52的接脚部512及522裸露于封装材料层40外。由此，可免除夹片与接触部的焊接，不仅简化制程，解决焊接造成电阻增加的问题，亦可提升散热效果。
类似地，如图3B所示，第一夹片51及第二夹片52不仅接脚部512及522裸露于封装材料层40’的下表面，第一夹片51及第二夹片52的顶表面516及526也部分裸露于封装材料层40’的上表面，使得散热效果更加提升。
于另一实施例，如图4及图4A所示，与图3的差别在于，半导体装置4的第三夹片61及第四夹片62取代图3的第一导线33及第二导线34，并分别具有接脚部，以作为半导体装置4的接脚。由此，可免除夹片与接触部的焊接，不仅简化制程，解决焊接造成电阻增加的问题，亦可提升散热效果。
类似图4B所示，第三夹片61及第四夹片62不仅接脚部可裸露于封装材料层40’的下表面，第三夹片61及第四夹片62的顶表面也部分裸露于封装材料层40’的上表面，使得散热效果更加提升。
本实用新型已由上述实施例加以描述，然而上述实施例仅为例示目的而非用于限制。本领域技术人员当知在不悖离本实用新型精神下，于此特别说明的实施例可有例示实施例的其他修改。因此，本实用新型范畴亦涵盖此类修改且仅由所附权利要求限制。