1.一种半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，包括：
半导体衬底；
辅助叠层结构，其中，所述辅助叠层结构包括刻蚀停止层以及位于所述刻蚀停止层上的至少一层介质层和至少一层支撑层，且所述刻蚀停止层位于所述半导体衬底的表面；及
图形化的多晶硅层，所述图形化的多晶硅层形成于所述辅助叠层结构表面，包括若干个沿第一方向平行间隔排布的第一间距倍增单元以及若干个沿第二方向平行间隔排布的第二间距倍增单元，其中，所述第二方向与所述第一方向之间具有一相交角度，相邻所述第一间距倍增单元之间产生一第一间隙，相邻所述第二间距倍增单元之间产生一第二间隙。
2.根据权利要求1所述的半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，所述半导体存储器电容孔的制备过程中的叠层结构层还包括一图形转移硬掩膜层，所述图形转移硬掩膜层用于形成所述图形化的多晶硅层，其中，所述图形转移硬掩膜层包括可灰化硬掩膜层(AHM)及类金刚石薄膜层(DLC)，且所述类金刚石薄膜层位于所述可灰化硬掩膜层上。
3.根据权利要求1所述的半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，所述相交角度包括60°；所述第一间距倍增单元呈等间距平行间隔排布，所述第二间距倍增单元呈等间距平行间隔排布；所述第一间距倍增单元的宽度与所述第二间距倍增单元的宽度相等；所述第一间隙与所述第二间隙相等。
4.根据权利要求1所述的半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，所述介质层包括底层介质层、中间介质层及顶层介质层，所述支撑层包括底层支撑层、中间支撑层及顶层支撑层，其中，所述底层介质层、所述底层支撑层、所述中间介质层、所述中间支撑层、所述顶层介质层及所述顶层支撑层自下而上依次叠置。
5.根据权利要求1～4中任意一项所述的半导体存储器电容孔的制备过程中的叠层结构层，其特征在于，相邻所述第一间隙之间的差值小于2nm，相邻所述第二间隙的差值小于2nm。
6.一种半导体存储器电容孔结构，其特征在于，所述半导体存储器电容孔结构包括采用如权利要求1所述的半导体存储器电容孔的制备过程中的叠层结构层且基于所述图形化的多晶硅层刻蚀所述辅助叠层结构形成的半导体器件层，其中，所述半导体器件层位于所述半导体衬底上，且具有若干个均匀间隔排布的刻蚀形成的半导体存储器电容孔。
7.根据权利要求6所述的半导体存储器电容孔结构，其特征在于，所述半导体存储器电容孔沿刻蚀方向向内倾斜的倾斜角度小于20°，沿刻蚀方向向外倾斜的倾斜角度小于15°。