图像传感器的制作方法

本申请各方面整体涉及图像传感器。更具体的实施方式涉及包含电容器的堆叠式图像传感器。

背景技术：

图像传感器通过响应于入射电磁辐射传送信号来传达与图像有关的信息。图像传感器用于多种设备中，包括智能电话、数码相机、夜视设备、医疗成像器和许多其他设备。基于具体的入射电磁辐射，不同的图像传感器需要不同的动态范围容量。

技术实现要素：

图像传感器的实施方式可包括第一管芯，该第一管芯包括图像传感器阵列和第一多个互连件，该图像传感器阵列包括多个光电二极管和多个转移门。该图像传感器阵列也可包括第二管芯，该第二管芯包括第二多个互连件和多个电容器，每个电容器选自由深沟槽电容器、金属-绝缘体-金属(MIM)电容器、多晶硅-绝缘体-多晶硅(PIP)电容器和3D堆叠式电容器构成的组。第一管芯可通过第一多个互连件且通过第二多个互连件耦接到第二管芯。第一管芯的多个光电二极管中的至多八个光电二极管可与多个电容器中的至多四个电容器电耦接。

图像传感器的实施方式可包括以下各项中的一者、全部或任何一者：

第一管芯的每个光电二极管可电耦接到多个电容器中的仅一个电容器。

每个电容器可具有至少100fF的总电容。

每个电容器可具有至少25fF/μm²的密度。

图像传感器的实施方式可包括光电二极管管芯，该光电二极管管芯包括具有多个光电二极管和多个转移门的图像传感器阵列。该图像传感器也可包括具有第一侧和第二侧的像素设备管芯以及接合到像素设备层的第二侧的数字信号处理器(DSP)管芯，第一侧接合到像素阵列管芯，像素设备管芯包括选自由深沟槽电容器、MIM电容器、PIP电容器和3D堆叠式电容器构成的组中的多个电容器。硅通孔(TSV)可将像素设备管芯与DSP管芯电耦接。第一管芯的多个光电二极管中的至多八个光电二极管可与多个电容器中的至多四个电容器电耦接。

图像传感器的实施方式可包括以下各项中的一者、全部或任何一者：

第一管芯的每个光电二极管可电耦接到多个电容器中的仅一个电容器。

每个电容器可具有至少100fF的总电容。

多个电容器可以是深沟槽电容器，并且每个光电二极管可电耦接到用于信号值的第一深沟槽电容器和用于参考值的第二深沟槽电容器。

多个电容器可以是深沟槽电容器，并且像素设备管芯还可包括接触每个深沟槽电容器的终端的基部氧化物层。

多个电容器可以是深沟槽电容器，并且TSV的至少一部分可比每个深沟槽电容器宽。

每个电容器可具有至少25fF/μm²的密度。

光电二极管管芯可混合接合到像素设备管芯并且像素设备管芯可熔合接合到DSP管芯。

光电二极管管芯可混合接合到像素设备管芯并且像素设备管芯可混合接合到DSP管芯。

图像传感器的实施方式可包括光电二极管管芯，光电二极管管芯包括具有多个光电二极管和多个转移门的图像传感器阵列。该图像传感器也可包括具有第一侧和第二侧的像素设备管芯以及接合到像素设备层的第二侧的数字信号处理器(DSP)管芯，第一侧接合到像素阵列管芯，像素设备管芯具有多个深沟槽电容器。硅通孔(TSV)可将像素设备管芯与DSP管芯电耦接。光电二极管管芯的多个光电二极管中的至多八个光电二极管可与至多四个深沟槽电容器电耦接。

图像传感器的实施方式可包括以下各项中的一者、全部或任何一者：

像素设备管芯还可包括接触每个深沟槽电容器的终端的基部氧化物层。

TSV的至少一部分可比每个深沟槽电容器宽。

每个电容器可具有至少25fF/μm²的密度。

TSV可以是多晶硅填充的TSV。

TSV可从像素设备管芯到DSP管芯变窄。

TSV可从像素设备管芯到DSP管芯变宽。

对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。

附图说明

将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：

图1为两个管芯堆叠式图像传感器的正面横剖视图；

图2为利用单个电容器增加动态范围的像素布局的电路图；

图3为利用电容器存储采样信号的像素布局的电路图；

图4为具有两个电容器的像素布局的电路图；

图5为堆叠式图像传感器的一个像素中的沟槽电容器布局的示意图；

图6为在堆叠式图像传感器内的深沟槽电容器的正面横剖视图；

图7为MIM电容器的示意图；

图8为MOS电容器上的PIP的正面横剖视图；

图9为三个管芯堆叠式图像传感器的正面剖视面图；

图10为具有基部氧化物层的三个管芯堆叠式图像传感器的正面横剖视图；

图11示出了用于形成图9和图10的图像传感器的工艺流程；

图12为具有偏移硅通孔(TSV)的三个管芯堆叠式图像传感器的正面横剖视图；

图13示出了用于形成图12的图像传感器的工艺流程；并且

图14为具有多晶硅填充的TSV的三个管芯堆叠式图像传感器的正面横剖视图。

具体实施方式

本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。符合预期图像传感器的本领域已知的许多另外的部件、组装工序和/或方法元素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本实用新型公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知的用于此类图像传感器以及实施部件和方法的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等。

参考图1，其示出了两个管芯堆叠式图像传感器的正面横剖视图。在各种实施方式中，图像传感器可以是互补金属氧化物半导体(CMOS)图像传感器。图像传感器包括第一管芯2。第一管芯包括图像传感器阵列4。图像传感器阵列4可包括多个光电二极管6。光电二极管的尺寸可有所不同。多个浅沟槽隔离特征部8分离并隔离在多个光电二极管6内的光电二极管。在各种实施方式中，光电二极管可被硅层12部分包围并且被二氧化硅(SiO2)层14部分包围。图像传感器阵列4也可包括耦接到多个光电二极管6和多个相关联像素设备的多个转移门10。

在各种实施方式中，第一管芯也包括第一管芯的暴露表面上的抗反射涂层16。第一管芯包括第一多个竖直管芯至管芯互连件18。第一多个互连件耦接到多个转移门10。第一多个互连件18可包括(通过非限制性示例)铜、金、银、铝、锡、它们的任何组合或者任何其他导电材料。第一多个着陆垫互连件20耦接到在多个第一互连件内的每个互连件。在各种实施方式中，第一多个互连件帽可以是铝，而在其他实施方式中，第一多个帽可以是任何其他导电材料。

图像传感器包括耦接到第一管芯2的第二管芯22。第二管芯包括第二多个竖直管芯至管芯互连件24。第二多个互连件可包括(通过非限制性示例)铜、金、银、铝、锡、它们的任何组合或者任何其他导电材料。第二多个互连件24可耦接到第一多个互连件18。第二多个着陆垫互连件26可耦接到在多个第二互连件内的每个互连件。在各种实施方式中，第二多个帽可以是铝，而在其他实施方式中，第二多个帽可以是任何其他导电材料，诸如铜。

在各种实施方式中，第二管芯包括多个电容器28。在各种实施方式中，多个光电二极管中的每个光电二极管电耦接到仅一个电容器，而在其他实施方式中，每个光电二极管电耦接到仅两个电容器。然而，在另外实施方式中，每个光电二极管电耦接到两个以上的电容器。

在各种实施方式中，多个电容器28中的每个电容器可用作浮动扩散区，用作存储节点或用作这两者。在各种实施方式中，多个电容器中的每个电容器可具有保持、采样和溢出功能。在各种实施方式中，如图1所示，可使用提供高电容密度的深沟槽电容器。深沟槽电容器会占据硅设备面积，因此如果用在图像传感器阵列中会导致较大的布局面积损失。通过将深沟槽电容器放置在单独的管芯中，可在不使用光电二极管阵列中布局面积的情况下实现高电容。

在各种实施方式中，每个电容器具有至少100fF的电容。该电容值可降低KT/C的噪声，并且可促进具有高动态范围的图像传感器和全局快门图像传感器的功能。在各种实施方式中，每个电容器可具有至少25fF/μm²的电容密度。在各种实施方式中，如在本文所公开的用于高动态范围图像传感器的电容器可不具有电容失配或具有低电容失配。

参考图2，其示出了利用单个电容器增加动态范围的像素布局的电路图。图2所示的电路可包括第一芯片30。该第一芯片包括光电二极管32和转移区34。该电路也包括增益控制区36、电容器38、第一漏极电源40和第二漏极电源42。在各种实施方式中，并且如图2所示，当以低转换增益操作像素时，来自光电二极管32的过量电荷可存储在电容器38中。在标准互补金属氧化物半导体(CMOS)图像传感器像素中，来自光电二极管的过量电荷通常会丢失。电容器38保存随后可用于增加像素动态范围的电荷。虽然在图2所示的电路中，仅单个电容器38与光电二极管结构30配对，具体取决于在各种图像传感器实施方式中如何设计读出电路，但是可在各种实施方式中使用各种比例的光电二极管与电容器。例如，在各种实施方式中，多达八个光电二极管可以可操作地耦接到多达四个电容器。在一些实施方式中，单个光电二极管可与多达四个电容器耦接；在其他实施方式中，多达八个光电二极管可与单个电容器可操作地耦接。光电二极管与电容器的布置和比例由1)电容器本身的操作特性(动态范围等)以及2)用于检索和处理来自每个光电二极管的信号的期望读出电路布置来确定。

参考图3，其示出了利用电容器存储采样信号的像素布局的电路图。如图3所示，该电路包括第一芯片44。第一芯片44包括光电二极管46和转移门48。该电路也包括有源像素重置区、电容器52和漏极源极54。在各种实施方式中，电容器52可存储采样信号，使得可在像素内完成相关双采样。相关双采样是一种降噪技术，其中在每个积聚周期结束时，将像素的参考电压(即，其被重置之后像素的电压)从像素的信号电压(即，积聚结束时像素的电压)中移除。

现在参考图4，其示出了具有两个电容器的像素布局的电路图。如图4所示，该电路包括光电二极管56、转移门58、第一电容器60、第二电容器62、第一漏极源极64、第二漏极源极66、第一采样区74和第二采样区76。在各种实施方式中，该设备可包括采样电容器、采样FET或者采样电容器和采样FET两者。在各种实施方式中，光电二极管56通过转移门输送电荷，电荷随后存储在第一电容器60和第二电容器62中。然后，电荷可从电容器转移并最终由数字信号处理器(在图4中未示出)处理。取决于数字信号处理的处理过程，电荷可首先从第一电容器60转移，然后从第二电容器62转移，或者可从这两者汲取。汲取电荷的过程是使用将阵列中的每个像素连接在一起的各种电路部件完成的。如前所述，取决于电容器的期望功能和用于图像传感器的读出电路设计，多达八个光电二极管可与多达四个电容器耦接。在图4所示的实施方式中，可包括另外的电容器，单个光电二极管可包括多达两个另外的电容器。此外，另外的光电二极管可耦接到该电路并且按照图像传感器的读出电路所设计的各种顺序读出。普通技术人员可使用本文中公开的原理来设计各种各样的可能性。

在各种实施方式中，图1所示的图像传感器的电容器可以是(通过非限制性示例)深沟槽电容器、金属-绝缘体-金属(MIM)电容器、多晶硅-绝缘体-多晶硅(PIP)电容器、3D堆叠式电容器和金属氧化物半导体(MOS)电容器上的PIP。重新参考图1，其中所示的多个电容器28是深沟槽电容器。深沟槽电容器28可通过反应离子蚀刻(RIE)工艺形成。多个电容器可包括图1所示的N+多晶硅材料。在其他实施方式中，电容器可用具有另一种掺杂的材料填充，具体取决于其中形成电容器的衬底的材料。多个电容器可至少部分用涂层68诸如(通过非限制性示例)二氧化硅、氮化硅和高介电常数K物质涂覆。在各种实施方式中，多个电容器和相关联的覆盖物可延伸到N+隐埋板70中，其中隐埋板位于p衬底78中。隐埋板70可包括耦接到第二多个互连件24中的互连件的公共底板接触部72。该隐埋板可接触P-硅层78。在各种实施方式中，浅沟槽隔离特征部80可在隐埋板70与P-硅层78的接合处位于隐埋板和P-硅层之间。在各种实施方式中，隐埋板(未示出)可以是(通过非限制性示例)(1)n-衬底中的p+隐埋板，(2)没有另外的隐埋板掺杂的N+衬底(衬底用作隐埋板)，或(3)没有另外的隐埋板掺杂的P+衬底。

参考图5，其示出了堆叠式图像传感器的一个像素中的沟槽电容器布局的示意图。堆叠式图像传感器可包括第一采样FET 82、第二采样FET 84、第一深沟槽电容器86和第二深沟槽电容器88。第一采样FET 82可通过第一连接件90耦接到第一深沟槽电容器86。第二采样FET 84可通过第二连接件92耦接到第二深沟槽电容器88。深沟槽电容器可位于N阱96中。N阱接触部可存在于第一深沟槽电容器86与第二深沟槽电容器88之间。隐埋板(未示出)可连接到N阱。

图5所示的部件的尺寸可有所不同。在一个实施方式中，每个沟槽的宽度98在每侧上为约0.25μm。在两个沟槽之间的空间100可为约0.45μm。在深沟槽电容器的边缘与N阱96的边缘之间的空间102可为约0.115μm。在深沟槽电容器与N阱接触部94的边缘之间的空间104可为约0.15μm。图5所示的电容器的电容密度可为约25μm²。沟槽深度可进入第二晶圆约5μm。总电容器面积可为约4μm²，并且总电容可为约100fF。在具有高动态范围图像传感器的各种实施方式中，约100fF可导致115dB的信号控制/增强。

现在参考图6，其示出了在堆叠式图像传感器内的深沟槽电容器的正面横剖视图。图像传感器可包括多个深沟槽电容器106。如图所示，深沟槽电容器可包括N+多晶硅材料。然而，取决于衬底材料的掺杂，深沟槽电容器可包括P掺杂材料。深沟槽电容器可被N+隐埋板围绕。

图像传感器可包括多个N阱区214。N阱区连接到围绕深沟槽电容器106的隐埋板。图像传感器可包括每个电容器和N阱区的顶部处的N+注入区216。在各种实施方式中，多个浅沟槽隔离特征部218将每个N+注入区彼此分离并且延伸到N阱区和电容器两者中。

参考图7，其示出了MIM电容器的示意图。MIM电容器可包括被绝缘体围绕的第一板108和第二板110。MIM电容器也可包括多个通孔114和底板接触部(BPC)。

MIM电容器通常具有小于100fF的电容。通过(通过非限制性示例)增加像素间距、双层堆叠MIM电容器、提供更薄的电介质或利用具有更高介电常数K的电介质可获得更大的电容。

重新参考图7，其给出了允许MIM电容器具有约100fF的总电容的多个不同尺寸。在一个实施方式中，第一板108和第二板110的高度116为约4.2μm，并且每个板的宽度124为约1.8μm，从而产生约7.56μm²的面积。公共底板111的高度118以及宽度可为约4.4μm。在板与公共底板111的边缘之间的距离126可为约0.1μm。BPC 112的宽度120可为约0.4μm，并且在板与BPC 112之间的距离113可为约0.1μm。虽然使用这些尺寸的总电容为约100fF，但是电容器的密度可大于或小于约25μm²。

现在参考图8，其示出了MOS电容器上的PIP的正面横剖视图。类似于MIM电容器，PIP电容器通常具有小于约100fF的总电容和小于约25μm²的密度。图8中的电容器可包括第一多晶硅层128和第二多晶硅层130。绝缘体132可耦接在第一多晶硅层与第二多晶硅层之间。PIP电容器可耦接到金属氧化物半导体134。

本文中公开的设备的各种实施方式中，为了实现约100fF的总电容，像素间距需要大于约5.3μm。

现在参考图9，其示出了三个管芯堆叠式图像传感器的正面剖视图。在各种实施方式中，图像传感器可以是互补金属氧化物半导体(CMOS)图像传感器。图像传感器包括光电二极管管芯136。光电二极管管芯可包括图像传感器阵列138。

图像传感器阵列138包括尺寸可变的多个光电二极管140。多个浅沟槽隔离特征部142可分离并隔离在多个光电二极管140内的光电二极管。在各种实施方式中，光电二极管可被硅层144部分包围并且被二氧化硅(SiO2)层146部分包围。图像传感器阵列138也包括耦接到多个光电二极管140的多个转移门148。

在各种实施方式中，光电二极管管芯也包括第一管芯的暴露表面上的抗反射涂层150。光电二极管管芯也包括第一多个互连件152。第一多个互连件耦接到多个转移门148。第一多个竖直管芯至管芯互连件152可包括(通过非限制性示例)铜、金、银、铝、锡、它们的任何组合或者任何其他导电材料。在各种实施方式中，第一多个互连件帽可耦接到在多个第一互连件内的每个互连件，而在其他实施方式中，图像传感器不包括此类帽。

图像传感器也包括像素设备管芯154。像素设备管芯具有第一侧168和第二侧170，其中第一侧168耦接到第一管芯136。像素设备管芯154包括第二多个竖直管芯至管芯互连件156。第二多个互连件可包括(通过非限制性示例)铜、金、银、铝、锡、它们的任何组合或者任何其他导电材料。第二多个互连件156耦接到第一多个互连件152。在各种实施方式中，第二多个互连件帽可耦接到在多个第二互连件内的每个互连件，而在其他实施方式中，图像传感器不包括此类帽。

在各种实施方式中，像素设备管芯包括多个电容器158。在各种实施方式中，多个光电二极管中的每个光电二极管电耦接到仅一个电容器，而在其他实施方式中，每个光电二极管电耦接到仅两个电容器。在另外实施方式中，每个光电二极管电耦接到两个以上的电容器。多个电容器158可以是本文所公开的任何类型的电容器，并且可执行本文所公开的任何功能。

如图9所示，多个电容器158可以是深沟槽电容器。在各种实施方式中，多个电容器可包括N+多晶硅材料，但是它们可掺杂其他材料，具体取决于衬底的掺杂。多个电容器可至少部分用涂层160诸如(通过非限制性示例)二氧化硅、氮化硅和具有高介电常数K的其他材料涂覆。在各种实施方式中，多个电容器和相关联的覆盖物可延伸到N+隐埋板160中。隐埋板160可包括耦接到第二多个互连件156中的互连件的公共底板接触部162。在各种实施方式中，隐埋板可接触P-硅层164。在其他实施方式中，隐埋板可以是本文先前所公开的任何类型的隐埋板。

图像传感器包括接合到像素设备管芯154的第二侧170的数字信号处理器管芯166。图像传感器也包括硅通孔(TSV)172。在各种实施方式中，TSV可将像素设备管芯154与数字信号处理管芯166电耦接。在其他实施方式中，TSV可将光电二极管管芯136、像素设备管芯154和数字信号处理管芯166电耦接在一起。在各种实施方式中，TSV 172可在TSV的整个长度上具有恒定的宽度。在其他实施方式中，TSV可从像素设备管芯到数字信号处理管芯变窄。TSV 172可包括宽度大于来自多个电容器158中的电容器的宽度的部分。TSV 172可包括(通过非限制性示例)钨、铜、掺杂多晶硅或任何其他导电材料。

现在参考图10，其示出了具有基部氧化物层的三个管芯堆叠式图像传感器的正面横剖视图。图10的图像传感器可与图9的图像传感器相似或相同，不同之处在于图10的图像传感器包括硅氧化物绝缘体衬底。如图10所示，像素设备管芯174包括基部氧化物层176。基部氧化物层176接触多个深沟槽电容器178的终端180。因此，在多个深沟槽电容器178的形成期间，基部氧化物层176用作蚀刻阻挡部。

参考图11，其示出了用于形成图9和图10的图像传感器的工艺流程。首先，将完全形成的数字信号处理器182接合到薄化的像素设备管芯184。当结合时，像素设备管芯可完全形成或仅部分形成。在各种实施方式中，将数字信号处理器管芯182混合接合(通孔的Cu-Cu接合和在通孔之间的氧化物-氧化物接合)到像素设备管芯，而在其他实施方式中，可使用氧化物或金属层将数字信号处理器管芯182熔合接合(氧化物-氧化物结合)到像素设备管芯184。在像素设备管芯184部分形成并接合到数字信号处理器管芯182的实施方式中，像素设备管芯184随后在接合之后完全形成。

TSV 186随后由像素设备管芯的正面形成，并且可在像素设备管芯与数字信号处理器管芯182之间。TSV将这两个管芯电耦接。随后将完全处理的光电二极管管芯188接合到像素设备管芯184。在各种实施方式中，将光电二极管管芯188混合接合到像素设备管芯184(通孔的Cu-Cu接合和在通孔之间的氧化物-氧化物接合)。此时，随着三个管芯即光电二极管管芯188、像素设备管芯184和数字信号处理器管芯182接合并电耦接在一起，堆叠式图像传感器准备好用于随后的封装操作。

参考图12，其示出了具有偏移硅通孔(TSV)的三个管芯堆叠式图像传感器的正面横剖视图。图12的图像传感器的结构可与图9中描述的图像传感器的结构相同或相似，但有一些不同之处。不同于图9的图像传感器，图12的像素设备管芯190包括第三多个竖直管芯至管芯互连件192。如图所示，像素设备管芯接合到数字信号处理器管芯194。在各种实施方式中，数字信号处理器管芯194包括耦接到第三多个互连件的第四多个互连件196。像素设备管芯190包括完全包含在其中的TSV 198。在各种实施方式中，TSV 198可耦接到第三多个互连件192中的至少一个互连件，进而可将像素设备管芯与数字信号处理器管芯194电耦接。在其他实施方式中，TSV 198可将光电二极管管芯200、像素设备管芯190和数字信号处理器管芯194电耦接在一起。TSV可以是与本文先前描述的TSV相同的任何形状和尺寸。在其他实施方式中，TSV 198可从最靠近数字信号处理器管芯的像素设备管芯侧到最靠近光电二极管管芯的像素设备管芯侧变窄。在各种实施方式中，并且如图所示，TSV可从第三多个互连件196偏移。这种偏移可避免晶圆接合期间的铜泵问题。

参考图13，其示出了用于形成图12的图像传感器的工艺流程。在开始时，将完全处理的光电二极管管芯200混合接合到全厚度的像素设备管芯204。在各种实施方式中，像素设备管芯仅部分形成，而在其他实施方式中，像素设备管芯204在接合时完全形成。在像素设备管芯仅部分形成的实施方式中，像素设备管芯204在接合到光电二极管管芯之后完成处理。完成处理的部分包括在像素设备管芯中形成TSV 206。TSV可由像素设备管芯的背面形成，并且可被定位成偏离所有互连件。然后将完全形成的数字信号处理器管芯208接合到像素设备管芯。在各种实施方式中，将数字信号处理器管芯208混合接合到像素设备管芯，而在其他实施方式中，使用氧化物或金属将其熔合接合。

参考图14，其示出了具有多晶硅填充的TSV的三个管芯堆叠式图像传感器的正面横剖视图。在各种实施方式中，图像传感器可包括多晶硅填充的TSV210。此类TSV可用于代替本文先前所公开的任何其他TSV。可实施反应离子蚀刻(RIE)滞后技术来获得在TSV与多个深沟槽电容器212之间的深度差，其中同时使用RIE形成TSV与深沟槽电容器两者。在其他实施方式中，可使用常规的多光刻步骤在不同时间形成这些结构。在各种实施方式中，TSV也可具有更大的直径，以允许进行比深沟槽电容器更深的蚀刻。

在各种实施方式中，第一管芯的每个光电二极管可电耦接到多个电容器中的仅一个电容器。

在各种实施方式中，本文所公开的一些或全部电容器可包括至少100fF的总电容。类似地，本文所公开一些或全部电容器可具有至少25fF/μm²的密度。

在图像传感器具有多个电容器的的各种实施方式中，这些电容器可以是深沟槽电容器，并且像素设备管芯还可包括接触每个深沟槽电容器的终端的基部氧化物层。在各种实施方式中，图像传感器的TSV的至少一部分可比每个深沟槽电容器宽。

在图像传感器具有TSV的实施方式中，TSV可以是多晶硅填充的TSV。TSV可从像素设备管芯到DSP管芯变窄。与此相反，在其他实施方式中，TSV可从像素设备管芯到DSP管芯变宽。

在以上描述中提到图像传感器的特定实施方式以及实施部件、子部件、方法和子方法的地方，应当显而易见的是，可在不脱离其实质的情况下作出多种修改，并且可将这些实施方式、实施部件、子部件、方法和子方法应用于其他图像传感器。