固态成像器件、用于驱动其的方法、用于制造其的方法与流程
本案是申请号为201280033579.0，申请日为2012年7月5日，题目为“固态成像器件、用于驱动其的方法、用于制造其的方法及电子装置”的申请的分案。
本技术涉及固态成像器件、用于驱动固态成像器件的方法、用于制造固态成像器件的方法以及电子设备，且具体地涉及执行全局曝光的固态成像器件、用于驱动固态成像器件的方法、用于制造固态成像器件的方法以及电子装置。
背景技术：
在固态成像器件，例如，作为一种x-y地址类型固态成像器件的cmos图像传感器中，执行逐像素或者逐行地连续扫描和读出由光电转换部分产生并在光电转换部分中累积的光电荷的操作。在连续扫描的情况下，换言之，如果采用卷动快门作为电子快门，则不可能适合用于在所有像素中累积光电荷的曝光的开始时间和结束时间。因此，对于连续扫描存在在对运动被摄体成像时在成像的图像中出现各种失真的问题。
对于需要高速运动的被摄体的成像和成像的图像的同时性的传感应用(其不能容忍这类图像失真)，采用关于像素阵列部分中的所有像素在相同时刻执行曝光的开始和结束的全局快门作为电子快门。为了实现全局快门，与作为光电转换部分的光电二极管分开地提供例如嵌入式mos电容器作为累积光电荷的区域，即，光电荷累积部分(例如，参考专利文件1)。
但是，为了嵌入式mos电容器在全局快门操作时接收由光电二极管中的光电转换产生并在其中累积的所有光电荷，嵌入式mos电容器需要等于或大于光电二极管的饱和电荷量的饱和电荷量。相反地，以相同的单元像素尺寸考虑它们，则因为在单元像素中存在嵌入式mos电容器，所以光电二极管的面积显著地减小。因此，存在光电二极管的饱和电荷量减小的问题。
作为针对该问题的措施，提出了用于累积在光电二极管和嵌入式mos电容器两者中由光电二极管中的光电转换产生的光电荷的技术(例如，参考专利文件2)。根据现有技术，饱和电荷量是光电二极管和嵌入式mos电容器的饱和电荷量之和。
引文列表
专利文件
专利文件1：日本专利no.3874135
专利文件2：日本专利申请特开no.2009-268083
技术实现要素：
技术问题
但是，甚至专利文件2中公开的现有技术与没有全局快门功能的cmos图像传感器相比在饱和电荷量方面显著地更差。这是由于不仅需要添加光电荷累积部分(在现有技术的情况下嵌入式mos电容器)而且需要进一步在单元像素中添加晶体管以实现全局曝光。这造成图像的动态范围的减小。
此外，除实现上述全局曝光的现有技术之外，容易假定不使用嵌入式mos电容器而使用具有更高的单位面积电容值的电容器作为电荷累积部分。但是，通常大量漏电流从具有高的单位面积电容值的电容器流出，且存在比如暗电流或者白点之类的、黑暗中的特性的恶化变得显著的问题。
此外，如果在其中经由溢出路径集成光电二极管和存储器部分的上述像素结构中在固态成像器件中包括的像素的溢出路径的势垒中存在变化，则成像的图像的质量降低。因此，需要抑制固态成像器件中包括的像素的溢出路径的势垒的变化的影响，并改进成像的图像的质量。
因此，本技术可以通过利用全局曝光获得具有宽动态范围和低噪声的图像。
技术效果
根据本技术的第一或者第二方面，可以通过利用全局曝光获得具有宽动态范围和低噪声的图像。
根据本技术的第三、第五和第六方面，可以获得高质量图像。此外，根据本技术的第四方面，可以制造获取高质量图像的固态成像器件。
附图说明
图1是示出本技术应用到的cmos图像传感器的配置的概述的系统框图。
图2是示出本技术应用到的cmos图像传感器的另一系统配置的(第一)系统框图。
图3是示出本技术应用到的cmos图像传感器的另一系统配置的(第二)系统框图。
图4a和图4b是嵌入式mos电容器和表面侧mos电容器的说明图。
图5a和图5b是多个电容器结构的组合的说明图。
图6a和图6b是示出第二电荷累积部分的其它配置示例的(第一)横截面图。
图7a和图7b是示出第二电荷累积部分的其它配置示例的(第二)横截面图。
图8是示出单元像素的电路配置的电路图。
图9是示出单元像素的像素结构的示意图。
图10是为了单元像素的电路操作的描述而提供的时序图。
图11是为了单元像素的电路操作的描述而提供的(第一)电位图。
图12是为了单元像素的电路操作的描述而提供的(第二)电位图。
图13是为了单元像素的电路操作的描述而提供的(第三)电位图。
图14是为了单元像素的电路操作的描述而提供的(第四)电位图。
图15是为了单元像素的电路操作的描述而提供的(第五)电位图。
图16是为了单元像素的电路操作的描述而提供的(第六)电位图。
图17是为了单元像素的电路操作的描述而提供的(第七)电位图。
图18是为了单元像素的电路操作的描述而提供的(第八)电位图。
图19是示出单元像素的修改例1的电路配置的电路图。
图20是示出单元像素的修改例2的电路配置的电路图。
图21是为了单元像素的修改例2的电路操作的描述而提供的时序图。
图22是示出根据像素共享的特定示例1的电路配置的电路图。
图23是示出根据像素共享的特定示例2的电路配置的电路图。
图24是为了fd部分、第一电荷累积部分和第二电荷累积部分钳制(pinning)衬底表面和耦合电位的要求的描述而提供的衬底深度方向上的电位图。
图25是为了信号处理单元中的处理示例1和处理示例2的情况下信号处理的描述而提供的时序图。
图26是为了处理示例3的情况下信号处理的描述而提供的入射光量-输出的(第一)特性曲线图。
图27a和27b是为了处理示例3的情况的描述而提供的入射光量-输出的(第二)特性曲线图。
图28是为了根据修改例的单元像素的电路操作的描述而提供的时序图。
图29a和图29b是根据参考例的单元像素的操作说明图。
图30示出用于实现长时间曝光的电路操作的列处理单元、信号处理单元和数据存储单元的外围设备的配置示例。
图31是为了以长时间曝光的单元像素的电路操作的描述而提供的(第一)时序图。
图32是为了以长时间曝光的单元像素的电路操作的描述而提供的(第二)时序图。
图33是为了以长时间曝光的单元像素的电路操作的描述而提供的(第一)电位图。
图34是为了以长时间曝光的单元像素的电路操作的描述而提供的(第二)电位图。
图35是为了以长时间曝光的单元像素的电路操作的描述而提供的(第三)电位图。
图36是为了以长时间曝光的单元像素的电路操作的描述而提供的(第四)电位图。
图37是为了以长时间曝光的单元像素的电路操作的描述而提供的时序图的修改例。
图38是为了以长时间曝光的单元像素的修改例2的电路操作的描述而提供的(第一)时序图。
图39是为了以长时间曝光的单元像素的修改例2的电路操作的描述而提供的(第二)时序图。
图40是示出其中省略第二电荷累积部分的单元像素的电路配置的电路图。
图41是示出其中省略第二电荷累积部分的单元像素的像素结构的示意图。
图42是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的时序图。
图43是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第一)电位图。
图44是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第二)电位图。
图45是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第三)电位图。
图46是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第四)电位图。
图47是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第五)电位图。
图48是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第六)电位图。
图49是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第七)电位图。
图50是为了其中省略第二电荷累积部分的单元像素的电路操作的描述而提供的(第八)电位图。
图51是为了其中省略第二电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第一)时序图。
图52是为了其中省略第二电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第二)时序图。
图53是为了其中省略第二电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第一)电位图。
图54是为了其中省略第二电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第二)电位图。
图55是为了其中省略第三电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第三)电位图。
图56是为了其中省略第四电荷累积部分的单元像素以长时间曝光的电路操作的描述而提供的(第四)电位图。
图57是示出已知单元像素的结构的简图。
图58是在图57中的x方向上的电位图。
图59(1)到图59(5)是解释曝光操作的简图。
图60(1)到图60(5)是解释曝光操作的简图。
图61是示出用于驱动单元像素的方法的时序图。
图62a到图62c是解释要解决的问题的简图。
图63是解释要解决的问题的简图。
图64a和图64b是示出图1的cmos图像传感器中采用的单元像素的结构的简图。
图65a和图65b是解释实施例中对单元像素的考虑的简图。
图66a到图66c是解释实施例中对单元像素的考虑的简图。
图67是实施例中单元像素的电位图。
图68a到图68c是解释实施例中在单元像素中累积光电荷的操作的简图。
图69是解释单元像素的特定示例1的简图。
图70是解释单元像素的特定示例2的简图。
图71是解释制造单元像素的方法的简图。
图72是解释制造单元像素的方法的简图。
图73是示出单元像素的另一结构的简图。
图74a和图74b是示出单元像素的另一结构的简图。
图75是示出单元像素的另一结构的简图。
图76是示出单元像素的另一配置示例的简图。
图77是根据本技术应用到的实施例的电子装置的示意性框图。
具体实施方式
<1.本技术应用到的固态成像器件>
[1-1.基本系统配置]
图1是示出本技术应用到的固态成像器件，例如，作为一种x-y地址类型固态成像器件的cmos图像传感器的配置的概述的系统框图。这里，该cmos图像传感器指示通过应用或者局部地使用cmos工艺而制造的图像传感器。
根据应用示例的cmos图像传感器10包括在未示出的半导体衬底(芯片)上形成的像素阵列单元11和在与像素阵列单元11相同的半导体衬底上集成的外围电路单元。该外围电路单元例如由垂直驱动单元12、列处理单元13、水平驱动单元14和系统控制单元15配置。
cmos图像传感器10另外包括信号处理单元18和数据存储单元19。该信号处理单元18和数据存储单元19可以安装在与cmos图像传感器10相同的衬底上或者可以设置在与cmos图像传感器10不同的衬底上。此外，信号处理单元18和数据存储单元19的处理可以由在与cmos图像传感器10的衬底不同的衬底上提供的外部信号处理单元，例如，dsp(数字信号处理器)电路或者软件执行。
像素阵列单元11配置为使得单元像素(以下也可以简称为“像素”)在行方向和列方向上，即，以矩阵二维地设置，其中每一单元像素具有用于根据接收到的光量而产生和累积光电荷的光电转换部分。这里，行方向指示在像素行(也就是，水平方向)上像素的布置方向，且列方向指示在像素列(也就是，垂直方向)上像素的布置方向。单元像素的特定电路配置和像素结构的细节将在之后描述。
在像素阵列单元11中，像素驱动线16对于矩阵的像素阵列的每一像素行沿着行方向布线，且垂直信号线17对于每一像素列沿着列方向布线。像素驱动线16在从像素读出信号时发送用于驱动的驱动信号。在图1中，像素驱动线16示为一条线；但是，线的数目不限于一条。像素驱动线16的一端连接到与垂直驱动单元12的每一行对应的输出端。
垂直驱动单元12由移位寄存器、地址解码器等配置并同时驱动像素阵列单元11的全部像素，或者一次性驱动每一行中的像素等。换句话说，垂直驱动单元12配置与控制垂直驱动单元12的系统控制单元15一起驱动像素阵列单元11的像素的驱动单元。虽然省略垂直驱动单元12的特定配置的图示，但是该垂直驱动单元12通常包括两个扫描系统，即读取扫描系统和清扫扫描系统(sweepscanningsystem)。
该读取扫描系统逐行地选择性地依次扫描像素阵列单元11的单元像素以从单元像素读取信号。从单元像素读取的信号是模拟信号。清扫扫描系统在读取扫描之前，仅在快门速度的时间内，关于要读取的行(要由读取扫描系统关于其执行读取扫描)执行清扫扫描。
通过清扫扫描系统的清扫扫描，从要读取的行中的单元像素的光电转换部分扫除不必要电荷，因此，复位光电转换部分。由清扫扫描系统扫除(复位)不必要电荷以执行所谓的电子快门操作。这里，电子快门操作指示丢弃光电转换部分的光电荷和新开始曝光(开始光电荷的累积)的操作。
由读取扫描系统的读取操作读取的信号对应于在紧接在之前的读取操作或者电子快门操作之后接收到的光量。单元像素中的光电荷的曝光时间由从紧接的前一读取操作的读取定时或者电子快门操作的清扫定时到当前读取操作的读取定时的时段定义。
将由垂直驱动单元12选择性地扫描的像素行中从单元像素输出的信号一次一个像素列地通过每一垂直信号线17输入到列处理单元13。列处理单元13对于像素阵列单元11的每一像素列，关于通过垂直信号线17从所选的行中的像素输出的信号执行指定的信号处理，并且临时保存信号处理之后的像素信号。
具体地说，列处理单元13至少执行噪声去除处理，例如，cds(相关二重采样)处理作为信号处理。通过列处理单元13的cds处理，去除对像素唯一的复位噪声和固定模式噪声，比如像素中放大晶体管的阈值的变化。除该噪声去除处理之外，列处理单元13也可以具有ad(模/数)转换功能，例如，将模拟像素信号转换为数字信号并输出该数字信号。
该水平驱动单元14由移位寄存器、地址解码器等配置，并依次选择与列处理单元13的像素列对应的单元电路。通过水平驱动单元14的选择性扫描，依次输出对于每一单元电路由列处理单元13执行了信号处理的像素信号。
系统控制单元15由产生各种定时信号等的定时发生器配置，并基于由定时发生器产生的各种定时执行垂直驱动单元12、列处理单元13、水平驱动单元14等的驱动控制。
信号处理单元18至少具有计算处理功能并关于从列处理单元13输出的像素信号执行各种信号处理，比如计算处理。在信号处理单元18的信号处理时，数据存储单元19临时存储处理所需的数据。
具有上述配置的cmos图像传感器10采用在相同定时关于像素阵列单元11中的全部像素执行曝光的开始和结束的全局曝光。换句话说，cmos图像传感器10能够对于全部像素同时曝光。通过由包括垂直驱动单元12和系统控制单元15的驱动单元驱动来执行该全局曝光。实现全局曝光的全局快门功能是适于感测应用的快门操作，该感测应用要求高速移动的被摄体的成像和成像的图像的同时性。
[1-2.其它系统配置]
本技术应用到的cmos图像传感器10不限于具有上述系统配置的cmos图像传感器。以下系统配置可以引用为其它系统配置。
例如，如图2所示，可以引用具有如下系统配置的cmos图像传感器10a，在该系统配置中，在列处理单元13的后级中放置数据存储单元19以将从列处理单元13输出的像素信号通过数据存储单元19提供到信号处理单元18。
此外，如图3所示，可以引用具有以下系统配置的cmos图像传感器10b，在该系统配置中，列处理单元13具有关于像素阵列单元11的每一列或者每多个列执行ad转换的ad转换功能，且与列处理单元13并行地提供数据存储单元19和信号处理单元18。
<2.实施例的描述>
为了实现全局曝光，根据实施例的固态成像器件(例如，cmos图像传感器)在单元像素中包括第一和第二电荷累积部分这两个，以保证与实现全局曝光的现有技术相比，在黑暗中或者在低光条件下更大的饱和电荷量而不恶化成像的图像的质量。另外，将嵌入式mos电容器用作第一电荷累积部分，且将具有比第一电荷累积部分更高的单位面积电容值的电容器用作第二电荷累积部分。
优选地是，对于第一和第二电荷累积部分应该以下面的方式设置饱和电荷量的量值关系。换句话说，优选地是，第一电荷累积部分应该具有比光电转换部分的饱和电荷量更小的饱和电荷量。
当将第一电荷累积部分的饱和电荷量设置为小于光电转换部分的饱和电荷量时，由第二电荷累积部分补偿该差值。因此，当将第一电荷累积部分的饱和电荷量添加到第二电荷累积部分时，对于第二电荷累积部分来说需要具有总计等于或大于光电转换部分的饱和电荷量的饱和电荷量。
如上所述，在单元像素中提供第一和第二电荷累积部分这两个，并且将嵌入式mos电容器用作第一电荷累积部分，而将具有比第一电荷累积部分更高的单位面积电容值的电容器用作第二电荷累积部分；因此，可以获得以下操作和效果。
换句话说，可以显著地增加可以累积光电荷的电容值，换言之，跟在与第一和第二电荷累积部分的总区域相同的区域之上形成嵌入式mos电容器的情况相比，可以保证更大的饱和电荷量。另外，嵌入式mos电容器用于低光条件下的信号，且耐受界面状态、缺陷等的影响。与实现全局曝光的现有技术相比，黑暗中的性质不恶化。因此，在低光条件下成像的图像的质量不恶化。
结果，可以实现展现与具有相同单元像素大小而没有全局快门功能的cmos图像传感器的特性等同的特性的、具有全局快门功能的cmos图像传感器。此外，可以实现与具有相同单元像素大小和全局快门功能的已知cmos图像传感器相比，促进动态范围的显著扩展的cmos图像传感器。
[2-1.电荷累积部分的划分为什么可以增加电荷累积部分的总电容值的原因]
以该方式，将嵌入式mos电容器用作第一电荷累积部分，并且将具有比第一电荷累积部分更高的单位面积电容值的电容器用作第二电荷累积部分；因此，可以增大电荷累积部分的总电容值。这里，将采用数值示例给出为什么可以增大电荷累积部分的总电容值的原因的描述。
例如，考虑形成具有1μm2的面积的电容器的情况。假定第一电荷累积部分的单位面积电容值是1ff/μm2，第二电荷累积部分的单位面积电容值是10ff/μm2，且具有1μm2的面积的整个电容器由第一电荷累积部分形成，则具有1μm2的面积的电容器的电容值是1ff。
此时，如果1μm2的面积的一半由第二电荷累积部分替代，则具有1μm2的面积的电容器的电容值是5.5ff(＝1/2μm2×1ff+1/2μm2×10ff)。换句话说，如果面积的一半由第二电荷累积部分替代，则具有1μm2的面积的电容器的电容值是未替换的情况下的5.5倍高。
此外，如果1μm2的面积的四分之三由第二电荷累积部分替代，则具有1μm2的面积的电容器的电容值是7.75ff，这是未替换的情况下的7.75倍高。此外，当1μm2的面积的一半由第二电荷累积部分替代，假定第二电荷累积部分的单位面积电容值是20ff/μm2，则具有1μm2的面积的电容器的电容值是10.5ff，这是未替换的情况下的10.5倍高。
另一方面，通常大量漏电流从具有高的单位面积电容值的电容器流出，且对于第二电荷累积部分存在比如暗电流或者白点之类的黑暗中的特性的恶化变得显眼的问题。因此，当全部像素的光电荷同时从光电转换部分转移时，在第一电荷累积部分中累积低光条件下的光电荷。这里，“低光条件下的光电荷”指示等于或者小于第一电荷累积部分的饱和电荷量的光电荷。第一电荷累积部分由嵌入式电容器形成，因此耐受界面状态、缺陷等的影响，且在黑暗中比第二电荷累积部分性质更好。
此外，在第一电荷累积部分和第二累积电容器两者中累积高光条件下的光电荷。这里，“高光条件下的光电荷”指示超过第一电荷累积部分的饱和电荷量的光电荷。在应对大量电荷的高光条件下，可以保证高s/n，因此比如暗电流或者白点之类的黑暗中的性质不可能具有影响。因此，即使在大量漏电流流出的第二电荷累积部分中累积高光条件下的光电荷，关于图像质量的影响也极小。
从上述描述很清楚，通过使用嵌入式mos电容器作为第一电荷累积部分和使用具有比第一电荷累积部分更高的单位面积电容值的电容器作为第二电荷累积部分，可以保证较大的饱和电荷量。相反地，如果相等的饱和电荷量是可接受的，则可以通过节省的空间量促进单元像素尺寸的减小。
另外，通过在第一电荷累积部分中累积低光条件下的光电荷，所述第一电荷累积部分在具有比如暗电流或者白点之类的黑暗中的良好性质，同时在第二电荷累积部分中累积高光条件下的光电荷，所述第二电荷累积部分在黑暗中的性质不好，在同时读出全部像素时，在黑暗中或者在低光条件下成像的图像的质量与实现全局曝光的现有技术相比不恶化。
具有比第一电荷累积部分更高的单位面积电容值的电容器，换言之，具有比嵌入式mos电容器更高的单位面积电容值的电容器的示例包括表面型mos电容器。
[2-2.具有高的单位面积电容值的电容器的描述]
这里，将给出配置第一电荷累积部分的嵌入式mos电容器和例如配置第二电荷累积部分的表面侧mos电容器之间的差异的描述。
图4a和图4b示出嵌入式mos电容器a和表面侧mos电容器b。此外，在图4a和图4b中，(a)和(b)分别示出每一mos电容器和等效电路的截面结构。
如图4a和图4b所示，栅极电极23经由任何mos电容器中的栅极氧化膜22设置在半导体衬底21上。在嵌入式mos电容器a的情况下，累积信号电荷的电荷累积区域24在半导体衬底21的深处形成，且在表面型mos电容器b的情况下，在半导体衬底21的衬底表面中形成电荷累积区域25。
在图4a和图4b的(b)中，cox表示栅极氧化膜22的电容值，cch表示衬底表面和电荷累积区域之间的电容值，且csi表示电荷累积区域和衬底之间的电容值。
(在嵌入式电容器的情况下)
假定电荷累积区域24的单位面积电容值是cb，则电容值cb由以下表达式(1)表示：
cb＝cox·cch/(cox+cch)+csi＝cox·{1/(1+cox/cch)}+csi...(1)
这里，假定电荷累积区域和衬底之间的电容值csi充分地低，则表达式(1)可以由以下表达式(2)近似：
cb≈cox·{1/(1+cox/cch)}...(2)
(在表面型电容器的情况下)
假定电荷累积区域的单位面积电容值是cs，则电容值cs由以下表达式(3)表示：
cs＝cox+csi...(3)
这里，假定在电荷累积区域和衬底之间的电容值csi充分地低，则电容值cs可以由栅极氧化膜22的电容值cox近似，如以下表达式(4)表示的：
cs≈cox...(4)
换句话说，电荷累积区域24的单位面积电容值cb和电荷累积区域25的单位面积电容值cs之间的数值关系是cb<cs，且电容值通过代替衬底表面而在衬底中埋入电荷累积区域而减小。相反地，电容值通过使得电荷累积区域从衬底的内部到衬底的表面而增大。
(从材料视角增大单位面积电容值的方法的描述)
单位面积的栅极氧化膜22的电容值cox由以下表达式(5)表示：
cox＝εox/tox...(5)
其中εox是栅极氧化膜22的电容率，且tox是栅极氧化膜22的膜厚度。
虽然从耐压和泄漏量的视点来看，栅极氧化膜22的膜厚度tox是重要的，但是即使膜厚度相等，也可以通过使用具有高电容率的材料来增大单位面积电容值cox。具有高电容率的材料例如包括以下材料：
si3n4：相对电容率7
ta2o5：相对电容率26
hfo2：相对电容率25
zro2：相对电容率25
因为真空电容率和相对电容率的积为每一材料的电容率，所以如果考虑相对电容率对sio2(相对电容率3.9)的比率，则可以估计单位面积电容值的增大。例如，如果假定表面式mos电容器并使用具有相同膜厚度的si3n4代替sio2，则单位面积电容值增加1.8倍，且如果使用ta2o5，则单位面积电容值增加6.7倍。
(从结构视角增大单位面积电容值的方法的描述)
此外，从结构视角来看，可以通过组合多个电容器结构来增大单位面积电容值。组合结构的示例包括图5a和图5b中示出的结构，换言之，其中组合平面mos电容器和结电容器(junctioncapacitor)的结构a和其中组合平面mos电容器和叠层电容器(stackedcapacitor)的结构b。
首先将给出组合结构a的描述。例如，在n型半导体衬底51上形成p型阱52。用作中间电极的n+型半导体区域41在p型阱52的表面层部分上形成，以在与用作下电极的p型阱52之间形成结mos电容器。此外，上电极42经由绝缘膜53设置在衬底表面上，以形成与结mos电容器并行的平面mos电容器。简而言之，以在平面mos电容器和结电容器之间的并行连接形成第二电荷累积部分40。
接下来，将给出组合结构b的描述。第一电荷累积部分30是与在组合结构a的情况下相同的平面mos电容器。第二电荷累积部分40包括在由元件隔离绝缘膜55和56分区的区域中形成的平面mos电容器和在进一步上层中以并行连接形成的叠层电容器。
具体地说，用作下电极的p+(或者n+)型半导体区域43在p型阱52的表面层部分中形成，且中间电极45经由电容器绝缘膜44在半导体区域43上形成。该结构是平面mos电容器的结构。此外，上电极47经由电容器绝缘膜46在中间电极45上形成。该结构是叠层电容器的结构。中间电极45由布线57电连接到n+型半导体区域41。
根据组合结构b，换言之，根据平面mos电容器和叠层电容器的组合结构，可以形成具有更高的单位面积电容值的电容器。
(第二电荷累积部分的其它结构示例)
图6a、图6b、图7a和图7b示出第二电荷累积部分40的其它结构示例。在图6a、图6b、图7a和图7b中，分配相同的附图标记以表示与图5a和图5b中相同的部分。
图6a是示出平面mos电容器的结构的截面图。配置第二电荷累积部分40的平面mos电容器具有以下结构：其中，用作下电极的p+(或者n+)型半导体区域43在p型阱52的表面层部分中形成且上电极45经由电容器绝缘膜44在半导体区域43上形成。
图6b是示出叠层电容器1的结构的截面图。配置第二电荷累积部分40的叠层电容器1具有以下结构：其中，下电极45在元件隔离绝缘膜55上形成且上电极47经由电容器绝缘膜46在下电极45上形成。
图7a是示出叠层电容器2的结构的截面图。配置第二电荷累积部分40的叠层电容器2具有以下结构：其中，具有u形截面的下电极45电连接到n+型半导体区域41且上电极47经由电容器绝缘膜46插入下电极45的内部。
在叠层电容器2的结构的情况下，将电源电压施加到上电极47，或者上电极47接地。根据包括具有u形截面的下电极45和嵌入中间电极45内部的上电极47的叠层电容器2，有益的是，具有比普通叠层电容器，例如叠层电容器1更大的相对面积以对电容值做出贡献。
图7b是示出沟槽式电容器(trenchcapacitor)的结构的截面图。形成配置第二电荷累积部分40的沟槽式电容器，使得以穿过p型阱52直到衬底51的方式形成沟槽48并在沟槽48中形成电容器。
具体地说，沟槽式电容器具有以下结构：其中，用作下电极的n+(或者p+)型半导体区域43在沟槽48的内壁中形成，半导体区域43的内壁被电容器绝缘膜44覆盖，且经由电容器绝缘膜44嵌入上电极45。
此外，第二电荷累积部分40由平面mos电容器、结电容器、叠层电容器或者沟槽式电容器配置，其中电容器绝缘膜的一部分或者全部由具有比二氧化硅膜更高的电容率的材料或其组合配置。具有比二氧化硅膜(sio2)更高的电容率的材料包括si3n4、ta2o5、hfo2、zro2。
如上所述，已经基于图6a、图6b、图7a和图7b给出第二电荷累积部分40的结构的示例的描述。但是，第二电荷累积部分40的结构不限于这些结构示例，并且可以采用直到现在已经开发出的各种方法以对于dram的存储电容器增大电容。
<3.示例1>
以下将给出在像素中包括第一电荷累积部分30和第二电荷累积部分40的单元像素的特定示例的描述。
在整个说明书中，第一电荷累积部分66对应于上述第一电荷累积部分30且第二电荷累积部分67对应于上述第二电荷累积部分40。
(单元像素60a的电路配置)
图8是示出本技术应用到的单元像素60a的电路配置的电路图。如图8所示，单元像素60a例如包括，作为接收光以产生和累积光电荷的光电转换部分的具有p-n结的光电二极管61。光电二极管61根据接收到的光量产生和累积光电荷。
单元像素60a例如进一步包括第一传输门部分62、第二传输门部分63、第三传输门部分64、复位门部分65、第一电荷累积部分66、第二电荷累积部分67、放大晶体管68、选择晶体管69和电荷漏出门部分(chargedraingatesection)70。
在具有上述配置的单元像素60a中，第一和第二电荷累积部分66和67对应于上述第一和第二电荷累积部分30和40。换句话说，从电路的视角来看，在第一传输门部分62和第二传输门部分63之间提供第一电荷累积部分66作为嵌入式mos电容器。将驱动信号sg(以下也称为传送信号sg)施加到第一电荷累积部分66的栅极电极。第二电荷累积部分67由具有比第一电荷累积部分66更高的单位面积电容值的电容器配置。第一和第二电荷累积部分66和67的布局和截面结构的细节将在之后描述。
作为图1中的像素驱动线16，例如多条驱动线连线到每一像素行中的单元像素60a。从图1中的垂直驱动单元12经由像素驱动线16的多条驱动线提供各种驱动信号tg、sg、fg、cg、rst、sel和pg。在上述配置中，晶体管是nmos晶体管，因此这些驱动信号tg、sg、fg、cg、rst、sel和pg是这样的脉冲信号：其在高电平(例如，电源电压vdd)变得活动且在低电平(例如，负电位)变得不活动。
将驱动信号tg作为传送信号施加到第一传输门部分62的栅极电极。从电路的视角来看，第一传输门部分62连接在光电二极管61和第一电荷累积部分66之间。当驱动信号tg(以下也称为传送信号tg)变得活动时，然后第一传输门部分62响应于此建立电连续性，因此将光电二极管61中累积的光电荷传送到第一电荷累积部分66。由第一传输门部分62传送的光电荷临时累积在第一电荷累积部分66中。
将驱动信号fg作为传送信号施加到第二传输门部分63的栅极电极。从电路的视角来看，第二传输门部分63连接在第一电荷累积部分66和放大晶体管68的栅极电极连接到的浮动扩散部分(以下描述为“fd部分”)71之间。fd部分71将光电荷转换为电信号，例如，电压信号，并输出该信号。当驱动信号fg(以下也称为传送信号fg)变得活动时，第二传输门部分63然后响应于此建立电连续，因此将在第一电荷累积部分66中累积的光电荷传送到fd部分71。
将驱动信号cg作为传送信号施加到第三传输门部分64的栅极电极。从电路的视角来看，第三传输门部分64连接在第一电荷累积部分66和第二电荷累积部分67之间。当驱动信号cg(以下也称为传送信号cg)变得活动时，第三传输门部分64然后响应于此建立电连续性，因此耦合第一电荷累积部分66和第二电荷累积部分67的电位。
将驱动信号rst作为复位信号施加到复位门部分65的栅极电极。从电路的视角来看，复位门部分65的一个源极/漏极区域连接到复位电压vdr，且另一源极/漏极区域连接到fd部分71。当驱动信号rst(以下也称为复位信号rst)变得活动时，复位门部分65然后响应于此建立电连续性，因此将fd部分71的电位复位到复位电压vdr的电平。
从电路的视角来看，放大晶体管68的栅极电极连接到fd部分71，且其漏极电极连接到电源电压vdd，且放大晶体管68用作读取通过光电二极管61的光电转换而获得的光电荷的读取电路(被称为源极跟随器电路)的输入部分。换句话说，放大晶体管68的源极电极经由选择晶体管69连接到垂直信号线17，且放大晶体管68以连接到垂直信号线17的一端的恒流源80配置源极跟随器电路。
将驱动信号sel作为选择信号施加到选择晶体管69的栅极电极。从电路的视角来看，选择晶体管69连接在放大晶体管68的源极电极和垂直信号线17之间。当驱动信号sel(以下也称为选择信号sel)变得活动时，选择晶体管69然后响应于此建立电连续性，因此使得单元像素60a为被选状态并将从放大晶体管68输出的像素信号连接到垂直信号线17。
将驱动信号pg作为电荷漏极控制信号施加到电荷漏出门部分70的栅极电极。从电路的视角来看，电荷漏出门部分70连接在光电二极管61和电荷漏极部分(例如，电源电压vdd)之间。当驱动信号pg(以下也称为电荷漏极控制信号pg)变得活动时，电荷漏出门部分70然后响应于此建立电连续性，因此从光电二极管61选择性地漏出光电二极管61中累积的预设指定量或者全部的光电荷到电荷漏出部分。
提供电荷漏出门部分70用于以下目的。换句话说，目的是为了避免光电二极管61以光电荷饱和以及超过饱和电荷量的光电荷溢出到第一和第二电荷累积部分66和67以及周围像素，这是由期间不累积光电荷的时段中使得电荷漏出门部分70导通而引起的。
(单元像素60a的像素结构)
图9是示出单元像素60a的像素结构的示意图，且在图9中分配相同的附图标记以表示与图8中相同的部分。图9示出像素布局的平面模式和分别沿着箭头a-a'和箭头b-b'所取的平面模式的截面部分。
在图9中，如从沿箭头b-b'所取的截面图清楚地看到，光电二极管(pd)61具有包含p-n结的二极管的结构，其中在半导体衬底51的p型阱52中形成n型半导体区域611。光电二极管61包括在其表面层部分中形成的p型半导体区域612，因此是其中耗尽端与界面分离的嵌入式光电二极管(所谓的had(孔累积二极管)传感器结构)。
第一传输门部分62包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极621和在衬底表面层部分中形成的p－型半导体区域622。p－型半导体区域622具有在栅极电极621之下比不形成半导体区域622的情况略深的电位。因此，如从沿着箭头b-b'所取的截面图清楚地看到，p－型半导体区域622形成溢出路径，其将从光电二极管61溢出的、等于或大于指定量的光电荷，或者具体地说，超过光电二极管61的饱和电荷量的光电荷传送到第一电荷累积部分66。
第一电荷累积部分66包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极661，且形成为在栅极电极661之下的嵌入式mos电容器。换句话说，第一电荷累积部分66由包括栅极电极661之下的p型阱52中形成的n型半导体区域662和在其表面层部分中形成的p－型半导体区域663的嵌入式mos电容器配置。
第二传输门部分63包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极631。第二传输门部分63具有第一电荷累积部分66的n型半导体区域662作为一个源极/漏极区域，和用作fd部分71的n+型半导体区域711作为另一源极/漏极区域。
因此，单元像素60a具有在与第一和第二传输门部分62和63相邻地形成的栅极电极661之下形成第一电荷累积部分66作为嵌入式mos电容器的像素结构。
第三传输门部分64包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极641。第三传输门部分64具有第一电荷累积部分66的n型半导体区域662作为一个源极/漏极区域，和在衬底表面层部分中形成的n+型半导体区域642作为另一源极/漏极区域。
第三传输门部分64的n+型半导体区域642电连接到第二电荷累积部分67的一端。第二电荷累积部分67的另一端连接到负侧电源(例如，地)。
第二传输门部分63、第一电荷累积部分66的栅极电极661和第三传输门部分64操作为耦合或者划分fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位。
此外，第三传输门部分64具有在沟道部分的表面层部分中形成n－型半导体区域643的结构。n－型半导体区域643具有在栅极电极641之下比不形成半导体区域643的情况略深的电位。因此，如从沿着箭头a-a'所取的截面图清楚地看到，n－型半导体区域643形成将超过第一电荷累积部分66的饱和电荷量的光电荷传送到第二电荷累积部分67的溢出路径。
这里，重要的是，在第一和第三传输门部分62和64之下形成的溢出路径应该形成为使得第一电荷累积部分66中累积的光电荷不泄漏到光电二极管61而是传送到第二电荷累积部分67。
以该方式，单元像素60a具有在第三传输门部分64的栅极电极641之下的溢出路径；因此，可以也在第二电荷累积部分67中累积从高光条件下光电二极管61溢出的光电荷。具体地说，即使第三传输门部分64不导通，从第一电荷累积部分66溢出的、等于或大于指定量的光电荷可以传送到第二电荷累积部分67并累积在第二电荷累积部分67中。因此，可以将第一电荷累积部分的饱和电荷量设置为小于光电二极管61的饱和电荷量。
(单元像素60a的电路操作)
接下来，将参考图10的时序图和图11到图18的电位图给出单元像素60a的电路操作的描述。
图10示出单元像素60a的选择信号sel、复位信号rst、传送信号tg、电荷漏出控制信号pg、传送信号cg、传送信号sg和传送信号fg的时序图。此外，图11到图18示出分别在图10的时序图的时间ta到th在第n行中的单元像素60a的电位的状态。
首先，在时间t1，在电荷漏出控制信号pg保持活动时，选择信号sel、复位信号rst、传送信号cg、传送信号sg和传送信号fg在所有像素中同时变得活动。因此，选择晶体管69、复位门部分65、第三传输门部分64、第一电荷累积部分66的栅极电极661、第二传输门部分63和电荷漏出门部分70建立电连续性。
图11示出在时间t1和时间t2之间的时间ta的单元像素60a的电位的状态。以该方式，fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位耦合，且复位耦合的区域。
随后，复位信号rst、选择信号sel、传送信号fg、传送信号sg和传送信号cg依此次序在所有像素中同时变得不活动。在时间t2，电荷漏出控制信号pg然后在所有像素中同时变得不活动。因此，对全部像素公共的曝光时段开始。
图12示出在时间t2和时间t3之间的时间tb的单元像素60a的电位的状态。以该方式，虽然在光电二极管61中累积光电荷，但是如果在高光条件下，则从光电二极管61溢出的光电荷也经由第一传输门部分62的溢出路径累积在第一电荷累积部分66中。此外，如果第一电荷累积部分66饱和，则从第一电荷累积部分66溢出的光电荷经由第三传输门部分64的溢出路径累积在第二电荷累积部分67中。如果在低光条件下，则光电荷仅累积在光电二极管61中。
接下来，在时间t3，传送信号tg和传送信号sg变得活动且第一传输门部分62和第一电荷累积部分66的栅极电极661建立电连续性。
图13示出在时间t3和时间t4之间的时间tc的单元像素60a的电位的状态。以该方式，将光电二极管61中累积的光电荷传送到第一电荷累积部分66并累积在第一电荷累积部分66中。
接下来，在时间t4，在所有像素中，传送信号tg变得不活动且同时电荷漏出控制信号pg变得活动。第一传输门部分62然后打破电连续性且同时电荷漏出门部分70建立电连续性。因此，对全部像素公共的曝光时段结束。
随后，传送信号sg也变得不活动，且第一电荷累积部分66的栅极电极661打破电连续性，因此第一电荷累积部分66的电位恢复到它的初始电平。此时，如果第一电荷累积部分66的累积的电荷量超过该饱和电荷量，则从第一电荷累积部分66溢出的光电荷经由第三传输门部分64的溢出路径传送到第二电荷累积部分67。
在对全部像素公共的曝光时间结束之后，逐行地依次读取累积的光电荷。
具体地说，在时间t5，在第n行中的选择信号sel变得活动，且第n行中的选择晶体管69建立电连续性，因此使得第n行中的单元像素60a为被选状态。同时，复位信号rst变得活动且复位门部分65建立电连续性，因此fd部分71复位。在时间t6，复位信号rst然后变得不活动。
图14示出在时间t6和时间t7之间的时间td的单元像素60a的电位的状态。在该状态下的fd部分71的电位作为第一复位电平n1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t7，传送信号fg变得活动，因此第二传输门部分63建立电连续性。
图15示出在时间t7和时间t8之间的时间te的单元像素60a的电位的状态。以该方式，第一电荷累积部分66中累积的光电荷传送到fd部分71。
接下来，在时间t8，传送信号fg变得不活动，且第二传输门部分63打破电连续性。
图16示出在时间t8和时间t9之间的时间tf的单元像素60a的电位的状态。该状态下的fd部分71的电位作为根据第一电荷累积部分66的累积电荷量的第一信号电平s1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t9，传送信号cg、sg和fg同时变得活动，且第三传输门部分64、第一电荷累积部分66的栅极电极661和第二传输门部分63一起建立电连续性。
图17示出在时间t9和时间t10之间的时间tg的单元像素60a的电位的状态。以该方式，fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位耦合，且在整个耦合的区域上累积光电荷。光电荷作为第二信号电平s2通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t10，复位信号rst变得活动，且复位门部分65建立电连续性。因此，复位其中fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位耦合的区域。
接下来，在时间t11，复位信号变得不活动，且复位门部分65打破电连续性。
图18示出在时间t11和时间t12之间的时间th的单元像素60a的电位的状态。在该状态下电位耦合区域的电位作为第二复位电平n2通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t12，在第n行中的选择信号sel变得不活动，且第n行中的选择晶体管69打破电连续性，因此使得第n行中的单元像素60a为非被选状态。
随后，使得传送信号fg、传送信号sg和传送信号cg依此次序为不活动状态，且第二传输门部分63、第一电荷累积部分66的栅极电极661和第三传输门部分64打破电连续性。
使得传送信号fg、传送信号sg和传送信号cg依此次序为不活动状态的原因是，在第二电荷累积部分67中累积在第一电荷累积部分66的栅极电极661导通的状态下在衬底表面中累积的沟道电荷。不同于fd部分71，第二电荷累积部分67不单独复位；因此，没有比如通过复位沟道电荷在像素信号中出现偏移之类的担心。
通过上述一系列电路操作，第一复位电平n1、第一信号电平s1、第二信号电平s2和第二复位电平n2从单元像素60a依次输出到垂直信号线17。在后级的信号处理单元中关于以该方式依次输出的第一复位电平n1、第一信号电平s1、第二信号电平s2和第二复位电平n2执行指定的信号处理。信号处理的细节将在之后描述。
如上所述，根据单元像素60a，可以通过使用嵌入式mos电容器作为第一电荷累积部分66和使用具有比第一电荷累积部分66更高的单位面积电容值的电容器作为第二电荷累积部分67，来保证较大的饱和电荷量。相反地，如果相等的饱和电荷量可接受，则可以通过节省的空间量促进单元像素尺寸的减小。
另外，在同时读出全部像素时，低光条件下的光电荷在黑暗中的性质好的第一电荷累积部分66中累积，而在高光条件下的光电荷在黑暗中的性质不好的第二电荷累积部分67中累积。因此，与实现全局曝光的现有技术相比，不恶化在黑暗中或者在低光条件下成像的图像的质量。
(修改例1)
图19是示出根据单元像素60a的修改例1的单元像素60a1的电路配置的电路图，且在该图中分配相同的附图标记以表示与图8中相同的部分。
根据修改例1的单元像素60a1在省略电荷漏出门部分70的方面不同于单元像素60a。
例如，如果在不累积光电荷的时段期间，以另一方法防止光电二极管61的饱和或者没有光电二极管61以光电荷饱和的可能性，则可以以该方式省略电荷漏出门部分70。
(修改例2)
图20是示出根据单元像素60a的修改例2的单元像素60a2的电路配置的电路图，且在该图中分配相同的附图标记以表示与图8中相同的部分。
根据修改例2的单元像素60a2在省略选择晶体管69的方面不同于单元像素60a。另外，单元像素60a2实现通过使得要施加到复位门部分65的漏极电极的漏极电压drn可变而以选择晶体管69选择像素的功能。
具体地说，将高压作为漏极电压drn施加到复位门部分65的漏极电极；因此，放大晶体管68变得活动以执行输出信号的操作。换句话说，放大晶体管68与漏极电压drn的切换操作合作地作为选择晶体管操作。通过省略选择晶体管69，存在能够每像素地将配置单元像素60的电路元件的数目减小一个元件的优点。
图21是示出类似于图10的、就单元像素60a2的电路操作而言信号的状态的时序图。
电路操作基本上与单元像素60a的电路操作的情况相同，且仅复位信号rst的定时不同。
(像素共享)
在单元像素60a、60a1和60a2中，配置像素的电路元件可以在多个像素之间共享。
图22是示出根据像素共享的特定示例1的电路配置的电路图。这里，作为示例引用的是在彼此相邻的四个像素60a-1到60a-4之间共享像素组成元件的一部分的情况。但是，共享像素的数目不限于四个像素。此外，作为相邻的四个像素60a-1到60a-4的关系，例如，可以在包括行方向上的两个像素和列方向上的两个像素的四个像素，或者列方向上的四个像素之间进行共享。
在特定示例1中，作为示例引用的是单元像素60a的像素配置的情况的像素共享。包括复位门部分65的fd部分71之后的电路元件，换言之，复位门部分65、放大晶体管68和选择晶体管69这三个电路元件在四个像素之间共享。
图23是示出根据像素共享的特定示例2的电路配置的电路图。也在这里，作为示例引用的是，在彼此相邻的四个像素60a-1到60a-4之间提供像素组成元件的一部分的情况。但是，共享像素的数目不限于四个像素。此外，作为相邻的四个像素60a-1到60a-4的关系，例如，可以在包括行方向上的两个像素和列方向上的两个像素的四个像素，或者列方向上的四个像素之间进行共享。
在特定示例2中，作为示例引用的是，根据修改例2的单元像素60a2的像素配置的情况的像素共享。在包括复位门部分65的fd部分71之后的电路元件，换言之，复位门部分65和放大晶体管68这两个电路元件在四个像素之间共享。
以该方式，在多个像素之间共享电路元素的技术的使用除获得类似于单元像素60a的操作和效果之外，还使得可以促进单元像素尺寸的空间节省。另外，由于节省空间，所以可以保证较大的饱和电荷量。相反地，如果相等的饱和电荷量是可接受的，则可以通过节省的空间量促进单元像素尺寸的减小。
这里，将给出第一到第三传输门部分62到64和第一电荷累积部分66的栅极电极661的电位的描述。图24是为在衬底表面的管脚设置和耦合fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位的要求的描述而提供的、在衬底深度方向上的电位图。
在第一到第三传输门部分62到64的非传导状态下栅极电极和第一电荷累积部分66的栅极电极661的电位设置为使得衬底表面为钳制(pinned)状态(例如，负电位)而与紧接在栅极氧化膜以下的导电层无关的电位。使得衬底表面以该方式为钳制状态，且可以获得比如暗电流或者白点之类的黑暗中的性质的改进的效果。
以比复位电压vdr更高的电位，换言之，施加到复位门部分65的漏极的电位的方式设置在第二和第三传输门部分63和64的导通状态下衬底表面以及第一电荷累积部分66的栅极电极661的电位。这使得可以耦合fd部分71、第一电荷累积部分66和第二电荷累积部分67的电位。
<4.噪声去除处理和计算处理的描述>
第一复位电平n1、第一信号电平s1、第二信号电平s2和第二复位电平n2依此次序从单元像素60a和如上面描述的根据其修改例的单元像素输出到垂直信号线17。在后级的信号处理单元，例如，在图1到图3中示出的列处理单元13和信号处理单元18中，关于第一复位电平n1、第一信号电平s1、第二信号电平s2和第二复位电平n2执行指定的噪声去除处理和信号处理。以下将给出作为后级中的单元的列处理单元13中的噪声去除处理和信号处理单元18中的计算处理的描述。
首先，例如，将给出作为噪声去除装置嵌入在列处理单元13中的cds电路中的处理的描述。可以使用具有已知的电路配置的cds电路，并且其电路配置无关紧要。
图25示出为了处理示例1和处理示例2的情况的列处理单元13中的噪声去除处理的描述而提供的时序图。
(处理示例1)
首先，取得基于读出信号时传送到fd部分71的光电荷的电压信号s1和基于光电荷传送到fd部分71之前的复位电平的电压信号n1之间的差值。此外，得到基于fd部分71、电荷累积部分66和第二电荷累积部分67中累积的光电荷的电压信号s2和基于复位fd部分71、第一电荷累积部分66和第二电荷累积部分67之后的复位电平的电压信号n2之间的差值。假定第一差值是sn1，且第二差值是sn2，则sn1＝s1-n1且sn2＝s2-n2。
以该方式，在处理示例1中，关于首先输出的信号s1和n1执行除去复位噪声和对像素唯一的固定模式噪声，比如像素中的放大晶体管的阈值的变化的cds处理。关于之后输出的信号s2和n2执行除去对像素唯一的固定模式噪声，比如像素中放大晶体管的阈值的变化，但是未除去复位噪声的cds处理。但是，这是不需要使用帧存储器的计算处理；因此，存在促进电路配置的简化和成本降低的优点。
(处理示例2)
在处理示例2中，存储装置，例如，帧存储器需要使用先前帧的信息。因此，例如，通过使用数据存储单元19作为信号处理单元18中的存储装置或者使用外部dsp电路中的帧存储器，执行处理示例2的计算处理。
具体地说，首先取得基于在读出信号时传送到fd部分71的光电荷的电压信号s1和基于光电荷传送到fd部分71之前的复位电平的电压信号n1之间的差值。接下来，取得基于fd部分71、第一电荷累积部分66和第二电荷累积部分67中累积的光电荷的电压信号s2和先前帧的电压信号n2a之间的差值。电压信号n2a是基于对于先前帧在fd部分71、第一电荷累积部分66和第二电荷累积部分67中累积的光电荷复位之后的复位电平的信号。假定第一差值是sn1，且第二差值是sn2，则sn1＝s1-n1且sn2＝s2-n2a。
以该方式，在处理示例2中，也关于之后输出的信号s2和n2执行除去复位噪声和对像素唯一的固定模式噪声，比如像素中的放大晶体管的阈值的变化的cds处理。在处理示例2的情况下，虽然需要比如帧存储器的存储装置，但是存在与处理示例1相比可以显著地抑制复位噪声的优点。
(处理示例3)
接下来，将给出信号处理单元18中的计算处理的描述。首先，如果第一差值落入指定范围中，则对于多个像素的每一个、对于每一颜色、对于共享像素单元中的每一特定像素或者均匀地对于全部像素计算第一差值与第二差值的比率作为每一像素的增益，以创建增益表。计算第二差值和增益表的乘积作为第二差值的计算值。
这里，假定第一差值是sn1，第二差值是sn2，增益是g，并且第二差值sn2的计算值是sn2′，则可以基于以下表达式(6)和(7)获得第二差值sn2的增益g和计算值sn2′：
g＝sn1/sn2＝(cfd+cgs+ccap)/cfd...(6)
sn2'＝g×sn2...(7)
其中cfd是fd部分71的电容值，cgs是第一电荷累积部分66的电容值且ccap是第二电荷累积部分67的电容值，且增益g等效于电容比。
图26示出第一差值sn1、第二差值sn2和第二差值sn2的计算值sn2'对入射光量的关系。
接下来，如图27a所示，使用预设的指定阈值vt。在光响应特性中的第一差值sn1在饱和之前且光响应特性是线性的区域中预设指定阈值vt。
如果第一差值sn1不超过指定阈值vt，则输出第一差值sn1作为目标要处理的像素的像素信号sn。换句话说，如果sn1<vt，则sn＝sn1(sn1代替sn)。如果第一差值sn1超过指定阈值vt，则输出第二差值sn2的计算值sn2'作为目标要处理的像素的像素信号sn。换句话说，如果vt≤sn1，则sn＝sn2'(sn2'代替sn)。
(处理示例4)
在下面的计算处理中，如图27b所示，该第一差值sn1和该第二差值sn2的计算值sn2'的值在第一差值sn1下降的指定范围内以预设比率组合，并作为像素信号sn输出。
例如，如以下所示，第一差值sn1和第二差值sn2的计算值sn2'的组合比率在设置为基准的指定阈值vt周围的范围内以级改变。如上所述，在光响应特性中的第一差值sn1在饱和之前且光响应特性是线性的区域中指定阈值vt是预设值。
如果sn1<sn1×0.90，则sn＝sn1.
如果vt×0.90≤sn1<vt×0.94，则sn＝0.9×sn1+0.1×sn2'.
如果vt×0.94≤sn1<vt×0.98，则sn＝0.7×sn1+0.3×sn2'.
如果vt×0.98≤sn1<vt×1.02，则sn＝0.5×sn1+0.5×sn2'.
如果vt×1.02≤sn1<vt×1.06，则sn＝0.3×sn1+0.7×sn2'.
如果vt×1.06≤sn1<vt×1.10，则sn＝0.1×sn1+0.9×sn2'.
如果vt×1.10≤sn1，则sn＝sn2'。
执行这种计算处理以使得可以更流畅地从低光条件下的信号切换到高光条件下的信号。
<5.基准>
上面描述的实施例的特征主要在于，在单元像素中提供两个电荷累积部分66和67，且第二电荷累积部分67由具有比第一电荷累积部分66更高的单位面积电容值的电容器形成。但是，即使两个电荷累积部分66和67的单位面积电容值相等，也可以获得使得能够扩展动态范围的效果。这将参考图28描述。
在光电二极管61的曝光时段中，使得第二传输门部分63在以对光电二极管61的曝光时段的指定比率设置的时段期间导通，因此等于或大于从光电二极管61溢出的指定量的光电荷要漏出。
这里，假定光电二极管61的曝光时段是tpd，且期间从光电二极管61溢出的光电荷在第二电荷累积部分67中累积的时段是tcap。根据图28所示的时序图操作单元像素，且限制第二电荷累积部分67的曝光时段tcap。该操作使得可以压缩高光侧的信息，且至少延伸动态范围，因为第二电荷累积部分67的电容值实质上等于第一电荷累积部分66的电容值。
在读取低光条件下的噪声分量和信号分量之后，fd部分71复位一次，且从光电二极管61溢出并在第二累积部分67中累积的光电荷被作为高光侧的信号读取。不同于其它示例，因为fd部分71复位一次，所以高光侧的信号不包括在第一电荷累积部分66中累积的光电荷。
假定在读出信号时，基于传送到fd部分71的光电荷的电压信号是s1，基于光电荷传送到fd部分71之前的复位电平的电压信号是n1，且第一差值是sn1。此外，假定基于紧接在读出之前复位fd部分71时的、在fd部分71、第一电荷累积部分66和第二电荷累积部分67中累积的光电荷的电压信号是s3。此外，假定在复位电平或者与fd部分71、第一电荷累积部分66和第二电荷累积部分67的复位对应的电平的电压信号是n2，第三差值是sn3，增益是g，且第三差值sn3的计算值是sn3'。因此，可以如下计算：
sn1＝s1-n1
sn3＝s3-n2
g＝sn1/sn3＝(cfd+csg+ccap)/cfd
sn3'＝g×sn3×tpd/tcap
假定在光响应特性中的第一差值sn1在饱和之前且光响应特性是线性的区域中预设的指定阈值是vt，且目标要处理的像素的像素信号是sn，则像素信号sn如下输出：
如果sn1<vt，则sn＝sn1(sn1代替sn)。
如果vt≤sn1，则sn＝sn3'(sn3'代替sn)。
<6.修改例>
[6-1.仅在光电二极管61中累积光电荷的示例]
在上述示例和修改例中，在高光条件下从光电二极管61溢出的光电荷经由第一传输门部分62的溢出路径在第一电荷累积部分66中累积，且经由第三传输门部分64的溢出路径进一步在第二电荷累积部分67中累积。换句话说，该实施例的特征在于，在高光条件下从光电二极管61溢出的光电荷在光电二极管61中累积以及除光电二极管61之外也在第一和第二电荷累积部分66和67中累积。
但是，如从图29a的操作说明图清楚地看到，在上述像素结构中在光电荷的读取时段期间不可以进行曝光。因此，提出仅在光电二极管61中累积光电荷的像素结构作为修改例。
并且在这种情况下，本技术的实质，即累积从光电二极管61读取之后的光电荷，选择性地使用第一电荷累积部分66和第二电荷累积部分67是不改变的。换句话说，在从光电二极管61读取光电荷之后，在第二电荷累积部分67中累积从第一电荷累积部分66溢出的光电荷。为了这样做，自然需要第一电荷累积部分66和第二电荷累积部分67之间的溢出路径。
以该方式，如图29b的操作说明图所示，采用仅在光电二极管61中累积光电荷的像素结构使得可以在光电荷的读取时段期间进行曝光；因此，在成像运动图像时可以实现无缝操作而没有曝光时段的中断。但是，因为光电荷仅在光电二极管61中累积，所以由光电二极管61的饱和电荷量限制动态范围。因此，不能期待动态范围的显著扩展。
但是，作为本技术的实质，累积光电荷，选择性地使用第一电荷累积部分66和第二电荷累积部分67，因此可以减少累积光电荷的电荷累积部分的总面积。因此，可以通过该总面积的减少扩展光电二极管61的面积；因此，可以间接地延伸动态范围。
[6-2.对在短时间曝光和在长时间曝光之间切换电路操作的示例]
如上所述，一方面第二电荷累积部分67在电容器的面积效率方面高，但是另一方面从那里流出大量漏电流。另外，光电荷也在曝光时段期间累积在第二电荷累积部分67中；因此，曝光时段越长，图像质量由漏电流恶化越多。
因此，例如，单元像素的电路操作可以在曝光时间短和曝光时间长的情况之间切换。具体地说，在短时间曝光执行上述电路操作。另一方面，在长时间曝光，例如，在曝光时段期间可以规则地读取累积的光电荷，以不在第二电荷累积部分67中累积光电荷而是仅在光电二极管61和第一电荷累积部分66中累积光电荷。
(实现在长时间曝光的电路操作的配置示例)
图30示出用于实现在长时间曝光的电路操作的列处理单元13、信号处理单元18和数据存储单元19的外围设备的配置示例。
在列处理单元13与信号处理单元18和数据存储单元19之间提供开关101。开关101的状态的切换使得可以切换目的地以将从列处理单元13输出的像素信号供应到信号处理单元18和数据存储单元19的任何一个。
此外，信号处理单元18包括存储器111a和111b、加法单元112和另一信号处理单元113。
存储器111a存储从数据存储单元19提供的像素信号，且存储器111b存储经由开关101从列处理单元13提供的像素信号。加法单元112将在存储器111a中存储的像素信号与在存储器111b中存储的像素信号相加，并将相加的像素信号提供到数据存储单元19。
存储器111a和111b每一个具有可以保持等于至少一个像素的像素信号的电容，且例如，将它们的电容值设置为可以保持等于一条线的像素信号的电容。
该另一信号处理单元113关于在数据存储单元19中存储的像素信号执行其它各种信号处理。
(在长时间曝光的单元像素60a的电路操作的示例)
接下来，将参考图31和图32的时序图以及图33到图36的电位图给出在长时间曝光的单元像素60a的电路操作的示例的描述。
图31示出在长时间曝光的单元像素60a的选择信号sel、复位信号rst、传送信号tg、电荷漏出控制信号pg、传送信号cg、传送信号sg和传送信号fg的时序图。此外，图32示出由图31的交替的点划线的框环绕的时段的详细时序图。此外，图33到图36分别示出在图32中的时间ta到td1在第n行中的单元像素60a的电位的状态。
在由图31和图32中的交替的点划线的框环绕的时段，换言之，从时间t2到时间t3的时段期间的电路操作在短时间曝光和在长时间曝光之间不同。以下将给出在此期间的电路操作的描述。
图33示出在时间t2和时间t11之间在时间ta的单元像素60a的电位的状态。以该方式，在光电二极管61中累积光电荷。此外，如果在高光条件下，则从光电二极管61溢出的光电荷经由第一传输门部分62的溢出路径在第一电荷累积部分66中累积。如果在低光条件下，则光电荷仅在光电二极管61中累积。
在时间t11，在第n行中的选择信号sel变得活动，且第n行中的选择晶体管69建立电连续性；因此，使得第n行中的单元像素60a为被选状态。同时，复位信号rst变得活动且复位门部分65建立电连续性，因此fd部分71复位。在时间t21，复位信号rst然后变得不活动。
在时间t21和时间t31之间的时间，fd部分71的电位作为复位电平nl1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t31，传送信号tg、传送信号sg和传送信号fg变得活动，且第一传输门部分62、第一电荷累积部分66的栅极电极661和第二传输门部分63建立电连续性。
图34是示出在时间t31和时间t41之间的时间tb1的单元像素60a的电位的状态的简图。以该方式，耦合fd部分71和第一电荷累积部分66的电位耦合且在从时间t2到时间t31的时段期间在光电二极管61中累积的光电荷被传送到耦合的区域。此外，在时间t31和时间t41之间在光电二极管61中产生的光电荷也被传送到该耦合的区域。
对于从时间t2到时间t31的时间，以不超过光电二极管61和第一电荷累积部分66的饱和电荷量的总数的方式设置累积的电荷量。因此，在该时段期间，光电荷可能从光电二极管61溢出以经由第一传输门部分62的溢出路径累积在第一电荷累积部分66中；但是，光电荷不进一步从第一电荷累积部分66溢出以经由第三传输门部分64的溢出路径累积在第二电荷累积部分67中。
接下来，在时间t41，传送信号tg和传送信号sg变得不活动，且第一传输门部分62和第一电荷累积部分66的栅极电极661打破电连续性。第一传输门部分62然后打破电连续；因此，光电荷恢复为累积在光电二极管61中。
图35是示出在时间t41和时间t51之间的时间tc1的单元像素60a的电位的状态的简图。以该方式，从光电二极管61传送到fd部分71和第一电荷累积部分66的电位耦合的区域的所有光电荷被传送到fd部分71。
接下来，在时间t51，传送信号fg变得不活动，且第二传输门部分63打破电连续性。
图36是示出在时间t51和时间t61之间的时间td1的单元像素60a的电位的状态的简图。在该状态下的fd部分71的电位通过放大晶体管68和选择晶体管69输出到垂直信号线17，作为根据从时间t2到时间t41的时段的光电二极管61和第一电荷累积部分66的累积的电荷量的信号电平sl1。
列处理单元13取得信号电平sl1和信号电平nl1之间的差值。该差值snl1(＝sl1-nl1)然后由列处理单元13经由开关101提供到数据存储单元19以保存在其中。
接下来，在时间t61，选择信号sel变得不活动，且第n行中的选择晶体管69打破电连续性；因此，使得第n行中的单元像素60a为非被选状态。
逐行地执行这些处理，且结果，由每一像素的差值snl1组成的图像数据保存在数据存储单元19中。
接下来，在时间t12到t62，执行类似于在时间t11到t61的操作，且依此次序通过放大晶体管68和选择晶体管69输出复位电平nl2和信号电平sl2到垂直信号线17。
对于期间光电荷在光电二极管61中累积的、从时间t41到时间t32的时间，类似于从时间t2到时间t31的时间，以不超过光电二极管61和第一电荷累积部分66的饱和电荷量的总数的方式设置累积的电荷量。
列处理单元13取得信号电平sl2和信号电平nl2之间的差值。该差值snl2(＝sl2-nl2)然后由列处理单元13经由开关101提供到存储器111b以保存在其中。
另一方面，对应的单元像素60a的差值snl1由数据存储单元19提供到存储器111a以保存在其中。加法单元112将在存储器111a中保存的差值snl1与在存储器111b中保存的差值snl2相加，并使得数据存储单元19保存结合值snla。
逐行地执行这些处理，且结果，由每一像素的结合值snla组成的图像数据保存在数据存储单元19中。
接下来，在时间t13到t63，执行类似于在时间t11到t61的操作，且依此次序通过放大晶体管68和选择晶体管69输出复位电平nl3和信号电平sl3到垂直信号线17。
对于期间光电荷在光电二极管61中累积的、从t42到t33的时间，类似于从时间t2到时间t31的时间，以不超过光电二极管61和第一电荷累积部分66的饱和电荷量的总数的方式设置累积的电荷量。
列处理单元13取得信号电平sl3和信号电平nl3之间的差值。该差值snl3(＝sl3-nl3)然后由列处理单元13经由开关101提供到存储器111b以保存在其中。
另一方面，对应的单元像素60a的结合值snla由数据存储单元19提供到存储器111a以保存在其中。加法单元112将在存储器111a中保存的结合值snla与在存储器111b中保存的差值snl3相加，并使得数据存储单元19保存结合值snla。
逐行地执行这些处理，且结果，由每一像素的结合值snla组成的图像数据保存在数据存储单元19中。
随后，在时间t14到t6n执行类似的处理。换句话说，在对于全部像素的曝光时段期间以当累积的电荷量不超过光电二极管61和第一电荷累积部分66的总数时的时间间隔将输出单元像素60a中累积的光电荷的量作为电信号(像素信号)的中间读取执行n次同时维持曝光，且获得根据每一像素的累积电荷量的结合值snla。
此外，在时间t3到t12，执行类似于以短时间曝光的处理。结果，依此次序通过放大晶体管68和选择晶体管69将复位电平n1、第一信号电平s1、第二信号电平s2和复位电平n2输出到垂直信号线17。
然后基于数据存储单元19中保存的结合值snla、信号电平s1和s2以及复位电平n1和n2产生每一像素的像素信号。
(在长时间曝光的单元像素60a的电路操作的修改例)
图37示出由图31的交替的点划线的框环绕的时段的详细时序图的修改例。
在传送信号sg在从时间t2到t3的时间期间不变得活动而保持不活动方面，图37的时序图不同于上述图32的时序图。换句话说，当在光电二极管61中累积的光电荷经由第一电荷累积部分66传送到fd部分71时，第一电荷累积部分66的栅极电极661保持在非导通状态。
如果光电二极管61的电位在耗尽时充分地浅于第一电荷累积部分66在耗尽时的电位，则可以执行这种操作。
(以长时间曝光的单元像素60a的电路配置的示例)
图38和图39是示出根据单元像素60a的修改例2的单元像素60a2(图20)的、以长时间曝光的电路操作的时序图。图39示出由图38的交替的点划线的框环绕的时段的详细时序图。
类似于图37的时序图，在对全部像素公共的曝光时段期间传送信号sg不变得活动而保持不活动方面，图39的时序图不同于图32的时序图。
(对以短时间曝光的电路操作和以长时间曝光的电路操作之间切换的定时)
这里，将讨论对以短时间曝光的电路操作和以长时间曝光的电路操作之间切换的定时。
为了防止动态范围由于以长时间曝光的电路操作的缘故而减少，需要以满足以下条件表达式(8)的方式设置曝光时段期间的中间读取的数目n(自然数)：
qs≤qm×n...(8)
这里，qs表示在以短时间曝光的电路操作中单元像素60a的饱和电荷量，且qm表示可以由一个中间读取从单元像素60a读取的最大电荷量。换句话说，中间读取的数目n需要被设置为使得中间读取重复n次且因此可以从单元像素60a读取的光电荷量变得等于或大于单元像素60a的饱和电荷量qs。
以下表达式(9)是该表达式(8)的修改：
n≥qs/qm...(9)
由包括单元像素60a的cmos图像传感器10的装置特性确定饱和电荷量qs和最大电荷量qm两者。结果，中间读取的数目n的条件由表达式(9)确定，且中间读取的数目n可以在所获得的条件的范围内预先设置。
另一方面，假定包括cmos图像传感器10的成像装置的曝光时间是te，且中间读取对于一个帧所需的时间是tm，则需要曝光时间te、所需的时间tm和中间读取的数目n满足以下条件表达式(10)：
tm≤te/n...(10)
因此，如果曝光时间te满足以下表达式(11)，可以切换到以长时间曝光的电路操作。
te≥n×tm...(11)
例如，cmos图像传感器10的驱动单元可以基于曝光时间te是否满足条件表达式(11)，自动地在以短时间曝光和以长时间曝光之间切换电路操作。否则，如果曝光时间te满足条件表达式(11)，则该电路操作可以固定为以短时间曝光的电路操作，且如果曝光时间te满足条件表达式(11)，则可以由用户的操作切换电路操作。
如上所述，在长时间曝光的电路操作中，累积和读取光电荷而不在大量漏电流流出的第二电荷累积部分67中累积光电荷且不溢出光电荷。因此，例如，根据曝光时间切换单元像素的电路操作使得可以获得具有宽动态范围和低噪声的图像而与曝光时段无关。
假定动态范围减少的情况；但是，以短时间曝光的电路操作和以长时间曝光的电路操作可以设置为能够由用户的操作切换而与曝光时间te无关。
[6-3.省略第二电荷累积部分67的示例]
此外，可以从单元像素删除第二电荷累积部分67并使用fd部分71作为第二电荷累积部分。换句话说，也可以将从第一电荷累积部分66溢出的光电荷传送到fd部分71并在fd部分71中累积。
(单元像素60b的电路结构)
图40是示出其中省略第二电荷累积部分67的单元像素60b的电路配置的电路图。如图40所示，类似于单元像素60a，该单元像素60b例如包括具有p-n结作为接收光以产生和累积光电荷的光电转换部分的光电二极管61。光电二极管61根据接收到的光量产生和累积光电荷。
该单元像素60b例如进一步包括第一传输门部分62、第二传输门部分63、复位门部分65、第一电荷累积部分66、放大晶体管68、选择晶体管69和电荷漏出门部分70。
在具有上述配置的单元像素60b中，第一电荷累积部分66对应于上述第一电荷累积部分。换句话说，第一电荷累积部分66由嵌入式mos电容器配置。
如图1中的像素驱动线16那样，例如，多条驱动线被连线到每一像素行中的单元像素60b。从图1中的垂直驱动单元12通过像素驱动线16的多条驱动线提供各种驱动信号tg/sg、fg、rst、sel和pg。在上述配置中，晶体管是nmos晶体管，因此这些驱动信号tg/sg、fg、rst、sel和pg是脉冲信号，其在高电平(例如，电源电压vdd)变得活动且在低电平(例如，负电位)变得不活动。
将驱动信号tg/sg作为传送信号施加到第一传输门部分62的栅极电极。从电路的视角来看，第一传输门部分62的一个源极/漏极区域连接到光电二极管61。当驱动信号tg/sg变得活动时，第一传输门部分62然后响应于此建立电连续性，因此将在光电二极管61中累积的光电荷传送到第一电荷累积部分66。由第一传输门部分62传送的光电荷临时累积在第一电荷累积部分66中。
将驱动信号fg作为传送信号施加到第二传输门部分63的栅极电极。从电路的视角来看，第二传输门部分63连接在第一电荷累积部分66和放大晶体管68的栅极电极连接到的fd部分71之间。fd部分71将光电荷转换为电信号，例如，电压信号并输出该信号。当该驱动信号fg变得活动时，该第二传输门部分63然后响应于此建立电连续性并因此将在第一电荷累积部分66中累积的光电荷传送到fd部分71。
将驱动信号rst作为复位信号施加到复位门部分65的栅极电极。从电路的视角来看，复位门部分65的一个源极/漏极区域连接到复位电压vdr，且其另一源极/漏极区域连接到fd部分71。当驱动信号rst变得活动时，复位门部分65然后响应于此建立电连续性，并因此将fd部分71的电位复位到复位电压vdr的电平。
从电路的视角来看，放大晶体管68的栅极电极连接到fd部分71，且其漏极电极连接到电源电压vdd，且放大晶体管68用作读取通过光电二极管61的光电转换而获得的光电荷的读取电路(所谓的源极跟随器电路)的输入部分。换句话说，放大晶体管68的源极电极经由选择晶体管69连接到垂直信号线17，且放大晶体管68以连接到垂直信号线17的一端的恒流源80配置源极跟随器电路。
将驱动信号sel作为选择信号施加到选择晶体管69的栅极电极。从电路的视角来看，选择晶体管69连接在放大晶体管68的源极电极和垂直信号线17之间。当驱动信号sel变得活动时，选择晶体管69然后响应于此建立电连续性，且因此使得单元像素60a为被选状态并将从放大晶体管68输出的像素信号连接到垂直信号线17。
将驱动信号pg作为电荷漏出控制信号施加到电荷漏出门部分70的栅极电极。从电路的视角来看，电荷漏出门部分70连接在光电二极管61和电荷漏出部分(例如，电源电压vdd)之间。当驱动信号pg变得活动时，电荷漏出门部分70然后响应于此建立电连续性，且因此从光电二极管61选择性地漏出光电二极管61中累积的预设指定量或者全部的光电荷到电荷漏出部分。
提供电荷漏出门部分70用于以下目的。换句话说，目的是为了避免光电二极管61以光电荷饱和以及超过饱和电荷量的光电荷溢出到第一电荷累积部分66、fd部分71和周围像素，这是由期间不累积光电荷的时段中使得电荷漏出门部分70导通而引起的。
(单元像素60b的像素结构)
图41是示出单元像素60b的像素结构的示意图，且在该图中分配相同的附图标记以表示与图40中相同的部分。图41示出像素布局的平面模式和分别沿着箭头a-a'和箭头b-b'所取的平面模式的截面部分。
在图41中，如从沿箭头b-b'所取的截面图清楚地看到，光电二极管(pd)61具有包含p-n结的二极管的结构，其中在半导体衬底51上的p型阱52中形成n型半导体区域611。光电二极管61包括在其表面层部分中形成的p型半导体区域612，因此是其中耗尽端与界面分离的嵌入式光电二极管(所谓的had(孔累积二极管)传感器结构)。
第一传输门部分62包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极621和在衬底表面层部分中形成的p－型半导体区域622。p－型半导体区域622具有在栅极电极621之下比不形成半导体区域622的情况下略深的电位。因此，如从沿着箭头b-b'所取的截面图清楚地看到，p－型半导体区域622形成溢出路径，其将从光电二极管61溢出的等于或大于指定量的光电荷，或者具体地说，超过光电二极管61的饱和电荷量的光电荷传送到第一电荷累积部分66。
此外，第一传输门部分62的栅极电极621也用作第一电荷累积部分66的栅极电极661。以另一方式，集成地形成第一传输门部分62的栅极电极621和第一电荷累积部分66的栅极电极661。
第一电荷累积部分66包括也用作第一传输门部分62的栅极电极621的栅极电极661且作为嵌入式mos电容器形成在栅极电极661之下。换句话说，第一电荷累积部分66由包括在栅极电极661之下的p型阱52中形成的n型半导体区域662和在其表面层部分中形成的p－型半导体区域623的嵌入式mos电容器配置。
第二传输门部分63包括经由栅极绝缘膜(未示出)设置在衬底表面上的栅极电极631。第二传输门部分63具有第一电荷累积部分66的n型半导体区域662作为一个源极/漏极区域，和用作fd部分71的n+型半导体区域711作为另一源极/漏极区域。
第二传输门部分63和第一电荷累积部分66的栅极电极661操作以耦合或者划分fd部分71和第一电荷累积部分66的电位。
此外，该第二传输门部分63具有其中在沟道部分的表面层部分中形成n－型半导体区域632的结构。该n－型半导体区域632具有在栅极电极631之下比不形成半导体区域632的情况略深的电位。因此，如从沿着箭头a-a'所取的截面图清楚地看到，n－型半导体区域632形成溢出路径，其将从第一电荷累积部分66溢出的、等于或大于指定量的光电荷，或者具体地说，等于或大于第一电荷累积部分66的饱和电荷量的光电荷传送到fd部分71。
这里，重要的是在第一和第二传输门部分62和63之下形成的溢出路径应该形成为使得第一电荷累积部分66中累积的光电荷不泄漏到光电二极管61而是传送到fd部分71。
以该方式，单元像素60b具有在第二传输门部分63的栅极电极631之下的溢出路径；因此，也可以在fd部分71中累积从在高光条件下的光电二极管61溢出的光电荷。具体地说，即使第二传输门部分63不导通，也可以将从第一电荷累积部分66溢出的、等于或大于指定量的光电荷传送到fd部分71并在fd部分71中累积该光电荷。因此，可以将第一电荷累积部分的饱和电荷量设置为小于光电二极管61的饱和电荷量。
(单元像素60b的电路操作)
接下来，将参考图42的时序图以及图43到图50的电位图给出单元像素60b的电路操作的描述。
图42示出单元像素60b的选择信号sel、复位信号rst、传送信号tg/sg、电荷漏出控制信号pg和传送信号fg的时序图。此外，图43到图50示出分别在图42的时序图的时间ta到tg的、在第n行中的单元像素60b的电位的状态。
首先，在时间t61，在电荷漏出控制信号pg保持活动时，选择信号sel、复位信号rst和传送信号fg在所有像素中同时变得活动。因此，选择晶体管69、复位门部分65、第二传输门部分63和电荷漏出门部分70建立电连续性。
图43示出在时间t61和时间t62之间的时间ta的单元像素60b的电位的状态。以该方式，耦合fd部分71和第一电荷累积部分66的电位耦合且复位该耦合的区域。
随后，传送信号fg、复位信号rst和选择信号sel在所有像素中依此次序同时变得不活动。在时间t62，然后电荷漏出控制信号pg在所有像素中同时变得不活动。因此，对全部像素公共的曝光时段开始。
图44示出在时间t62的单元像素60b的电位的状态。此时，光电荷不累积在光电二极管61和第一电荷累积部分66中。
图45示出在时间t62和时间t63之间的时间tb的单元像素60b的电位的状态。以该方式，虽然在光电二极管61中累积光电荷，但是如果在高光条件下，则从光电二极管61溢出的光电荷经由第一传输门部分62的溢出路径累积在第一电荷累积部分66中。此外，如果第一电荷累积部分66饱和，则从第一电荷累积部分66溢出的光电荷经由第二传输门部分63的溢出路径累积在fd部分71中。如果在低光条件下，则光电荷仅累积在光电二极管61中。
接下来，在时间t63，传送信号tg/sg变得活动且第一传输门部分62和第一电荷累积部分66的栅极电极661建立电连续性。
图46示出在时间t63和时间t64之间的时间tc的单元像素60b的电位的状态。以该方式，光电二极管61中累积的光电荷传送到第一电荷累积部分66并累积在第一电荷累积部分66中。
接下来，在时间t64，在所有像素中，传送信号tg/sg同时变得不活动且同时电荷漏出控制信号pg变得活动。第一传输门部分62和第一电荷累积部分66的栅极电极661然后打破电连续性，且第一电荷累积部分66的电位恢复到其初始电平且电荷漏出门部分70建立电连续性。因此，对全部像素公共的曝光时段结束。此外，如果第一电荷累积部分66的累积的电荷量超过饱和电荷量，则从第一电荷累积部分66溢出的光电荷经由第二传输门部分63的溢出路径累积在fd部分71中。
在对全部像素公共的曝光时段结束之后，逐行地依次读取累积的光电荷。
具体地说，在时间t65，在第n行中的选择信号sel变得活动，且第n行中的选择晶体管69建立电连续性，因此使得第n行中的单元像素60a为被选状态。
图47示出在时间t65和时间t66之间的时间td的单元像素60b的电位的状态。在该状态下fd部分71的电位通过放大晶体管68和选择晶体管69输出到垂直信号线17，作为根据超过第一电荷累积部分66的饱和电荷量的电荷量的第一信号电平s1。
接下来，在时间t66，复位信号rst变得活动，且复位门部分65建立电连续性。因此，复位fd部分71。在时间t67，复位信号rst变得不活动，且复位门部分65打破电连续性。
图48示出在时间t67和时间t68之间的时间te的单元像素60b的电位的状态。在该状态下的fd部分71的电位作为复位电平n1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t68，传送信号fg变得活动，且第二传输门部分63建立电连续性。
图49示出在时间t68和时间t69之间的时间tf的单元像素60b的电位的状态。以该方式，fd部分71和第一电荷累积部分66的电位耦合以将光电荷从第一电荷累积部分66传送到fd部分71。
接下来，在时间t69，传送信号fg变得不活动，且第二传输门部分63打破电连续性。
图50示出在时间t69和时间t70之间的时间tg的单元像素60b的电位的状态。在该状态下fd部分71的电位通过放大晶体管68和选择晶体管69输出到垂直信号线17，作为根据第一电荷累积部分66的累积的电荷量的第二信号电平s2。
接下来，在时间t70，在第n行中的选择信号sel变得不活动，且第n行中的选择晶体管69打破电连续性，因此使得第n行中的单元像素60a为非被选状态。
通过上述一系列电路操作，第一信号电平s1、复位电平n1和第二信号电平s2从单元像素60b依次输出到垂直信号线17。
例如，在列处理单元13中，然后通过取得第一信号电平s1和复位电平n1之间的差值以及复位电平n1和第二信号电平s2之间的差值来执行噪声去除处理。此时，例如，如果取得第一信号电平s1和复位电平n1之间的差值，则可以使用先前帧的复位电平n1。
以该方式，根据单元像素60b，省略第二电荷累积部分67使得可以扩展光电二极管61的面积和保证光电二极管61的较大的饱和电荷量。否则，可以扩展第一电荷累积部分66的面积和保证第一电荷累积部分66的较大的饱和电荷量。相反地，如果可接受相等的饱和电荷量，则可以通过节省的空间量促进单元像素尺寸的减小。
另外，在同时读出全部像素时，低光条件下的光电荷在黑暗中的性质好的第一电荷累积部分66中累积，而在高光条件下的光电荷在黑暗中的性质不好的fd部分71中累积。因此，与实现全局曝光的现有技术相比，不恶化在黑暗中或者在低光条件下成像的图像的质量。
(以长时间曝光的单元像素60b的电路操作)
类似于单元像素60a，也可以在单元像素60b中实现以长时间曝光的电路操作。换句话说，以长时间曝光，在曝光时段期间规则地读取累积的光电荷，且因此可以仅在光电二极管61和第一电荷累积部分66中累积光电荷而不在fd部分71中累积光电荷。
这里，将参考图51和图52的时序图以及图53到图56的电位图给出以长时间曝光的单元像素60b的电路操作的描述。
图51示出单元像素60b的选择信号sel、复位信号rst、传送信号tg/sg、电荷漏出控制信号pg和传送信号fg的时序图。此外，图52示出由图51的交替的点划线的框环绕的时段的详细时序图。此外，图53到图56分别示出在图52的时间ta到td1的单元像素60b的电位的状态。
在由图51和图52中的交替的点划线的框环绕的时段期间，换言之，在从时间t62到时间t63的时段期间的电路操作在以短时间曝光和以长时间曝光之间不同。以下将给出在此时段期间的电路操作的描述。
图52示出在时间t62和时间t611之间的时间ta的单元像素60b的电位的状态。
在时间t611，在第n行中的选择信号sel变得活动，且第n行中的选择晶体管69建立电连续性；因此，使得第n行中的单元像素60a为被选状态。同时，复位信号rst变得活动且复位门部分65建立电连续性，因此fd部分71复位。在时间t621，复位信号rst变得不活动。
在时间t621和时间t631之间的时间，fd部分71的电位作为复位电平nl1通过放大晶体管68和选择晶体管69输出到垂直信号线17。
接下来，在时间t631，传送信号tg/sg和传送信号fg变得活动，且第一传输门部分62、第一电荷累积部分66的栅极电极661和第二传输门部分63建立电连续性。
图54是示出在时间t631和时间t641之间的时间tb1的单元像素60b的电位的状态的简图。以该方式，fd部分71和第一电荷累积部分66的电位耦合且在光电二极管61中累积的光电荷传送到该耦合的区域。此外，在时间t631和时间t641之间在光电二极管61中产生的光电荷也被传送到该耦合的区域。
对于从时间t62到时间t631的时间，以不超过光电二极管61和第一电荷累积部分66的饱和电荷量的总数的方式设置累积的电荷量。因此，在该时段期间，光电荷可能从光电二极管61溢出以经由第一传输门部分62的溢出路径累积在第一电荷累积部分66中；但是，光电荷不进一步从第一电荷累积部分66溢出以经由第二传输门部分63的溢出路径累积在fd部分71中。
接下来，在时间t641，传送信号tg/sg变得不活动，且第一传输门部分62和第一电荷累积部分66的栅极电极661打破电连续性。第一传输门部分62然后打破电连续性；因此，光电荷恢复为累积在光电二极管61中。
图55是示出在时间t641和时间t651之间的时间tc1的单元像素60a的电位的状态的简图。以该方式，传送到其中fd部分71和第一电荷累积部分66的电位耦合的区域的所有光电荷被传送到fd部分71。
接下来，在时间t651，传送信号fg变得不活动，且第二传输门部分63打破电连续性。
图56是示出在时间t651和时间t661之间的时间td1的单元像素60b的电位的状态的简图。在该状态下的fd部分71的电位通过放大晶体管68和选择晶体管69输出到垂直信号线17，作为根据光电二极管61的累积电荷量的第二信号电平sl2。
接下来，在时间t661，选择信号sel变得不活动，且第n行中的选择晶体管69打破电连续性；因此，使得第n行中的单元像素60a为非被选状态。
随后，在时间t612到t66n将与在时间t611到t661的处理类似的处理重复n-1次。结果，复位电平nl2、第三信号电平sl2、...、复位电平nln和信号电平sln依此次序通过放大晶体管68和选择晶体管69输出到垂直信号线17。
类似于单元像素60a的情况，无论何时执行中间读取，都计算与每一像素的累积电荷量对应的结合值。
如上所述，在长时间曝光的电路操作中，类似于单元像素60a，也在单元像素60b中累积和读取光电荷而不在大量漏电流流出的fd部分71中累积光电荷且没有溢出光电荷。因此，例如，根据曝光时间切换单元像素的电路操作使得可以获得具有宽动态范围和低噪声的图像而与曝光时段无关。
[6-4.其它修改例]
此外，虽然将本技术应用于其中以矩阵设置单元像素的cmos图像传感器的情况作为示例，已经在上述实施例中给出描述，但是本技术不限于应用到cmos图像传感器。换句话说，本技术可以应用于其中以矩阵二维地设置单元像素的x-y地址类型的一般固态成像器件。
此外，本技术不仅可以应用于检测入射可见光量的分布并将该分布成像为图像的固态成像器件，而且可以应用于将入射的红外线、x射线、粒子等的量的分布成像为图像的一般固态成像器件。
固态成像器件可以形成到一个芯片中或者可以形成到其中成像单元和信号处理单元或者光学系统封装在一起的模块中，该模块具有成像功能。
此外，本技术中的所有像素指示在图像上出现的部分的所有像素且排除伪像素等。此外，在本技术中，只要图像的时间滞后和失真小到不引起问题的程度，还可以以高速对于每多个行(例如，几十行)进行扫描而代替所有像素的同时操作。此外，在本技术中，也可以不仅将全局快门操作应用于在图像中出现的所有像素而且应用于指定的多个行。
此外，上面描述的单元像素的装置结构的传导类型仅是示例，且n型和p型可以是相反的方面。取决于在单元像素中移动的多数载流子是空穴还是电子，上述单元的电位或者电位的量值关系可以相反。
此外，例如，本技术可以采取以下结构。
固态成像器件包括配置为产生光电荷的光电转换部分和传送光电荷到半导体区域的传输门。用于驱动单元像素的方法包括在光电转换部分中累积光电荷的步骤和在半导体区域中累积光电荷的步骤。形成固态成像器件的方法包括通过掩模中的开口将离子注入到阱层中，通过另一掩模中的开口将附加的离子注入到该阱层中，和通过又一掩模中的开口将其它离子注入到该阱层中。电子装置包括固态成像器件。
<7.示例2>
[7-1.已知的单元像素的结构]
在给出对于图1的cmos图像传感器10采用的单元像素320的结构的描述之前，将给出在专利文件1(日本专利申请特开no.2009-268083)中公开的单元像素220的结构的描述，以容易地理解cmos图像传感器10要解决的问题。
(单元像素220的结构)
图57是示出专利文件1中描述的单元像素220的结构的简图。
单元像素220具有安装用于保存(累积)要从远离浮动扩散区域(电容器)的光电转换元件传送的光电荷的电荷保持区域(以下描述为“存储器部分”)的结构。以下将给出单元像素220的详细说明。
单元像素220包括光电二极管(pd)221作为光电转换元件。光电二极管221是通过在n型衬底231上形成的p型阱层232中在衬底表面侧上形成p型层233并埋入n型埋层234而形成的嵌入式光电二极管。
除嵌入式光电二极管221之外，单元像素220还包括第一传输门222、存储器部分(mem)223、第二传输门224和浮动扩散区域(fd：浮动扩散)225。存储器部分223和浮动扩散区域225被屏蔽光。浮动扩散区域225以下也可以被称为fd部分225。
第一传输门222将在嵌入式光电二极管221中光电转换并在其中累积的电荷通过施加传输脉冲trx而传送到栅极电极222a。存储器部分223由在栅极电极222a之下形成的n型埋沟235形成，并累积从光电二极管221由第一传输门222传送的电荷。因为存储器部分223由埋沟235形成，所以可以抑制在si-sio2界面出现暗电流，因此可以对图像质量的改进做出贡献。
在存储器部分223中，在其上设置栅极电极222a且将传输脉冲trx施加到栅极电极222a；因此，可以在存储器部分223上执行调制。换句话说，将传输脉冲trx施加到栅极电极222a以深化存储器部分223的电位。因此，可以比不执行调制的情况更多地增加存储器部分223的饱和电荷量。
此外，在光电二极管221和存储器部分223之间的边界区域中在栅极电极222a之下提供n-杂质扩散区域(ofb)239。n-杂质扩散区域239形成如果在光电二极管221中累积等于或大于指定量的电荷，则即使在施加断开第一电荷传输门222的足够电压的状态下也允许在光电二极管221中产生的光电荷溢出到存储器部分223的势垒φtrx。以另一方式，形成即使在施加断开第一传输门222的足够电压的状态下也允许在光电二极管221中产生的光电荷溢出到存储器部分223的溢出路径(中间传输路径)230。此外，栅极电极222a还包括作为通过施加传输脉冲trx而将光电二极管221中累积的所有电荷传送到存储器部分223的完全传输路径的功能。这里，断开第一传输门222的足够电压是具有在si表面上形成反转层的量值的电压。可以提供p－杂质扩散区域239代替n－杂质扩散区域239。
第二传输门224通过将传输脉冲trg施加到栅极电极224a而传送在存储器部分223中累积的电荷。fd部分225是由n型层形成的电荷电压转换部分，并将从存储器部分223由第二传输门224传送的电荷转换为电压。
单元像素220进一步包括复位晶体管226、放大晶体管227和选择晶体管228。这里，n沟道mos晶体管例如用于复位晶体管226到选择晶体管228。但是，在这里图示的复位晶体管226到选择晶体管228的传导类型的组合仅是示例，且该组合不限于这些。
复位晶体管226连接在电源vdb和fd部分225之间，并通过施加到复位晶体管226的栅极电极的复位脉冲rst而复位fd部分225。放大晶体管227的漏极电极连接到电源vdo，其栅极电极连接到fd部分225，且放大晶体管227读取fd部分225两端的电压。
例如，选择晶体管228的漏极电极连接到放大晶体管227的源极电极，其源极电极连接到垂直信号线217，且选择晶体管228通过施加到其栅极电极的脉冲选取sel而选择要读取信号的单元像素220。也可以采用其中选择晶体管228连接在电源vdo和放大晶体管227的漏极电极之间的配置。
就复位晶体管226到选择晶体管228而言，取决于读出信号的方法，它们中的一个或者多个还可以被省略或者在多个像素之间共享。
单元像素220进一步包括用于漏光光电二极管221的累积的电荷的电荷漏出部分229。电荷漏出部分229在曝光的开始通过施加到栅极电极229a的控制脉冲abg而将光电二极管221的电荷漏到n型层的漏出部分236。电荷漏出部分229进一步操作以在曝光结束之后在读取时段期间防止光电二极管221的饱和和电荷的溢出。将指定的电压vda施加到漏出部分236。
(存储器部分223的栅极电极的电位)
这里，将给出作为电荷保持区域的存储器部分223的栅极电极222a的电位的描述。
在图57中，作为电荷保持区域的存储器部分223的栅极电极的电位设置为在一时段期间带来钳制状态的电位，对于该时段，使得第一传输门222和第二传输门224中的至少任何一个，例如，第一传输门222为非导通状态。更具体地，当使得第一传输门222或者第二传输门224或者两者为非导通状态时，施加到栅极电极222a和224a的电压设置为带来可以在直接在栅极电极之下的si表面中累积载流子的钳制状态。
如在该示例中，如果形成传输门的晶体管是n型，则当使得第一传输门222为非导通状态时，要施加到栅极电极222a的电压设置为使得p型阱层232的电位比地gnd更负的电压。虽然未示出，但是如果形成传输门的晶体管是p型，则p型阱层变为n型阱层，且设置电压以使得n型阱层的电位高于电源电压vdd。
当使得第一传输门222为非导通状态时要施加到栅极电极222a的电压设置为带来可以在紧接在栅极电极之下的si表面中累积载流子的钳制状态的电压的理由如下：
在图57中，假定第一传输门222的栅极电极222a的电位等于p型阱层232的电位(例如，0v)，则从si表面中的晶体缺陷产生的载流子可以在存储器部分223中累积以产生暗电流，因此图像质量可能恶化。因此，在图57中，在存储器部分223上形成的栅极电极222a的关断(off)电位设置为比p型阱层232的电位更负的电位，例如，-2.0v。因此，在该实施例中，在电荷保持时段期间可以在存储器部分223的si表面中产生空穴(空穴：hole)并再次耦合在si表面中产生的电子(电子：electron)。结果，可以减少暗电流。
在图57中，因为第二传输门224的栅极电极224a存在于存储器部分223的端部，所以可以类似地通过也设置栅极电极224a为负电位而抑制在存储器部分223的端部产生的暗电流。
图57的单元像素220的特征在于，使用在光电二极管221和存储器部分223之间的边界区域中形成的溢出路径230作为优先地在光电二极管221中累积低光条件下产生的电荷的方式。
图58示出在图57的x方向上的电位图。
如从图58的x方向上的电位图清楚地看到，在光电二极管221和存储器部分223之间的边界区域中提供n－杂质扩散区域239以减小该边界区域的电位。电位降低的部分用作溢出路径230。在光电二极管221中产生并超过溢出路径230的电位的电荷自动地泄漏到存储器部分223以累积在存储器部分223中。以另一方式，等于或者小于溢出路径230的电位的产生的电荷累积在光电二极管221中。
这里，溢出路径230具有作为中间电荷传输部分的功能。换句话说，在期间多个像素中的全部同时执行成像操作的曝光时段中，作为中间电荷传输部分的溢出路径230将在光电二极管221中通过光电转换产生并超过由溢出路径230的电位确定的指定电荷量的电荷传送到存储器部分223。
(累积光电荷的操作)
将参考图59(1)到图59(5)和图60(1)到图60(5)给出从曝光的开始(累积的开始)到曝光的结束(累积的结束)的操作的描述。图59(1)到图59(5)示出当入射光的亮度等于或者高于指定亮度且光电荷的累积量大时，换言之，当入射光亮时的光电荷的传送的移动。
首先，(1)将控制脉冲abg施加到栅极电极229a以打开电荷漏出部分229并漏出光电二极管221的电荷。
(2)电荷漏出部分229再次关闭，并且根据入射光的亮度在光电二极管221中产生的光电荷累积在光电二极管221中以开始曝光。在光电二极管221中累积的电荷(经由溢出路径230)跨过光电二极管221和存储器部分223之间的传输路径的势垒φtrx以累积在存储器部分223中。
(3)根据入射光的强度的光电荷累积在光电二极管221和存储器部分223中。在曝光的结尾，复位晶体管226导通，且fd部分225的电荷流尽(复位操作)。
(4)施加传输脉冲trg以导通第二传输门224，且存储器部分223中累积的电荷传送到fd部分225。
(5)接下来，施加传输脉冲trx以导通第一传输门222，且在光电二极管221中累积的电荷传送到存储器部分223。
接下来的图60(1)到图60(5)示出当入射光的亮度低于指定亮度且光电荷的累积量小时，换言之，当入射光暗时的光电荷的传送的移动。
在入射光暗的情况下的驱动也类似于图59(1)到图59(5)的驱动。图60(1)到图60(5)与图59(1)到图59(5)的不同在于因为入射光暗，所以根据入射光强度的光电荷仅在光电二极管221中累积，如图59(2)和图59(3)所示。以另一方式，如果入射光暗，则累积的电荷不跨过传输电路的势垒φtrx。因此，(4)传输脉冲trg的施加不使得电荷由第二传输门224传送到fd部分225，但是，(5)传输脉冲trx的施加使得所有电荷由第一传输门222保存在存储器部分223中。
图61是示出用于驱动图57的单元像素220的方法的时序图。在图61中，(1)到(5)是与上面描述的图59(1)到图59(5)和图60(1)到图60(5)对应的操作；因此，将省略描述。
对于在曝光的结尾的直到(5)的传输操作，电荷保存在存储器部分223和fd部分225中。如上所述，没有电荷保存在黑暗像素中的fd部分225中。
(6)在dh时段中，在fd部分225中累积的电荷被经由放大晶体管227作为第一信号电压读取。
(7)复位晶体管226导通，且fd部分225的电荷流尽。
(8)在p时段中，读取fd部分225的复位电平。
(9)施加传输脉冲trg以导通第二传输门224，且存储器部分223中保存的电荷传送到fd部分225。
(10)在dl时段中，经由放大晶体管227读取fd部分225的电荷作为第二信号电压。
第一和第二信号电压可以通过计算与在p时段中读取的复位电压的差值来获得噪声去除的效果。此时，通过复位操作的ktc噪声叠加在fd部分225中保存的信号电压上；但是，从在存储器部分223中保存的信号电压去除ktc噪声。该信号仅当入射光亮时保存在fd部分225中，且因为获得大量信号电荷，所以光散粒噪声(lightshotnoise)成为主要的噪声分量，且可以忽视由于ktc噪声导致的图像质量的恶化。例如：在10,000e-的信号电荷中产生的光散粒噪声是100e-rms，且信噪比是40.00db。ktc噪声可以通过√(kt/c)获得且是25.4e-rms。假定k是波耳兹曼系数，1.38×10-23(j/k)，t是300(k)的温度，且c是fd部分225的一般电容值，例如，4ff。光散粒噪声和ktc噪声的总和是103.2e-rms，且信噪比是39.73db，且差异很小。
另一方面，如果入射光暗且信号电荷的量小，则所有电荷保存在存储器部分223中，且可以通过计算与复位信号的差值除去ktc噪声。
此外，如从使用光电二极管221和存储器部分223两者以在曝光时段期间累积很清楚的，最大可累积电荷量等于没有安装存储器部分223的像素结构的最大可累积电荷量。因此，由于ktc噪声，图57的单元像素220可以解决图像质量的明显恶化，且进一步使能关于所有像素的同时全局曝光操作而不减小最大可累积电荷量。
(避免输出图像的损坏的先决条件)
这里，将给出在图57的单元像素220中避免输出图像的损坏的先决条件的描述。
假定根据入射光的强度而累积的信号电荷是qsig，由第二传输门224传送到fd部分225的电荷是qh，且由第一传输门222传送到存储器部分223的电荷是ql，则信号电荷qsig＝电荷qh+电荷ql。这里，如参考图60(1)到图60(5)描述的，如果入射光暗且累积的电荷未跨过光电二极管221和存储器部分223之间的势垒φtrx，则qh＝0。
此外，假定由势垒φtrx确定的电荷ql的最大值是qp，如果入射光亮且获得是qsig>qp的累积的电荷，则由qh＝qsig-qp获得的电荷qh由第二传输门224传送到fd部分225以保存。此时，假定势垒φtrx改变，且存在φtrx+δφtrx的像素。假定通过势垒δφtrx的差值的电荷qp的改变量是δqp，如果累积的电荷qsig超过qp+δqp，则存储器部分223中的累积开始且电荷qh变为电荷qh>0且保存在fd部分225中。
换句话说，如果信号电荷qsig≤电荷qp+改变量δqp，则电荷ql＝信号电荷qsig，且电荷qh＝0。两个输出被相加以具有电荷qh+电荷ql＝信号电荷qsig并获得正确的信号。另一方面，如果信号电荷qsig>电荷qp+改变量δqp，则电荷qh和ql是电荷qh＝信号电荷qsig-(电荷qp+改变量δqp)，且作为电荷ql＝电荷qp+改变量δqp读取，且两个输出相加。因此，类似地，电荷qh+电荷ql＝信号电荷qsig，以获得正确的信号。特别地，如果电荷ql的输出充分地小于电荷qp，则可以避免通过相加电荷qh而叠加噪声。
以该方式，如果在电荷qh由第二传输门224传送之后光电二极管221中累积的ql(≤qp)具有在由第一传输门222传送到存储器部分223之后存储器部分223可以保存的电荷量，则势垒φtrx的变化不损坏输出图像。
这里，如果存储器部分223可以保存的最大电荷是qm，则条件是最大电荷qm≥电荷qp以获得没有损坏的输出图像。如果存储器部分223的面积扩展且光电二极管221的面积减小，则容易具有最大电荷qm的势垒φtrx≥电荷qp的关系。但是，实际上，通过增大光电二极管221的面积来增大开口的面积，以使得灵敏度更好，或者在其上不叠加ktc噪音的具有低噪声的信号的范围可以通过增加电荷qp而延伸，等等，因此，重要的是通过最大化电荷qp同时保持最大电荷qm≥电荷qp的关系来实现较高的图像质量。
特别地，如果信号电荷qsig≤电荷qp，则优选地是，电荷qh不应该与电荷ql相加并输出以防止叠加噪声；但是，如果电荷qh≈0，则相加是必要的且因此需要判断是否加上作为阈值的电荷qp的最小值。换句话说，如果存在具有电荷qp-改变量δqp作为由于势垒φtrx的大变化导致的最小值的像素，则存在缩窄其中不叠加电荷qh的噪声的具有低噪声的信号区域的问题。此外，因为需要满足电荷qm≥电荷qp，所以如果存在其中电荷qp+改变量δqp作为最大值的像素，则需要增加电荷qm，且存在由于存储器部分223的扩展和光电二极管221的减小而减小电荷qp的问题。
因此，需要势垒φtrx的变化的减小以改进灵敏度同时光电二极管221的面积最大化，并实现输出图像的更高质量同时低噪声信号范围最大化。
[7-2.要解决的问题]
但是，如在图57的单元像素220中，如果势垒φtrx由光电二极管221和存储器部分223之间第一传输门222的传输路径形成，则对于以下原因存在减小势垒φtrx的变化的限制。
优选地设计形成势垒φtrx的杂质扩散区域(ofb)239的图62a所示的间隔l(以下适当地称为l长度)尽可能窄以最大化光电二极管221的累积电荷qp和存储器部分223的最大电荷量qm。
但是，如图62b所示，杂质扩散区域239的l长度设计得窄；因此，由在离子注入时提供的抗蚀掩模360的抗蚀的宽度中的变化δd显著地影响势垒φtrx的变化δφtrx。换句话说，如果杂质扩散区域239的l长度设计得窄以保证光电二极管221和存储器部分223的面积，则杂质扩散区域239的杂质的密度由于抗蚀的宽度的变化δd的改变而显著地改变，且这也导致势垒φtrx的变化δφtrx的大的改变。
相反地，如图62c所示，如果杂质扩散区域239的l长度设计得宽，则可以抑制势垒φtrx的变化δφtrx；但是，光电二极管221和存储器部分223的面积显著地减小。因此，从光电二极管221的累积电荷qp和存储器部分223的最大电荷量qm的最大化的视角来看，难以在其中第一传输门222用作中间传输路径(溢出路径230)和完全传输路径两者的结构中延伸传输路径的长度(l长度)。
此外，形成设计为在电荷累积之前在耗尽的状态下下降的溢出路径230的杂质扩散区域(ofb)239由光电二极管221的电荷累积调制。
例如，如图63所示，假定光电二极管221和势垒φtrx之间的电容是c1，光电二极管221的其它电容值是cg，且存储器部分223和势垒φtrx之间的电容是c2，则累积电荷的电容cp表示为cp＝cg+c1·c2/(c1+c2)。在这种情况下，如果δqsig的电荷在光电二极管221中累积，则光电二极管221的电位φp改变了δφp＝δqsig/cp。此时，势垒φtrx由δφtrx(p)＝(c1/(c1+c2))·δφp调制。换句话说，δφtrx(p)表示势垒φtrx由因为光电二极管221的电荷累积的光电二极管的电位的改变的调制。
更优选地由光电二极管221的电荷累积的垒调制引起的势垒φtrx的变化δφtrx(p)也减小。但是，需要使得光电二极管221的电位的最深点接近完全传输路径以增加完全传输路径的传送效率。因此，图57的单元像素220具有由于光电二极管221和势垒φtrx之间的电容c1的减小而难以获得减少势垒φtrx的调制量δφtrx(p)的效果的结构。
以该方式，在图57的单元像素220中难以通过光电二极管221的电荷累积减小势垒φtrx的调制量δφtrx(p)。因此，在满足最大电荷qm≥电荷qp时应该被认为是电荷qp的最大值的(电荷qp+改变量δqp)当中的改变量δqp增大。结果，变得需要另外增大最大电荷qm。
[7-3.实施例的单元像素]
(单元像素320的结构)
因此，为了改进图57的单元像素220的变化的减小的限制，换言之，为了促进势垒φtrx的变化的减小和势垒φtrx的调制量δφtrx(p)的减小，该实施例中的cmos图像传感器10采用图64a和图64b示出的使得中间传输路径鲁棒的结构。
换句话说，图64a和图64b示出在cmos图像传感器10中采用的单元像素320的结构。图64a是沿着图64b所示的箭头z-z'所取的单元像素320的截面图，且图64b是示出单元像素320的配置的平面图。
在单元像素320中，光电二极管221的n型埋层334以在存储器部分223之下延伸的方式形成(在衬底的较深侧上)。以另一方式，在图64a所示的截面中n型埋层334形成为l形状。如图所64b示，延伸到存储器部分223侧的光电二极管221的n型埋层334的区域实质上与存储器部分223的栅极电极222a重叠。
在单元像素320中，在存储器部分223的埋沟235的下表面和在存储器部分223之下延伸的n型埋层334的上表面之间的边界区域中形成杂质扩散区域342；因此，提供中间传输路径340。因此，不由第一传输门222控制(调制)中间传输路径340。
以该方式，在埋沟235的下表面和n型埋层334的上表面之间的边界区域中形成杂质扩散区域342；因此，例如，与杂质扩散区域342在埋沟235和n型埋层334的侧面之间的边界区域中形成的情况相比，可以抑制入射光泄漏到杂质扩散区域342。
此外，中间传输路径340仅由在深度方向上杂质的分布形成；因此，由行宽度和掩模的层叠引起的变化减小，因此可以减小势垒φtrx的变化。
以另一方式，由于形成中间传输路径340的杂质扩散区域342的杂质的密度，可以稳定地形成确定光电二极管221的累积的电荷溢出到存储器部分223中的指定电荷量的势垒φtrx。
如上所述，在单元像素320中，可以减小由掩模的未对准引起的势垒φtrx的变化、抗蚀的宽度的变化、来自高密度杂质扩散区域的杂质的扩散、第一传输门222的电极的位置和电位以及光电二极管221的累积电荷量。
另一方面，类似于图57的单元像素220，完全传输路径350在表面侧上形成。因此，将传输脉冲trx施加到第一传输门222以经由完全传输路径350执行完全传输。
因为中间传输路径340和完全传输路径350隔离且由于杂质扩散区域342的杂质的密度可以形成稳定的势垒φtrx，可以通过最大化光电二极管221的面积实现灵敏度的改进，并通过最大化低噪声信号范围实现输出图像的较高质量，而不减小完全传输的传输效率。
如图64b所示，从平面视点来看，除设置在存储器部分223的中心附近之外，杂质扩散区域342也可以设置在比图示的位置更远离光电二极管221的位置或者可以以远离光电二极管221的电位的最深点的方式设置。用作中间传输路径340的杂质扩散区域342以该方式设置在远离光电二极管221的位置；因此，可以进一步减少入射光的泄漏。
(设计单元像素320的考虑)
但是，需要给予图64a和图64b示出的具有使得中间传输路径鲁棒的结构的单元像素320以下考虑。
将参考图65a和图65b和图66a到图66c给出在具有使得中间传输路径鲁棒的结构的单元像素320中可能出现的问题的描述。
图65a和图65b示出当作为图57所示的单元像素220的中间传输路径的溢出路径230简单地重新布置在存储器部分223之下(在深度方向上)时的中间传输路径和完全传输路径的电位图。图65a示出在沿着图64a的箭头x-x'所取的截面中完全传输路径的电位图，且图65b示出在沿着图64a的箭头y-y'所取的截面中中间传输路径的电位图。
如果图65a的完全传输路径当第一传输门222导通时完全地耗尽光电二极管221就足够了。因此，不需要图57所示的单元像素220的溢出路径230，因此光电二极管221和存储器部分223之间的位垒形成为高于当提供溢出路径230时的位垒。
另一方面，图65b的中间传输路径的势垒φtrx对应于图57所示的单元像素220的溢出路径230，因此形成为低于当第一传输门222关断时的完全传输路径。但是，中间传输路径不由第一传输门222控制；因此，即使第一传输门222导通时势垒φtrx也不改变。此外，光电二极管221的电位的最深点形成在接近于完全传输路径的区域中，以增加完全传输的传输效率；因此，到中间传输路径的距离自然变得更远。因此，取决于光电二极管221的累积电荷量的势垒φtrx的调制量δφtrx(p)可以减小。
如上所述，使得中间传输路径鲁棒性的结构延伸在光电二极管221的电位的最深点和中间传输路径之间的距离变得更远；因此可以减小由光电二极管221的电荷累积导致的势垒φtrx的调制量δφtrx(p)。但是，相反地，中间传输路径变得接近于存储器部分223的电位的最深点；因此，关于存储器部分223的电荷累积的势垒φtrx的调制量δφtrx(m)可能变得相对大。在这种情况下，要由第二传输门224传送到fd部分225的电荷qh减少(与从像素的面积期望的量相比)。
将参考图66a到图66c给出更详细的说明。
图66a示出其中电荷不在光电二极管221和存储器部分223中的任何一个中累积的耗尽状态，且其是与图65a和图65b示出的状态相同的状态。
在电荷不累积在光电二极管221和存储器部分223中的任何一个中的耗尽状态下，中间传输路径的高度(势垒)是φtrx。
图66b示出其中从入射光光电转换的电荷(仅)累积在光电二极管221中的状态。
通过光电二极管的电荷累积221，调制中间传输路径，且其高度是是φtrx+δφtrx(p)。假定调制量δφtrx(p)改变了光电二极管221中累积的电荷量，且图66b所示的δφtrx(p)是在累积电荷直到仅光电二极管221中的最大量的状态下的调制量。从光电二极管221观看，φtrx+δφtrx(p)充分地低于(小的)其它路径的位垒的高度；因此，在图66b的状态下在光电二极管221中进一步执行光电转换，且如果产生电荷，则所有产生的电荷溢出到存储器部分223侧。因此，如果在结尾将电荷ql和电荷qh相加，则保持关于光量的信号的线性。
图66c示出其中从图66b的状态下在光电二极管221中进一步光电转换并产生的电荷溢出到存储器部分223中的状态。
从光电二极管221溢出的电荷累积在存储器部分223中。中间传输路径的高度φtrx进一步由存储器部分223中的累积电荷调制，结果是φtrx+δφtrx(p)+δφtrx(m)。这里，δφtrx(m)是关于存储器部分223的电荷累积的势垒φtrx的调制量。此时的问题是关于存储器部分223的电荷累积的势垒φtrx的调制量δφtrx(m)大。换句话说，因为中间传输路径在关于存储器部分223的深度方向上的较深侧上形成，所以中间传输路径和存储器部分223的电位的最深点之间的距离近。另外，因为中间传输路径浮动，所以由存储器部分223的电荷累积导致的电位改变易于被调制。因此，势垒的高度变得高达φtrx+δφtrx(p)+δφtrx(m)，且从光电二极管221观看，与其它位垒的电位差变小。结果，存储器部分223的累积电荷量在到达可以固有地累积在存储器部分223中的电荷量之前开始溢出到存储器部分223之外的其它部分中。这里，可以固有地累积在存储器部分223中的电荷量指示图66c所示的包括存储器部分223中累积的电荷之上的存储器部分223的空区域的区域。如果在存在空区域的状态下产生从光电二极管221到存储器部分223之外的其它部分的溢出路径，则不可能完全利用存储器部分223本质上具有的累积性能。结果，信号关于光量的线性崩溃，且可以实际上使用的信号范围(饱和信号量)变窄。
为了简单地解决该问题，考虑以以下任意方法增加中间传输路径和其它路径之间的电位差：(1)使得从光电二极管221观看的中间传输路径之外的其它路径的位垒仍然较高和(2)降低中间传输路径。但是，这两个措施由于下列理由是不可用的。考虑(1)，因为最初防止信号在相邻像素之间溢出(萌发)，所以其它总线的位垒形成得充分地高；因此，通常不可能进一步增加它们的高度。此外，考虑(2)，因为仅光电二极管221中累积的电荷ql减少，所以要从信号量小的区域使用fd部分225(电荷qh)；因此，s/n恶化且因此不可以简单地进行其选择。
因此，cmos图像传感器10的单元像素320采用图67所示的结构。
图67示出在cmos图像传感器10的单元像素320中，在图64a的沿着箭头x-x'所取的截面上完全传输路径350(第一传输路径)和在图64a的沿着箭头y-y'所取的截面上中间传输路径340(第二传输路径)的电位图。
如图67所示，完全传输路径350的位垒的高度，换言之，势垒φtrx1的高度高于中间传输路径340的位垒的高度，换言之，势垒φtrx2的高度。但是，完全传输路径350的位垒的高度低于除了从光电二极管221到存储器部分223的传输路径之外的路径的位垒的高度。因此，如果不存在中间传输路径340，则在光电二极管221中累积的所有电荷经由完全传输路径350溢出到存储器部分223中。相反地，如果不存在中间传输路径340，则形成完全传输路径350的位垒的高度(势垒φtrx1的高度)以使得光电二极管221中累积的所有电荷经由完全传输路径350溢出到存储器部分223中。
如果完全传输路径350和中间传输路径340的位垒高度用电位表示，则完全传输路径350的电位形成为低于中间传输路径340的电位并高于除了从光电二极管221到存储器部分223的传输路径之外的路径的位垒的电位。
完全传输路径350具有要夹在光电二极管221和存储器部分223之间的结构；因此，在形成中间传输路径340时，用于形成势垒φtrx2的作为电荷传输目的地的存储器部分223的杂质的密度和杂质扩散区域342的杂质的密度之间的密度差减小，且杂质扩散区域342中的位垒由存储器部分223的杂质扩散的可控性不削弱。
除了从光电二极管221到存储器部分223的传输路径之外的路径的位垒例如包括从光电二极管221到电荷漏出部分229的路径的位垒，其是在图67中的光电二极管221的左侧上的位垒。
(在单元像素320中累积光电荷的操作)
将参考图68a到图68c给出在如图67所示形成的单元像素320中累积光电荷的操作的描述。图68a到图68c示出的状态对应于图66a到图66c的状态。
图68a示出其中电荷不在光电二极管221和存储器部分223中的任何一个中累积的耗尽状态，且其是与图67示出的状态相同的状态。
图68b示出其中从入射光光电转换的电荷(仅)累积在光电二极管221中的状态。
通过光电二极管221的电荷累积，调制完全传输路径350和中间传输路径340，且其高度的结果分别是φtrx1+δφtrx1(p)和φtrx2+δφtrx2(p)。中间传输路径340的位垒的高度φtrx2+δφtrx2(p)形成为低于完全传输路径350的位垒的高度φtrx1+δφtrx1(p)。因此，如果在光电二极管221中产生等于或大于指定量的电荷，则电荷首先从光电二极管221经由中间传输路径340溢出到存储器部分223。
在光电二极管221中累积的电荷ql限于中间传输路径340的位垒的高度φtrx2。中间传输路径340的位垒的高度φtrx2可以以阻挡通过光电二极管221的累积的调制和从处理的观点看是鲁棒的(不受掩模线宽度和层叠的变化的影响)方式形成。因此，可以设计对于需要足够的电荷ql。
图68c示出从光电二极管221溢出的电荷累积在存储器部分223中的状态。
如果从光电二极管221溢出的电荷累积在存储器部分223中，则对关于存储器部分223的累积的调制敏感的中间传输路径340的位垒的高度φtrx2逐渐地增加。换句话说，中间传输路径340的位垒的高度增加了关于存储器部分223的累积的调制量δφtrx2(m)，结果是φtrx2+δφtrx2(p)+δφtrx2(m)。
但是，与中间传输路径340的位垒相比，完全传输路径的位垒350阻挡关于存储器部分223的累积的调制。因此，即使调制中间传输路径340，且其高度增加到φtrx2+δφtrx2(p)+δφtrx2(m)，那么完全传输路径350也用作溢出路径。换句话说，在一定量的电荷累积在存储器部分223中之后，完全传输路径350的位垒的高度φtrx1+δφtrx1(p)+δφtrx1(m)变得低于中间传输路径340的位垒的高度φtrx2+δφtrx2(p)+δφtrx2(m)。因此，在一定量的电荷累积在存储器部分223中之后，光电二极管221中产生的所有电荷经由完全传输路径350溢出到存储器部分223中。
因此，由于关于存储器部分223的电荷累积的势垒φtrx1的调制量φtrx1(m)大，因此图67的单元像素320可以防止在存储器部分223饱和之前从光电二极管221溢出到除了存储器部分223之外的部分。
如上所述，即使电荷累积在存储器部分223中，使得电荷通过与中间传输路径340相比阻挡调制的完全传输路径350溢出(传送)；因此，可以保存电荷，完全利用存储器部分223。因此，可以通过最大化饱和信号量和通过延伸信号范围的扩展来实现输出图像的高质量。
完全传输路径350的位垒与中间传输路径340的位垒相比阻挡关于存储器部分223的累积的调制的原因是因为其经由第一传输门222偏置并接近作为在光电二极管221的表面中形成的致密p型杂质的p型层233；因此，所有电容中的存储器部分223的电容分量保持低于中间传输路径340的位垒。
此外，如果完全传输路径350的位垒形成为高于中间传输路径340的位垒，且低于除了中间传输路径340之外的路径的位垒就足够了；因此，与图57的单元像素220相比，有益地是，存在对图67的单元像素320的设计的更少限制。
(实现图67的位垒的特定示例1)
将参考图69给出形成如图67所示的完全传输路径350和中间传输路径340的位垒的高度的特定示例1的描述。
在图69所示的单元像素320的结构中，调节杂质扩散区域之间的距离(间隔)以调节完全传输路径350和中间传输路径340的位垒的高度。
例如，存储器部分223的埋沟235形成有距衬底表面(界面)大约0.2到0.6μm的深度，且作为中间传输路径340的杂质扩散区域342形成有距埋沟235的下表面大约0.1到0.4μm的深度。因此，在存储器部分223的埋沟235之下形成的n型埋层334的上表面和衬底表面(界面)之间的距离是大约0.3到1.0μm。此外，形成为使得在存储器部分223的埋沟235和光电二极管221的n型埋层334之间在水平方向上的距离是大约0.1到0.4μm。
(实现图67的位垒的特定示例2)
将参考图70给出形成如图67所示的完全传输路径350和中间传输路径340的位垒的高度的特定示例2的描述。
图70示出作为单元像素320的修改例的单元像素320b的结构。
在图70的单元像素320b中，在n型埋层334和埋沟235之间在衬底表面中新形成杂质扩散区域341。结果，完全传输路径350的位垒的高度形成为低于除了从光电二极管221到存储器部分223的传输路径之外的路径的位垒的高度。
将给出确定单元像素320b的完全传输路径350和中间传输路径340的位垒的高度的每一杂质扩散区域的密度的描述。
光电二极管221和存储器部分223以在漏出电荷时带来耗尽状态的杂质密度形成，且fd部分225以允许用于提取电压的连线电连接到其的杂质密度形成。
更具体地，假定在n型衬底231上形成的p型阱层232的p型杂质的密度例如是1015/cm3。在这种情况下，光电二极管221的n型埋层334和存储器部分223的埋沟235以在漏出电荷时对其带来耗尽状态的n型杂质密度，例如，1×1016到1×1017/cm3形成。
用作中间传输路径340的杂质扩散区域342在漏出电荷时变得耗尽，且具有可以形成势垒φtrx2的杂质密度。取决于根据指定电荷量确定的势垒φtrx2的高度，杂质扩散区域342的杂质密度设置在p型杂质的密度和低于光电二极管221的n型埋层334和存储器部分223的埋沟235的杂质密度的n型杂质的密度之间。
在用于完全传输路径350的衬底表面侧上形成的杂质扩散区域341形成有高于中间传输路径340的杂质扩散区域342的密度的p型杂质密度，且例如，设置为1×1018到1×1019/cm3的密度。杂质扩散区域341可以形成有仍然低于中间传输路径340的杂质扩散区域342的密度的n型杂质密度。
fd部分225例如形成有1×1019到1×1020/cm3的n型杂质的密度。
如上所述，适当地调节在n型埋层334、埋沟235和杂质扩散区域342彼此之间在水平方向上和深度方向上的距离和其杂质密度中的至少一个；因此，完全传输路径350的位垒形成为高于中间传输路径340的位垒且低于除了中间传输路径340之外的路径的位垒。
(制造单元像素320的方法)
接下来，将参考图71给出制造图64a(图69)的单元像素320的方法的描述。
在第一步骤中，通过利用在衬底的表面上形成的抗蚀剂360-1注入n型离子以形成n型埋层334的部分334'。如图64a的截面图所示，抗蚀剂360-1用于形成在埋沟335之下延伸的n型埋层334和在与n型埋层334的部分334'对应的区域中的开口。
在第二步骤中，在衬底的表面上形成抗蚀剂360-2。该抗蚀剂360-2用于形成杂质扩散区域342和在与杂质扩散342对应的区域中的开口。
在第三步骤中，通过利用抗蚀剂360-2注入n型离子从而以与n型埋层334的部分334'的上表面接触的方式形成杂质扩散区域342。
在第四步骤中，通过利用在衬底的表面上形成的抗蚀剂360-3注入n型离子以形成埋沟335，然后提供存储器部分223。该抗蚀剂360-3用于形成埋沟335和在与埋沟335对应的区域中的开口。
接下来，在除去抗蚀剂360-3之后，在第五步骤中，用作栅极电极222a的多晶硅层222a'在衬底表面上形成。在第六步骤中，在与多晶硅层222a'的表面的栅极电极222a对应的区域中形成抗蚀剂360-4，且在第七步骤中，执行蚀刻以除去多晶硅层222a'的不必要的部分并形成栅极电极222a。
在第八步骤中，注入n型离子以形成除了在第一步骤中形成的部分334'之外的部分，且因此，形成n型埋层334。
可以以上述步骤制造图64a(图69)的单元像素320。
如果制造图70的单元像素320b，换言之，如果在n型埋层334和埋沟235之间在衬底表面中形成杂质扩散区域341，则在图71的第四和第五步骤之间添加图72所示的步骤。
换句话说，如图72所示，在应用抗蚀剂360-5之后，打开与杂质扩散区域341对应的部分。随后，注入n型离子以降低p型杂质的密度，且添加在衬底表面中形成杂质扩散区域341的步骤。
(单元像素320的另一结构示例)
图73示出作为单元像素320的另一示例的单元像素320c的结构。
期望光电二极管221应该与光入射到的开口的中心对称地形成。这是由于对光电二极管221的入射光角度的灵敏度不从任何方向偏向而是相等的。因此，在图73所示的单元像素320c中，虽然从平面视点以与存储器部分223的一部分重叠的方式形成为在存储器部分223之下延伸的形状，但是光电二极管221形成为与光入射到的开口的中心(开口中心)对称的形状。在光电二极管221和存储器部分223的重叠部分中形成中间传输路径340。因此，光电二极管221可以从任何方向相等地接收光。
(单元像素320的另一结构示例)
图74a和图74b和图75示出作为单元像素320的其它示例的单元像素320d的结构。
图74a是示出单元像素320d的结构的平面图，且图74b是沿着图74a的箭头z-z'所取的单元像素320d的截面图。
从平面观点，n型埋层334和埋沟235形成为使得光电二极管221的n型埋层334的一部分和单元像素320d的存储器部分223的埋沟235的一部分在光电二极管221和存储器部分223之间的边界区域中在宽度方向(图74a的上下方向)上的整个面积上重叠。杂质扩散区域342形成在深度方向上的隔离区域中以提供中间传输路径340。
另一方面，就完全传输路径350而言，类似于上面描述的图64a和图64b的单元像素320，调节n型埋层334和埋沟235之间的距离以调节完全传输路径350的位垒的高度。
图75示出图74a和图74b所示的单元像素320d的修改例。
在图75的单元像素320d-1中，在光电二极管221和存储器部分223之间的边界区域中光电二极管221的n型埋层334和存储器部分223的埋沟235的重叠部分从平面观点观看的面积小于图74a和图74b的情况。通过以该方式使得重叠区域小而将杂质扩散区域342形成得小，且可以抑制由在光电二极管221上入射的光入射在中间传输路径340的杂质扩散区域342上而产生的光电荷泄漏到存储器部分223的现象。
(用于驱动单元像素320的方法)
将给出用于驱动单元像素320的方法的描述。
用于驱动单元像素320的方法基本上与图61所示的驱动方法相同。但是，虽然在图61中未示出，在图61中的(1)到(3)的曝光时段中，根据入射光的亮度在光电二极管221中产生的光电荷在一开始经由中间传输路径340传送到存储器部分223，然后在一定时间段之后经由完全传输路径350传送到存储器部分223。换句话说，当在光电二极管221中累积的电荷到达第一电荷量或者之上时，溢出电荷经由中间传输路径340传送到存储器部分223，且当在光电二极管221和存储器部分223中累积的电荷到达第二电荷量或者之上(第二电荷量大于第一电荷量)时，电荷的传输路径从中间传输路径340改变为完全传输路径350。
(另一单元像素的配置示例)
上述实施例的单元像素320具有其中在光电二极管221产生的光电荷保存在存储器部分223和fd部分225这两个电荷保存部分中，且在它们的存储器部分223之下，形成从光电二极管221的中间传输路径340的结构。
但是，本技术可以类似地应用于例如图76所示的单元像素330，其中省略单元像素320中的第一传输门222和存储器部分223且仅在fd部分225中保存光电荷。在这种情况下，形成n型埋层334延伸到fd部分225的一部分或者整个fd部分225之下。杂质扩散区域342形成在fd部分225的下表面和延伸在fd部分225之下的n型埋层334的上表面之间的边界区域中；因此，提供中间传输路径340。另一方面，类似于单元像素320，完全传输路径350形成在光电二极管221和fd部分225之间的表面侧上。
<8.电子装置>
(电子装置的框图)
图77是根据本技术应用到的实施例的电子装置500的示意性框图。
图77的电子装置500包括包含透镜组的光学单元501，其中采用单元像素320的上述配置的固态成像器件(成像装置)502和作为相机信号处理电路的dsp(数字信号处理器)电路503。此外，电子装置500也包括帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508。dsp电路503、帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508经由总线509彼此连接。
光学单元501捕获来自被摄体的入射光(图像光)并在固态成像器件502的像面上形成图像。固态成像器件502对于每一像素将通过光学单元501在像面上形成图像的入射光的量转换为电信号并输出该电信号作为像素信号。可以使用cmos图像传感器10的固态成像器件，换言之，可以实现成像而没有由于全局曝光的失真以及可以对于rgb的每一像素压制泄漏信号抑制比率的固态成像器件作为该固态成像器件502。
显示单元505例如包括比如液晶面板或者有机el(电致发光)面板之类的面板类型显示装置，并显示由固态成像器件502成像的运动图像或者静止图像。记录单元506在比如录像带或者dvd(数字多用途盘)之类的记录介质中记录由固态成像器件502成像的运动图像或者静止图像。
操作单元507在用户的操作下发出关于电子装置500具有的各种功能的操作指令。电源单元508将作为dsp电路503、帧存储器504、显示单元505、记录单元506和操作单元507的操作电源的各种电源适当地提供给这些供应目标。
如上所述，使用根据上述实施例的cmos图像传感器10作为固态成像器件502使得可以实现没有由于全局曝光的失真的成像以及对于rgb的每一像素压制泄漏信号抑制比率。因此，可以在比如摄像机和数码相机以及另外用于包括移动电话的移动装置的相机模块的电子装置500中促进成像的图像的更高质量。
此外，在上述实施例中，已经以将本技术应用于根据作为物理量的可见光的量检测信号电荷的单元像素以矩阵设置的cmos图像传感器的情况作为示例给出描述。但是，本技术不限于应用于cmos图像传感器，而是可以应用于其中对于像素阵列单元的每一像素行设置列处理单元的列类型的一般固态成像器件。
此外，本技术不仅可以应用于检测入射的可见光量的分布并将该分布成像为图像的固态成像器件，而且可以应用于将入射的红外线、x射线、粒子等的量的分布成像为图像的固态成像器件，与如广义地，检测比如压力和电容之类的另一物理量的分布并将该分布成像为图像的一般固态成像器件(物理量分布检测装置)，比如指纹检测传感器。
该固态成像器件可以形成为一个芯片或者可以形成为其中成像单元和信号处理单元或者光学系统封装在一起的模块，该模块具有成像功能。
本技术的实施例不限于上述实施例，而是可以在不脱离本技术的实质的情况下做出各种修改。
该本技术可能采取以下结构：
(1)一种固态成像器件包括：
第一传导类型的第一沟道部分，位于第二传导类型的电荷累积区域和光电二极管之间；和
第二传导类型的溢出路径，位于第二传导类型的中间电极和所述电荷累积区域之间。
(2)根据权利要求1的固态成像器件，其中，所述中间电极电连接到电荷累积部分。
(3)根据权利要求1的固态成像器件，进一步包括：
所述电荷累积区域的表面层部分中的第一传导类型的半导体区域，所述第一传导类型半导体区域位于所述第一沟道部分和所述溢出路径之间。
(4)根据权利要求1的固态成像器件，进一步包括：
所述第一沟道部分的表面层部分中的第一传导类型的半导体区域。
(5)根据权利要求1的固态成像器件，进一步包括：
所述光电二极管的表面层部分中的第一传导类型的半导体区域。
(6)根据权利要求1的固态成像器件，其中，所述中间电极是电容器的电极。
(7)根据权利要求1的固态成像器件，其中，所述电荷累积部分是电容器。
(8)根据权利要求1的固态成像器件，其中，所述电荷累积部分具有比所述电荷累积区域更高的单位面积电容值。
(9)根据权利要求1的固态成像器件，其中，所述第二传导类型的溢出路径与所述电荷累积区域和所述中间电极物理接触。
(10)根据权利要求1的固态成像器件，进一步包括：
第一传导类型的第二沟道部分，位于第二传导类型的半导体区域和所述电荷累积区域之间。
(11)根据权利要求10的固态成像器件，其中，半导体区域中第二传导类型的杂质浓度大于所述电荷累积区域中第二传导类型的所述杂质浓度。
(12)根据权利要求1的固态成像器件，其中，所述中间电极中第二传导类型的杂质浓度大于所述电荷累积区域中第二传导类型的杂质浓度。
(13)根据权利要求12的固态成像器件，其中，所述电荷累积区域中第二传导类型的杂质浓度大于所述溢出路径中第二传导类型的杂质浓度。
(14)根据权利要求1的固态成像器件，其中，所述第一沟道部分与所述电荷累积区域和光电二极管物理接触。
(15)根据权利要求1的固态成像器件，其中，所述溢出路径与所述中间电极和所述电荷累积区域物理接触。
(16)根据权利要求1的固态成像器件，其中，所述第一传导类型是p型。
(17)根据权利要求1的固态成像器件，其中，所述第二传导类型是n型。
(18)一种电子设备包括：
根据权利要求1的固态成像器件；和
光学单元，配置为捕获来自被摄体的入射光并在所述固态成像器件的像面上形成被摄体的图像。
(19)一种固态成像器件包括：
光电转换部分，配置为产生光电荷，可累积在所述光电转换部分中的光电荷等于或者小于光电转换部分的饱和电荷量；
第一传输门部分溢出路径，配置为从所述光电转换部分内溢出过量光电荷，来自所述光电转换部分内的所述过量光电荷是超过光电转换部分的所述饱和电荷量的光电荷；
第一电荷累积区域，配置为累积在所述光电转换部分中可累积的所述光电荷和来自所述光电转换部分内的所述过量光电荷，在所述第一电荷累积区域中可累积的光电荷等于或者小于第一电荷累积区域的饱和电荷量；
半导体区域溢出路径，配置为从所述第一电荷累积区域内溢出过量光电荷，来自所述第一电荷累积区域内的过量光电荷是超过第一电荷累积区域的所述饱和电荷量的光电荷；和
半导体区域，配置为累积来自所述第一电荷累积区域内的所述过量光电荷。
(20)根据权利要求19的固态成像器件，其中，所述光电转换部分的饱和电荷量是可由所述光电转换部分保持的光电荷的总量。
(21)根据权利要求19的固态成像器件，其中，所述第一电荷累积区域的饱和电荷量是可由所述第一电荷累积区域保持的光电荷的总量。
(22)根据权利要求19的固态成像器件，其中，所述第一传输门部分溢出路径位于所述光电转换部分和所述第一电荷累积区域之间。
(23)根据权利要求19的固态成像器件，其中，所述第一传输门部分溢出路径是第一传导类型。
(24)根据权利要求23的固态成像器件，其中，所述第一传导类型是p型。
(25)根据权利要求23的固态成像器件，其中，所述第一电荷累积区域、所述半导体区域和半导体区域溢出路径是第二传导类型。
(26)根据权利要求25的固态成像器件，其中，所述第二传导类型是n型。
(27)根据权利要求25的固态成像器件，其中，所述半导体区域中第二传导类型的杂质浓度大于所述第一电荷累积区域中第二传导类型的所述杂质浓度。
(28)根据权利要求27的固态成像器件，其中，所述第一电荷累积区域中第二传导类型的杂质浓度大于所述半导体区域溢出路径中第二传导类型的杂质浓度。
(29)根据权利要求19的固态成像器件，其中，所述半导体区域溢出路径位于所述第一电荷累积区域和所述半导体区域之间。
(30)根据权利要求19的固态成像器件，其中，所述半导体区域是中间电极。
(31)根据权利要求30的固态成像器件，其中，所述中间电极是电容器的电极。
(32)根据权利要求30的固态成像器件，其中，所述中间电极电连接到电荷累积部分。
(33)根据权利要求32的固态成像器件，其中，所述电荷累积部分是电容器。
(34)根据权利要求32的固态成像器件，其中，所述电荷累积部分具有比所述第一电荷累积区域更高的单位面积电容值。
(35)一种电子设备包括：
根据权利要求19的固态成像器件；和
光学单元，配置为捕获来自被摄体的入射光并在所述固态成像器件的像面上形成被摄体的图像。
(36)一种用于驱动固态成像器件的方法，所述方法包括：
在光电转换部分中累积光电荷的步骤，所述光电转换部分根据由所述光电转换部分接收的光量产生光电荷的量；
当在所述光电转换部分中的光电荷的量超过光电转换部分饱和电荷量时从所述光电转换部分溢出所述光电荷到第一电荷累积部分的步骤；
在第一电荷累积部分中累积所述光电荷的步骤，所述第一电荷累积部分从所述光电转换部分接收所述光电荷；
传送所述第一电荷累积部分中累积的所述光电荷到浮动扩散部分的步骤，所述浮动扩散部分将所述光电荷转换为电信号。
(37)根据权利要求36的方法，其中，所述光电转换部分饱和电荷量是可由所述光电转换部分保持的光电荷的总量。
(38)根据权利要求36的方法，其中，所述第一电荷累积部分饱和电荷量是可由所述第一电荷累积部分保持的光电荷的总量。
(39)根据权利要求36的方法，进一步包括：
当在所述第一电荷累积部分中的光电荷的量超过第一电荷累积部分饱和电荷量时从所述第一电荷累积部分溢出所述光电荷到第二电荷累积部分的步骤。
(40)根据权利要求39的方法，其中，所述第一电荷累积部分饱和电荷量是可由所述第一电荷累积部分保持的光电荷的总量。
(41)根据权利要求39的方法，其中，可由所述第二电荷累积部分保持的光电荷的总量大于所述第一电荷累积部分饱和电荷量。
(42)根据权利要求36的方法，其中，传送步骤包括将所述光电转换部分通过所述第一电荷累积部分电耦合到所述浮动扩散部分。
(43)根据权利要求36的方法，进一步包括：
当在所述第一电荷累积部分中的光电荷的量超过第一电荷累积部分饱和电荷量时从所述第一电荷累积部分溢出所述光电荷到所述浮动扩散部分的步骤。
(44)根据权利要求43的方法，其中，所述第一电荷累积部分饱和电荷量是可由所述第一电荷累积部分保持的光电荷的总量。
(45)一种固态成像器件包括：
第一传导类型的阱层，第一传导类型的表面层在阱层的衬底表面侧上；和
第二传导类型的杂质扩散区域，位于第二传导类型的埋层和第二传导类型的埋沟之间，
其中，所述杂质扩散区域与所述埋层和所述埋沟物理接触，所述埋沟与所述表面层物理接触。
(46)根据权利要求45的固态成像器件，其中，阱层的一部分在所述表面层和所述埋沟之间。
(47)根据权利要求45的固态成像器件，其中，阱层的一部分在第二传导类型的浮动扩散区域和所述埋沟之间。
(48)根据权利要求45的固态成像器件，其中，所述埋沟在所述杂质扩散区域和栅极电极之间。
(49)根据权利要求45的固态成像器件，其中，所述埋沟在阱层中的所述衬底表面侧上。
(50)根据权利要求45的固态成像器件，其中，所述第一传导类型是p型。
(51)根据权利要求45的固态成像器件，其中，所述第二传导类型是n型。
(52)一种电子设备包括：
根据权利要求45的固态成像器件；和
光学单元，配置为捕获来自被摄体的入射光并在所述固态成像器件的像面上形成被摄体的图像。
(53)一种形成固态成像器件的方法，所述方法包括：
通过将第二传导类型的埋层离子注入到第一传导类型的阱层中而形成埋层的一部分，所述埋层离子通过埋层抗蚀掩模中的开口注入；
通过将第二传导类型的杂质扩散区域离子注入到所述阱层中来形成杂质扩散区域，所述杂质扩散区域离子通过杂质扩散区域抗蚀掩模中的开口注入；和
通过将第二传导类型的埋沟离子注入到所述阱层中而形成埋沟，所述埋沟离子通过埋沟抗蚀掩模中的开口注入，
其中，所述杂质扩散区域在所述埋沟和所述埋层的一部分之间，所述杂质扩散区域与所述埋沟和所述埋层的一部分物理接触。
(54)根据权利要求53的方法，其中，所述杂质扩散区域抗蚀掩模中的开口比所述埋沟抗蚀掩模中的开口窄，所述埋沟抗蚀掩模中的开口比所述埋层抗蚀掩模中的开口窄。
(55)根据权利要求53的方法，其中，阱层的一部分在第二传导类型的浮动扩散区域和所述埋沟之间。
(56)根据权利要求53的方法，其中，所述埋沟在所述杂质扩散区域和栅极电极之间。
(57)根据权利要求53的方法，其中，所述第一传导类型是p型。
(58)根据权利要求53的方法，其中，所述第二传导类型是n型。
(59)根据权利要求53的方法，进一步包括：
通过将第二传导类型的其它埋层离子注入到阱层中而形成埋层的不同部分，所述埋层的不同部分从阱层的表面延伸到所述埋层的一部分。
(60)根据权利要求59的方法，其中，第一传导类型的表面层从所述阱层的表面延伸到所述埋层的不同部分中。
(61)根据权利要求59的方法，其中，阱层的一部分在所述表面层和所述埋沟之间。
附图标记列表
10、10a、10bcmos图像传感器
11像素阵列单元
12垂直驱动单元
13列处理单元
14水平驱动单元
15系统控制单元
16像素驱动线
17垂直信号线
18信号处理单元
19数据存储单元
30、66第一电荷累积部分
40、67第二电荷累积部分
60a到60a2、60b单元像素
61光电二极管
62第一传输门部分
63第二传输门部分
64第三传输门部分
65复位门部分
68放大晶体管
69选择晶体管
70电荷漏出门部分
71fd部分(浮动扩散部分)
111a、111b存储器
112加法单元
221光电二极管
222第一传输门
223存储器部分
224第二传输门
225浮动扩散区域(fd部分)
320单元像素
340中间传输路径
341、342杂质扩散区域
350完全传输路径
500成像设备
502成像装置
- 还没有人留言评论。精彩留言会获得点赞！