固态成像器件及电子设备的制造方法
【技术领域】
[0001] 本发明设及固态成像器件和电子设备，并且更具体地，设及即使在精细像素中也 能够W高灵敏度进行相位差检测的固态成像器件W及电子设备。
【背景技术】
[0002] 在固态成像器件中，相位差像素被设置为W矩阵的形式二维地布置的一些像素， 且通过已知的成像表面相位差技术来进行焦点检测。
[0003] 每个相位差像素的右半部分或左半部分覆盖有遮光膜，且成像表面相位差技术是 检测在右半部分处接收光的相位差像素与在左半部分处接收光的相位差像素之间的在成 像表面上的相位差的技术(例如参见专利文件1)。
[0004] 在此情况下，相位差像素的灵敏度由于开口率的减小而严重降低。因此，作为用于 产生图像的像素的相位差像素变成有缺陷的像素，并无法对作为图像的信号做出贡献。因 此，由于有缺陷的像素的影响而引起了图像分辨率退化和伪色生成。具体地，在作为1.5皿 或更小的精细像素的相位差像素中，开口尺寸被减小至波长λ的1/2。由于波导的截止频率 的原理，入射光的长波长侧被截止，且灵敏度严重降低(截止条件为λ含2a，运里"a"表示开 口尺寸）。运意味着灵敏度的快速下降伴随有对焦精度的劣化，尤其是在黑暗处。
[0005] 为解决运个问题，存在如下技术:在像素中将光电二极管(PD)分成两个部分，且在 没有任何遮光膜的情况下检测相位差(例如参见专利文献2)。在此情况下，来自分割PD的信 号被组合并用作图像信号。因此，相位差像素不会变成有缺陷的像素且防止了灵敏度劣化。
[0006] 然而，当PD被分割时，读出晶体管的数量增加。因此，精细像素(特别是1.5皿和更 小的精细像素）的制造由于运些像素的结构而变得困难。而且，每个PD的容量的下降具有诸 如PD的快速饱和等不利影响。
[0007] 基于上述原因，可W肯定地说，使用遮光膜的遮光膜技术和使用分割PD的PD分割 技术并不适合精细像素。
[000引同时，存在如下技术:针对一个W上像素形成大的片上透镜(0化），且使用从共用 该0CL的像素产生的信号来检测相位差(例如参见专利文献3)。
[0009]引用列表 [0010] 专利文献
[0011] 专利文献1:日本专利申请特开第2009-109965号
[0012] 专利文献2:日本专利申请特开第2013-41890号
[0013] 专利文献3:日本专利申请特开第2013-210507号
【发明内容】
[0014] 本发明要解决的问题
[0015] 专利文献3中所披露的技术可应用于精细像素。然而，0化使入射光会聚在内部未 设有光电转换单元的像素之间。例如，在四个像素设置有一个0CL的情况下，入射光被会聚 在四个像素之间的边界线的交叉点附近的部分。在两个像素设置有一个OCL的情况下，入射 光被会聚在在两个像素之间的边界线的中屯、附近的部分。因此，专利文献3中所披露的技术 导致灵敏度劣化。
[0016] 本发明是针对上述情况而提出的，并且旨在能够在精细像素中进行高灵敏度相位 差检测。
[0017] 问题的解决方案
[0018] 在本发明的第一方面的固态成像器件中，多个像素共用一个片上透镜，且各所述 像素具有位于所述片上透镜下方的层内透镜。
[0019] 本发明的第二方面的电子设备包括如下固态成像器件，所述固态成像器件包括共 用一个片上透镜的多个像素，各所述像素具有位于所述片上透镜下方的层内透镜。
[0020] 在本发明的第一和第二方面中，多个像素共用一个片上透镜，且各所述像素具有 位于所述片上透镜下方的层内透镜。
[0021] 本发明的第Ξ方面的固态成像器件包括:第一半导体区域;第二半导体区域;第一 滤色器，其设置在所述第一半导体区域上方;第二滤色器，其设置在所述第二半导体区域上 方;片上透镜，其设置在所述第一滤色器和所述第二滤色器上方;第一透镜，其在横截面方 向上设置在所述第一半导体区域与所述片上透镜之间；W及第二透镜，其在所述横截面方 向上设置在所述第二半导体区域与所述片上透镜之间。
[0022] 在本发明的第Ξ方面中，所述第一滤色器被设置在所述第一半导体区域上方，所 述第二滤色器被设置在第二半导体区域上方，所述片上透镜被设置在所述第一滤色器和所 述第二滤色器上方，所述第一透镜在横截面方向上被设置在所述第一半导体区域与所述片 上透镜之间，且第二透镜在所述横截面方向上被设置在所述第二半导体区域与所述片上透 镜之间。
[0023] 所述固态成像器件和所述电子设备可W是单独的装置，或可W是将要被装入其它 装置中的模块。
[0024] 本发明的效果
[0025] 根据本发明的第一和第二方面，即使在精细像素中也能够W高灵敏度进行相位差 检测。
[0026] 应当注意的是，本发明的效果不限于上述的效果，并可包括本发明中所说明的任 何效果。
【附图说明】
[0027] 图1示意性地示出了根据本发明的固态成像器件的结构。
[002引图2是滤色器和0CL的布置示例的俯视图。
[0029] 图3是根据第一实施例的相位差像素的横截面结构图。
[0030] 图4用于说明成像表面相位差的焦点检测的原理。
[0031] 图5用于说明成像表面相位差的焦点检测的原理。
[0032] 图6是滤色器和0CL的俯视图，该图还示出了层内透镜的布置。
[0033] 图7是从图6提取的某些部分的俯视图。
[0034] 图8示出了层内透镜的形状示例。
[0035] 图9用于说明层内透镜的重屯、。
[0036] 图10用于说明层内透镜的效果。
[0037] 图11是根据第一实施例的相位差像素的变形例的横截面结构图。
[0038] 图12示出了专利文献1等所披露的相位差像素的像素结构。
[0039] 图13示出了专利文献3等所披露的相位差像素的像素结构。
[0040] 图14用于说明根据第一实施例的相位差像素的效果。
[0041] 图15用于说明根据第一实施例的相位差像素的效果。
[0042] 图16用于说明根据第一实施例的相位差像素的效果。
[0043] 图17是根据第二实施例的相位差像素的横截面结构图。
[0044] 图18是根据第Ξ实施例的相位差像素的横截面结构图。
[0045] 图19是根据第四实施例的相位差像素的横截面结构图。
[0046] 图20是根据第五实施例的相位差像素的横截面结构图。
[0047] 图21是根据第六实施例的相位差像素的横截面结构图。
[0048] 图22是根据第屯实施例的相位差像素的横截面结构图。
[0049] 图23用于说明出射光瞳校正。
[0050] 图24示出了 0CL的其它示例中的第一示例。
[0051] 图25是从图24提取的某些部分的俯视图。
[0化2]图26示出了 0CL的其它示例中的第二示例。
[0化3]图27示出了 0CL的其它示例中的第Ξ示例。
[0054] 图28示出了滤色器之间的颜色组合的其它示例中的第一示例。
[0055] 图29示出了滤色器之间的颜色组合的其它示例中的第二示例。
[0056] 图30示出了滤色器之间的颜色组合的其它示例中的第Ξ示例。
[0057] 图31是0CL的形状的另一示例的立体图。
[0058] 图32是背面照射型的相位差像素的横截面结构图。
[0059] 图33示出了固态成像器件的基板的结构示例。
[0060] 图34是示出了根据本发明的作为电子设备的成像装置的结构示例的框图。
【具体实施方式】
[0061 ]下面是对用于实施本发明的方式的说明。将按照下列顺序进行说明。
[0062] 1.第一实施例(在滤色器下方具有层内透镜的结构示例）
[0063] 2.第二实施例(在滤色器上方具有层内透镜的结构示例）
[0064] 3.第Ξ实施例(还包括保护膜的结构示例）
[0065] 4.第四实施例(还包括波导的结构示例）
[0066] 5.第五实施例(在半导体基板外部具有光电转换单元的结构示例）
[0067] 6.第六实施例(在半导体基板外部具有光电转换单元和保护膜的结构示例）
[0068] 7.第屯实施例(每一个像素接收R、G和B光的结构示例）
[0069] 8.出射光瞳校正的应用
[0070] 9.滤色器和0CL的其它示例 [0071 ] 10.背面照射型的结构示例
[0072] 11.固态成像器件的基板的结构示例
[0073] 12.电子设备的应用示例
[0074] <1.第一实施例〉
[0075] <固态成像器件的结构示例的概要〉
[0076] 图1示意性地示出了根据本发明的固态成像器件的结构。
[0077] 图1中所示的固态成像器件包括像素阵列单元3W及位于像素阵列单元3周围的周 边电路单元，其中像素阵列单元3具有在例如使用娃(Si)作为半导体的半导体基板12上W 二维阵列的方式布置的像素2。周边电路单元包括垂直驱动电路4、列信号处理电路5、水平 驱动电路6、输出电路7和控制电路8等。
[0078] 每个像素2分别包括例如形成有光电二极管的光电转换单元W及像素晶体管。像 素晶体管例如形成有四个M0S晶体管:传输晶体管、选择晶体管、复位晶体管和放大晶体管。 例如，在光电转换单元被设置成半导体基板12外部的光电转换膜的情况下，可W不设置传 输晶体管。
[0079] 而且，像素2可W是共用像素结构。像素共用结构包括光电转换单元、传输晶体管、 一个共用的浮动扩散(浮动扩散区域）W及其它晶体管中的每一个共用的晶体管。即，在共 用像素结构中，形成单元像素的光电转换单元和传输晶体管共用其它像素晶体管的每个像 素晶体管。
[0080] 控制电路8接收用于指定操作模式等的输入时钟和数据，并还输出诸如关于固态 成像器件1的内部信息等数据。即，基于垂直同步信号、水平同步信号和主时钟，控制电路8 生成用作垂直驱动电路4、列信号处理电路5和水平驱动电路6等的操作的基准的时钟信号 和控制信号。然后，控制电路則尋生成的时钟信号和控制信号输出至垂直驱动电路4、列信号 处理电路5和水平驱动电路6等。
[0081] 垂直驱动电路4例如形成有移位寄存器，选择预定的像素驱动线10,提供用于驱动 与所选择的像素驱动线10连接的像素2的脉冲，并逐行地驱动像素2。即，垂直驱动电路4沿 垂直方向逐行地顺序选择和扫描像素阵列单元3的各个像素2,并通过垂直信号线則尋基于 信号电荷(所述信号电荷是根据各个像素2的光电转换单元中所接收的光量生成的）的像素 信号提供至列信号处理电路5。
[0082] 列信号处理电路5是针对各列像素2设置的，并逐列地对从一行的像素2输出的信 号执行诸如去噪等信号