芯片与导线架的低温贴合结构的制作方法

本实用新型实施例涉及一种芯片贴装领域，尤其涉及一种芯片与导线架的低温贴合结构。

背景技术：

芯片作为电子产品的核心器件，通常采用焊接和胶粘的方式固定在电路板上。

现有技术中，芯片的贴装温度在260℃～270℃中进行，并且使用特定型号的价格高昂的LOC贴布现贴合，而传统的LOC贴布是在40℃～50℃，无法应用在260℃～270℃的温度环境中，因此，相比于传统的LOC贴布而言，特定型号的LOC贴布价格高昂，增加了芯片贴装成本。

故而，如何提供一种新的贴合结构是亟待解决的问题。

技术实现要素：

本实用新型的目的在于提供一种芯片与导线架的低温贴合结构，通过使用低温固化胶的方式进行贴合，以替代现有技术中价格高昂的特定型号的LOC贴布的贴合结构，从而降低芯片贴装成本。

本实用新型实施例提供一种芯片与导线架的低温贴合结构，包括：芯片、导线架和低温固化胶层；

所述芯片和所述导线架相互平行；

所述低温固化胶层由固化温度为40℃～50℃的低温固化胶组成；

所述低温固化胶层位于所述芯片和所述导线架之间，且使所述芯片与所述导线架电性连接。

在一种可行的方案中，所述一种芯片与导线架的低温贴合结构，还包括：导向架的中心设有一个长条形的第一缺口；

所述低温固化胶层设有第二缺口，所述第二缺口在所述芯片上的投影与所述第一缺口在所述芯片上的投影完全重叠，使所述芯片从所述第一缺口和所述第二缺口暴露在外；

所述第二缺口均位于所述芯片的中心；

所述导线架设有多根导线；

所述芯片与导线架的低温贴合结构还包括：多根金线；

各所述金线的一端与各所述导线分别连接，另一端位于所述第二缺口内且与所述芯片连接，使所述导线与所述芯片电性连接。

在一种可行的方案中，所述一种芯片与导线架的低温贴合结构，还包括：以所述芯片的中心呈对称结构。

在一种可行的方案中，所述一种芯片与导线架的低温贴合结构，还包括：所述低温固化胶层的厚度为25nm。

在一种可行的方案中，所述一种芯片与导线架的低温贴合结构，还包括：LOC贴布；

所述LOC贴布位于所述导线架和所述低温固化胶层之间，且使所述导线架与所述低温固化胶层电性连接；

所述LOC贴布设有第三缺口，所述第三缺口在所述芯片上的投影与所述第一缺口、所述第二缺口在所述芯片上的投影完全重叠，使所述芯片从所述第一缺口、所述第二缺口和所述第三缺口暴露在外。

在一种可行的方案中，所述一种芯片与导线架的低温贴合结构，还包括：所述LOC贴布的厚度为100nm。

基于上述方案可知，本实用新型提供的芯片与导线架的低温贴合结构，通过在所述芯片与所述导线架中间喷涂低温固化胶层，使芯片与所述导线架的电性连接。具体来说，当芯片与导线架相互平行的时候，通过在芯片和导线架之间喷涂低温固化胶层实现电性连接，通过取消特定LOC贴布采用低温固化胶层的方式，实现芯片与导线架的电性连接，降低芯片贴装成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例一中的芯片与导线架的低温贴合结构示意图；

图2为本实用新型实施例一中的导线架示意图；

图3为本实用新型实施例一中的低温固化胶层示意图；

图4为本实用新型实施例二中的芯片与导线架的低温贴合结构示意图；

图5为本实用新型实施例二中的导线架示意图；

图6为本实用新型实施例二中的低温固化胶层示意图；

图7为本实用新型实施例三中的芯片与导线架的低温贴合结构示意图；

图8为本实用新型实施例三中的导线架示意图；

图9为本实用新型实施例三中的低温固化胶层示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，也可以是成一体；可以是机械连接，也可以是电连接，也可以是通讯连接；可以是直接连接，也可以通过中间媒介的间接连接，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本实用新型实施一中的芯片与导线架的低温贴合结构示意图；图2为本实用新型实施例一种的导线架示意图；图3为本实用新型实施例一种的低温固化胶层示意图；

如图1至图3所示，本实用新型实施例一中的芯片与导线架的低温贴合结构，用于芯片的安装生产。该种芯片与导线架的低温贴合结构包括：芯片11、导线架12和低温固化胶层13。

其中，芯片11和导线架12互相平行；低温固化胶层13由固化温度为40℃～50℃的低温固化胶组成；低温固化胶层13位于芯片11和导线架12之间，且使芯片11与导线架12电性连接。

值得说明的是，本实施例中的低温固化胶层13可以是环氧树脂胶。环氧树脂胶具有粘接材料广泛、固化后机械强度高、电气特性优异、耐老化以及固化温度低等特性，能够用与芯片的贴装。

通过上述内容不难发现，在芯片11和导线架12中间喷涂低温固化胶层13，在40℃～50℃的工作温度范围内就可以实现芯片11和导线架12的电性连接，取消特定LOC贴布采用低温固化胶层13的方式，使芯片11与导线架12电性连接，以替代现有技术中价格高昂的特定型号的LOC贴布的贴合结构，从而降低芯片贴装成本。

进一步的，在本实施例中的导向架12的中心设有一个长条形的第一缺口121。低温固化胶层13设有第二缺口131，两个缺口大小相等，第二缺口131与第一缺口121在芯片11上的水平投影完全重叠(水平投影就是在水平面上面的正投影)，使芯片11从第一缺口121和第二缺口131暴露在外，第二缺口131均位于芯片11的中心。

芯片与导线架的低温贴合结构还包括：多根金线14。金线14由铜构成，也可以是其他金属等具有良好电连接性能的材料；金线14的一端与导线122连接，另一端位于第二缺口131内且与芯片11连接，使导线122与芯片11电性连接。

进一步的，如图1所示，在本实施例中，芯片与导线架的贴合机构还包括：导线架以芯片呈中心对称布置。

进一步的，在本实施例中，芯片与导线架的贴合机构还包括：低温固化胶层13的厚度为25nm，低温固化胶层13呈长条状且中心有一个长条形的第二缺口131，第二缺口131与导线架的第一缺口121大小相等，低温固化胶层13可以是环氧树脂胶，低温固化胶层13以芯片11为中心呈对称布置。低温固化胶层13中心有一个长条形第二缺口131，第二缺口131与导线架的缺口121大小相等。

图2为本实用新型实施例一中的导线架示意图。本实施例中的导线架12还包括导线122、纵向连接柱123和横向连接柱124；导线122采用铜或者具有良好电连接特性的金属制成，用于连接芯片11；多个导线122通过连接柱123呈矩形阵列排列连接，横向连接柱124一端连接纵向连接柱123，一端与导线架12相连接，导线122与导线架12在水平投影上存有间距，第一缺口121位于导线架12的中心，导线架12与芯片11中心对正。

图3为本实用新型实施例一中的低温固化胶层示意图；本实施例中的低温固化胶层13上的有一个长条型第二缺口131，第二缺口131位于低温固化胶层13的中心，大小与第一缺口121相同并且在水平投影完全重合。

图4为本实用新型实施例二中的芯片与导线架的低温贴合结构示意图；图5为本实用新型实施例二中的导线架示意图；图6为本实用新型实施例二中的低温固化胶层示意图；

如图4至图6所示，本实用新型实施例二中的芯片与导线架的低温贴合结构，用于芯片的安装生产。该种芯片与导线架的低温贴合结构包括：芯片21、LOC贴布25、导线架22和低温固化胶层23。

本实施例中的LOC贴布25由高温固化胶构成，LOC贴布25的厚度为100nm，固化温度在260℃～270℃所述LOC贴布25以芯片21为中心呈对称布置，LOC贴布25除厚度之外其他尺寸和低温固化胶层23一样；LOC贴布25位于导线架22和低温固化胶层23之间，且使导线架22与低温固化胶层23电性连接；

本实施例中的LOC贴布25设有第三缺口251，第三缺口251在芯片21上的投影与第一缺口221、第二缺口231在芯片21上的投影完全重叠，使芯片21从所述第一缺口221、第二缺口231和第三缺口251暴露在外。

通过上述内容不难发现，第一缺口221、第二缺口231和第三缺口251大小相等，三者在水平投影上完全重合，投影重合使芯片上的端口暴露出来，在芯片21和导线架22中间喷涂低温固化胶层23，本实施例优点在于不改变原有的结构，通过在LOC贴布25与芯片21之间增加了一层低温固化胶层23的方式，采用低温固化胶层23使芯片21与导线架22电性连接，不但降低芯片贴装成本，而且实现了与传统装片相接合。

其中芯片21和导线架22互相平行；低温固化胶层23由固化温度为40℃～50℃的低温固化胶组成；低温固化胶层23位于芯片21和导线架22之间，且使芯片21与导线架401电性连接。

值得说明的是低温固化胶层23可以是环氧树脂胶。环氧树脂胶具有粘接材料广泛、固化后机械强度高、电气特性优异、耐老化以及固化温度低等特性，能够用与芯片的贴装。

通过上述内容不难发现，在芯片21和导线架22中间喷涂低温固化胶层23，在40℃～50℃的工作温度范围内就可以实现芯片21和导线架22的电性连接，采用低温固化胶层23的方式使芯片21与导线架22电性连接，不但降低芯片贴装成本，而且实现了与传统装片相接合。

进一步的，在本实施例中的导向架22的中心设有一个长条形的第一缺口221。低温固化胶层23设有第二缺口231，LOC贴布25设有第三缺口251；三个缺口大小相等，第一缺口221、第二缺口231与第三缺口251在芯片21上的水平投影完全重叠(水平投影就是在水平面上面的正投影)，使芯片21从第一缺口221和第二缺口231暴露在外，第二缺口231均位于芯片21的中心。

芯片与导线架的低温贴合结构还包括：多根金线24。金线24由铜构成，也可以是其他金属等具有良好电连接性能的材料；金线24的一端与导线222连接，另一端位于第二缺口231内且与芯片21连接，使导线222与芯片21电性连接。

进一步的，如图4所示，在本实施例中，芯片与导线架的贴合机构还包括：导线架22以芯片21呈中心对称布置。

进一步的，如图4所示，在本实施例中，芯片与导线架的贴合机构还包括：低温固化胶层23的厚度为25nm，低温固化胶层23呈长条状且中心有一个长条形的第二缺口231，第二缺口231与导线架的第一缺口221大小相等，低温固化胶层23可以是环氧树脂胶，低温固化胶层23以芯片21为中心呈对称布置。低温固化胶层23中心有一个长条形第二缺口231，第二缺口231与导线架的缺口221大小相等。

图5为本实用新型实施例二中的导线架示意图。本实施例中的导线架22还包括导线222、纵向连接柱223和横向连接柱224；导线222采用铜或者具有良好电连接特性的金属制成，用于连接芯片21；导线222通过纵向连接柱223呈矩形阵列排列，横向连接柱224一端连接纵向连接柱223一端连接导线架22，且与导线架22在水平投影上存有一小段的间距，第一缺口221位于导线架22的中心，导线架22与芯片21中心对正。

图6为本实用新型实施例二中的低温固化胶层示意图；本实施例中的低温固化胶层23上的有一个长条型第二缺口231，第二缺口231位于低温固化胶层23的中心，大小与第一缺口221相同并且在水平投影完全重合。

图7为本实用新型实施例三中的芯片与导线架的低温贴合结构示意图；图8为本实用新型实施例三中的导线架示意图；图9为本实用新型实施例三中的低温固化胶层示意图。

如图7至图9所示，本实用新型实施例三中的芯片与导线架的低温贴合结构，用于芯片的安装生产。该种芯片与导线架的低温贴合结构包括：外壳30、芯片31、LOC贴布35、导线架32和低温固化胶层33。

本实施例中的LOC贴布35由高温固化胶构成，LOC贴布35的厚度为100nm，固化温度在260℃～270℃所述LOC贴布35以芯片31为中心呈对称布置，LOC贴布35除厚度之外其他尺寸和低温固化胶层33一样；LOC贴布35位于导线架32和低温固化胶层33之间，且使导线架32与低温固化胶层33电性连接；

本实施例中的LOC贴布35设有第三缺口351，第三缺口351在芯片31上的投影与第一缺口321、第二缺口331在芯片31上的投影完全重叠，使芯片31从所述第一缺口321、第二缺口331和第三缺口351暴露在外。

通过上述内容不难发现，第一缺口321、第二缺口331和第三缺口351大小相等，三者在水平投影上完全重合，投影重合使芯片上的端口暴露出来，在芯片31和导线架32中间喷涂低温固化胶层33，本实施例优点在于不改变原有的结构，通过在LOC贴布35与芯片31之间增加了一层低温固化胶层33的方式，采用低温固化胶层33使芯片31与导线架32电性连接，不但降低芯片贴装成本，而且实现了与传统装片相接合。

其中芯片31和导线架32互相平行；低温固化胶层33由固化温度为40℃～50℃的低温固化胶组成；低温固化胶层33位于芯片31和导线架32之间，且使芯片31与导线架32电性连接，外壳将贴合完成的芯片与导线架包裹在内部。

值得说明的是低温固化胶层33可以是环氧树脂胶。环氧树脂胶具有粘接材料广泛、固化后机械强度高、电气特性优异、耐老化以及固化温度低等特性，能够用与芯片的贴装。

通过上述内容不难发现，在芯片31和导线架32中间喷涂低温固化胶层33，在40℃～50℃的工作温度范围内就可以实现芯片31和导线架32的电性连接，采用低温固化胶层33的方式使芯片31与导线架32电性连接，不但降低芯片贴装成本，而且实现了与传统装片相接合。

进一步的，在本实施例中的导向架32的中心设有一个长条形的第一缺口321。低温固化胶层33设有第二缺口331，LOC贴布35设有第三缺口351；三个缺口大小相等，第一缺口321、第二缺口331与第三缺口351在芯片31上的水平投影完全重叠(水平投影就是在水平面上面的正投影)，使芯片31从第一缺口321和第二缺口331暴露在外，第二缺口331均位于芯片31的中心。

芯片与导线架的低温贴合结构还包括：多根金线34。金线34由铜构成，也可以是其他金属等具有良好电连接性能的材料；金线34的一端与导线322连接，另一端位于第二缺口331内且与芯片31连接，使导线322与芯片31电性连接，随后外壳30将芯片31和导线架32包裹在内部，导线架32上的导线从外壳30侧面暴露在外，使芯片密封包装。

进一步的，如图4所示，在本实施例中，芯片与导线架的贴合机构还包括：导线架32以芯片31呈中心对称布置。

进一步的，如图4所示，在本实施例中，芯片与导线架的贴合机构还包括：低温固化胶层33的厚度为35nm，低温固化胶层33呈长条状且中心有一个长条形的第二缺口331，第二缺口331与导线架的第一缺口321大小相等，低温固化胶层33可以是环氧树脂胶，低温固化胶层33以芯片31为中心呈对称布置。低温固化胶层33中心有一个长条形第二缺口331，第二缺口331与导线架的缺口321大小相等。

图5为本实用新型实施例二中的导线架示意图。本实施例中的导线架32还包括导线322、纵向连接柱323和横向连接柱324；导线322采用铜或者具有良好电连接特性的金属制成，用于连接芯片31；导线322通过纵向连接柱323呈矩形阵列排列，横向连接柱324一端连接纵向连接柱323一端连接导线架32，且与导线架32在水平投影上存有一小段的间距，第一缺口321位于导线架32的中心，导线架32与芯片31中心对正。

图6为本实用新型实施例二中的低温固化胶层示意图；本实施例中的低温固化胶层33上的有一个长条型第二缺口331，第二缺口331位于低温固化胶层33的中心，大小与第一缺口321相同并且在水平投影完全重合。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一特征和第二特征直接接触，或第一特征和第二特征通过中间媒介间接接触。

而且，第一特征在第二特征“之上”、“上方”和“上面”可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任意一个或者多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。