双极性三极管器件的制作方法

本实用新型属于半导体技术领域，尤其涉及一种双极性三极管器件。

背景技术：

随着半导体制造业的迅速发展，芯片上集成的晶体管的数量越来越多，电路的速度也越来越快。而双极性三极管由于其既具有CMOS工艺的优点，又具有良好的高频性能，并且制备成本低、噪声性能优，成为半导体行业常用的电子器件。

现有的双极性三极管一般采用纯硅基区，或以一定比例均匀掺杂的硅锗合金的基区，电流增益不够大，且现有的双极性三极管与其他器件的隔离效果不好。

因此，亟需一种可以提高电流增益且隔离效果较好的双极性三极管。

技术实现要素：

本实用新型实施例提供一种双极性三极管器件，能够实现双极性三极管器件的较高的电流增益以及较好的隔离效果。

一方面，本实用新型提供了一种双极性三极管器件，包括衬底和沿第一方向依次层叠设置在衬底上的外延层和双极性三极管；双极性三极管包括：集电区，由轻掺杂的N-型单晶硅外延层组成；基区，沿第一方向上层叠设置于集电区背离衬底的一侧，基区由掺杂碳原子的P型单晶硅锗合金组成，P型单晶硅锗合金中锗的含量沿第一方向由零递增至第一阈值后再递减为零；发射区，沿第一方向层叠设置于基区背离衬底的一侧，由重掺杂的N+型单晶硅组成；金属电极，包括集电极、基极和发射极，集电极与集电区电连接，基极与基区电连接，发射极与发射区电连接；衬底为重掺杂的P+型单晶硅衬底，外延层包括轻掺杂的P-型单晶硅外延层和重掺杂的N+型单晶硅外延层，集电区位于在N+型单晶硅外延层上，以使P+型单晶硅衬底与集电区之间形成反向PN结隔离。

根据本实用新型的一个方面，进一步包括：第一边缘隔离区，设置在双极性三极管的周侧，第一边缘隔离区包括沿第一方向设置的第一凹槽，第一凹槽由N-型单晶硅外延层延伸至衬底，第一凹槽内填充有多晶硅，第一凹槽的内表面设置有氧化层以包围所述多晶硅。

根据本实用新型的一个方面，进一步包括：第二边缘隔离区，在第一方向上第二边缘隔离区位于第一边缘隔离区的背离衬底的一侧，且一部分对应第一边缘隔离区、另一部分位于基区与集电区之间设置；第二边缘隔离区包括沿第一方向设置的第二凹槽，第二凹槽内填充有高密度等离子氧化层，第二凹槽的内表面设置有氧化层以包围高密度等离子氧化层，第二边缘隔离区的背离衬底的表面与集电区齐平。

根据本实用新型的一个方面，第一凹槽的深度为6微米～10微米，第二凹槽的深度为0.4微米～0.6微米，第一凹槽内的氧化层的厚度为800埃～1200埃，第二凹槽内的氧化层的厚度为100埃～300埃，多晶硅层的厚度大于第一凹槽的宽度的一半，高密度等离子氧化层的厚度大于第二凹槽的宽度的一半。

根据本实用新型的一个方面，第一阈值是P型单晶硅锗合金中锗原子与硅原子的个数比，第一阈值的取值范围为30％～50％。

根据本实用新型的一个方面，P型单晶硅锗合金中碳原子的掺杂含量为0.1％～0.2％，掺杂量为碳原子与硅原子的个数比。

根据本实用新型的一个方面，基区的单晶硅锗合金的厚度为100埃～300埃，P型单晶硅锗合金的掺杂浓度为1E18cm^-3量级。

根据本实用新型的一个方面，P+型单晶硅衬底的厚度为600微米～800微米，P-型单晶硅外延层的厚度为2微米～4微米，P-型单晶硅外延层的掺杂浓度为1E16cm^-3量级；N+型单晶硅外延层的厚度为2微米～4微米，N+型单晶硅外延层的掺杂浓度为1E19cm^-3量级；N-型单晶硅外延层的厚度为2微米～4微米，N-型单晶硅外延层的掺杂浓度为1E16cm^-3量级。

根据本实用新型的一个方面，双极性三极管还包括：基极引出区，设置在基区和发射区的周侧，且与基区、发射区和集电区电接触，基极设置于基极引出区上，通过基极引出区与基区电连接，基极引出区由具有掺杂浓度梯度的P+型单晶硅组成，基极引出区的厚度为1微米～2微米；发射极引出区，沿第一方向层叠设置在发射区背离衬底的一侧，且与发射极电接触，发射极设置于发射极引出区上，通过发射极引出区与发射区电连接，发射极引出区由N+型多晶硅组成，发射极引出区的厚度为1000埃～3000埃；集电极引出区，设置于集电区的一侧，且集电区的一侧电接触，集电极设置在集电极引出区上，通过集电极引出区与集电区电连接，集电极引出区由具有掺杂浓度梯度的N+型单晶硅组成，集电极引出区的厚度为2微米～4微米。

根据本实用新型的一个方面，金属电极的材料包括钛及铜中的至少一种。

本实用新型实施例的双极性三极管器件，将双极性三极管层叠设置在衬底上，在集电区与P+型单晶硅衬底之间形成反向的PN结，从发射极经发射区和基区通向集电区的电流由于存在反向PN结，不会向下流向衬底的底部，会直接由集电区通向集电极。此外，基区由掺杂碳原子的P型单晶硅锗合金组成，所述P型单晶硅锗合金中锗的含量沿所述第一方向由零递增至第一阈值后再递减为零，已达到释放晶格失配并调节不同层的能带宽度以实现能带剪裁，从而使得电子在基区移动时产生加速效应，提高电流增益，且在单晶硅锗合金中掺杂碳原子可以填补原子间的间隙，从而有效阻止后续热过程中基区中的锗和杂质原子的移动。本实施例的三极管器件具有较高的电流增益，且通过反向PN结的设置于其他器件隔离，隔离效果好，可靠性强。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种双极性三极管器件的结构示意图；

图2是本实用新型实施例提供的一种双极性三极管器件的制备方法流程图；

图3是本实用新型实施例提供的另一种双极性三极管器件的制备方法流程图。

具体实施方式

下面将详细描述本实用新型的各个方面的特征和示例性实施例，为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本实用新型进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本实用新型，并不被配置为限定本实用新型。对于本领域技术人员来说，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了更好的理解本实用新型，下面结合图1和图2根据本实用新型的双极性三极管器件进行详细描述。

需要说明的是，本申请中，提及的P+型单晶硅是指在单晶硅上重度掺杂硼元素形成的单晶硅，P-型单晶硅是指在单晶硅上轻度掺杂硼元素形成的单晶硅，N+型单晶硅是指在单晶硅上重度掺杂磷元素和/或砷元素形成的单晶硅，N-型单晶硅是指在单晶硅上轻度掺杂磷元素和/或砷元素形成的单晶硅。提及的掺杂浓度，若无特别说明，在N型单晶硅中是指掺杂磷元素和/或砷元素的浓度，在P型单晶硅中是指掺杂硼元素的浓度。

请参阅图1，图1本实用新型实施例提供的一种双极性三极管器件的结构示意图，该双极性三极管器件包括衬底和沿第一方向(Y方向)依次层叠设置在衬底上的外延层和双极性三极管。

上述衬底包括重度掺杂的P+型单晶硅衬底11，外延层包括轻掺杂的P-型单晶硅外延层12和重掺杂的N+型单晶硅外延层13。

上述双极性三极管包括集电区21、基区22、发射区23和金属电极。金属电极包括与集电区21电连接的集电极211、与基区22电连接的基极221和与发射区23电连接的发射极231。其中，集电区21由轻掺杂的N-型单晶硅外延层组成，形成在N+型单晶硅外延层13上；基区22沿第一方向层叠设置于集电区21背离衬底的一侧，基区22由掺杂碳原子的P型单晶硅锗合金组成，且P型单晶硅锗合金中锗的含量沿第一方向由零递增至第一阈值后在递减为零。这里所说的递增或递减可以是阶梯的递增或递减，也可以是连续的递增或递减。优选连续的递增或递减。发射区23沿第一方向层叠设置于基区22背离衬底的一侧，由重掺杂的N+型单晶硅组成。这样，在P+型单晶硅衬底11与集电区21之间形成反向PN结隔离，也即可以将该双极性三极管与衬底隔离，防止位于衬底远离该三极管一侧的器件对该双极性三极管产生影响。

在本实用新型实施例中，将双极性三极管层叠设置在P+型单晶硅衬底上，双极性三极管的集电区21由N-单晶硅外延层形成，形成在衬底的N+单晶硅外延层13上，在N+单晶硅外延层13背离集电区21的一侧为P-型单晶硅外延层12与P+型单晶硅衬底11，这样，集电区21与P+型单晶硅衬底11之间就形成了反向的PN结，从发射极231经发射区23和基区22通向集电区21的电流由于存在反向PN结，不会向下流向衬底的底部，会直接由集电区21通向集电极211。此外，基区22由掺杂碳原子的P型单晶硅锗合金组成，所述P型单晶硅锗合金中锗的含量沿所述第一方向由零递增至第一阈值后再递减为零，以达到释放晶格失配并调节不同层的能带宽度以实现能带剪裁，从而使得电子在基区22移动时产生加速效应，提高电流增益，且在单晶硅锗合金中掺杂碳原子可以填补原子间的间隙，从而有效阻止后续热过程中基区22中的锗和杂质原子的移动。

在一些可选的实施例中，基区22中的P型单晶硅锗合金中的锗含量沿所述第一方向由零递增至第一阈值后再递减为零，该第一阈值是指P型单晶硅锗合金中锗原子与硅原子的个数比，该第一阈值的取值范围为30％～50％，优选40％。基区的P型单晶硅锗合金的厚度为100埃～300埃，优选200埃，P型单晶硅锗合金的掺杂浓度为1E18cm^-3量级。

进一步的，P型单晶硅锗合金中碳原子的掺杂含量为0.1％～0.2％，此处所说的碳原子的掺杂含量是P型单晶硅锗合金中碳原子与硅原子的个数比。优选碳原子的掺杂含量为0.1％。

上述P+型单晶硅衬底11的厚度为600微米～800微米，优选700微米。P-型单晶硅外延层12的厚度为2微米～4微米，P-型单晶硅外延层12的掺杂浓度为1E16cm^-3量级。N+型单晶硅外延层13的厚度为2微米～4微米，N+型单晶硅外延层13的掺杂浓度为1E19cm^-3量级，可以提供低阻区以便将集电区21的电流引到集电极211。N-型单晶硅外延层的厚度为2微米～4微米，N-型单晶硅外延层的掺杂浓度为1E16cm^-3量级。

在一些可选的实施例中，该双极性三极管器件进一步包括第一边缘隔离区3，第一边缘隔离区3设置在双极性三极管的周侧。第一边缘隔离区3包括沿第一方向设置的第一凹槽，该第一凹槽由N-型单晶硅外延层延伸至衬底，第一凹槽内填充有多晶硅，且第一凹槽的内表面设置有氧化层以包围该多晶硅。这样，通过在双极性三极管的周侧设置第一边缘隔离区，可以有效隔离该双极性三极管与周围其他器件，有效避免相互信号干扰，并减少寄生效应。第一凹槽的深度为6微米～10微米，优选8微米、9微米。第一凹槽的内表面的氧化层的厚度为800埃～1200埃，优选1000埃。第一凹槽内的多晶硅层的厚度大于第一凹槽宽度的一半，以便于可以充分填满第一凹槽不留空隙。

进一步的，该双极性三极管器件还包括第二边缘隔离区4，在第一方向上第二边缘隔离区4位于第一边缘隔离区3的背离衬底的一侧，且一部分对应第一边缘隔离区3、另一部分位于基区22与集电区21之间设置。第二边缘隔离区4包括沿第一方向设置的第二凹槽，第二凹槽内填充有高密度等离子氧化层，第二凹槽的内表面设置有氧化层以包围高密度等离子氧化层，且该第二边缘隔离区4的背离衬底的表面于集电区齐平。这样，位于第一边缘隔离区3正上方的第二边缘隔离区4与第一边缘隔离区3共同形成了该双极性三极管与位于其边缘的其他器件的隔离，避免其他器件与该双极性三极管相互信号干扰，并减少寄生效应。第二凹槽的深度为0.4微米～0.6微米，优选0.5微米。第二凹槽的内表面的氧化层的厚度为100埃～300埃，优选200埃。第二凹槽的高密度等离子氧化层的厚度大于第二凹槽的宽度的一半，以便于可以充分填满第二凹槽不留空隙。

为了便于集电极211、基极221、发射极231分别与集电区21、基区22、发射区23电连接，该双极性三极管还包括集电极引出区212、基极引出区222和发射极引出区232。

基极引出区222设置在基区22与发射区23的周侧，且与基区22与集电区21电接触，基极221设置于基极引出区222上，通过基极引出区222与基区22电连接。基区引出区222由具有掺杂浓度梯度的P+型单晶硅组成，便于将基区22引到基极221并减少电场强度。基极引出区222的厚度为1微米～2微米，优选1微米。

发射极引出区232沿第一方向层叠设置在发射区23背离衬底的一侧，且与发射极231电接触，发射极231设置于发射极引出区232上，通过发射极引出区232与发射区23电连接。发射极引出区232由N+型多晶硅组成，发射极引出区232的厚度为1000埃～3000埃，优选2000埃。

集电极引出区212设置于集电区21的一侧，且与集电区21的一侧电接触，集电极211设置在集电极引出区212上，通过集电极引出区212与集电区21电连接。集电极引出区212由具有掺杂浓度梯度的N+型单晶硅组成，可以将N+单晶硅外延层13引到集电极211并减少电场强度。集电极引出区212的厚度为2微米～4微米，优选2微米。

可以理解的是，在该双极性三极管的背离衬底的一侧还设置有绝缘层24，该绝缘层24可以包括氧化层和介质层。绝缘层24设置有过孔，集电极211、基极221与发射极231通过过孔分别与集电极引出区212、基极引出区222与发射极引出区232电连接。金属电极的材料包括钛及铜中的至少一种，是的该双极性三极管器件具有更好的导电性能，可靠性强，能耗低。

上述实施例的双极性三极管器件具有高增益、高频、低噪音、高可靠性、漏电电流小、开关损耗低的有点。器件的参数如下：

发射极集电极击穿电压BVCEO≥10V；

电流增益Beta≥200；

截至频率fT≥100GHz；

最高特征频率fmax≥100GHz；

噪音系数NFmin≤1dB；

电性能如下：BVCEO＝12V，Beta＝230，fT＝150GHz，NFmin＝0.6。

为了便于理解本实用新型，请参阅图2，是本实用新型实施例提供的一种双极性三极管器件的制备方法流程图。该双极性三极管器件的制备方法包括以下步骤：

步骤100，提供P+型单晶硅衬底，并掺杂以在P+型单晶硅衬底上沿第一方向依次形成P-型单晶硅外延层、N+型单晶硅外延层和N-型单晶硅外延层，集电区位于所述N-型单晶硅外延层内。

步骤200，通过第一光刻工艺和第一掺杂工艺在集电区的一侧进行形成集电极引出区。

该步骤200中，集电极引出区由具有掺杂浓度梯度的N+型单晶硅组成，以将N+外延层引到N-型单晶硅外延层的表面。

步骤300，在基区对应区域内，进行P型单晶硅锗合金外延生长，并在生长过程中引入碳原子以填补原子间的间隙。

该步骤300中，P型单晶硅锗合金中锗的含量沿所述第一方向由零递增至第一阈值后再递减为零。

步骤400，在发射区对应区域内，进行N+型单晶硅层的生长。

步骤500，通过第二光刻工艺和第二掺杂工艺，将部分N-型单晶硅外延层、部分P型单晶硅锗合金外延以及部分N+型单晶硅层形成基极引出区。

该步骤500中，基极引出区由具有掺杂浓度梯度的P+型单晶硅组成。

步骤600，通过第三光刻工艺，形成基区和发射区。

步骤700，通过第四光刻工艺以及沉积工艺，在发射极引出区对应区域内，在N+型单晶硅外延层上沉积N+型多晶硅层，形成发射极引出区。

步骤800，形成金属电极的制备工艺。

该金属电极包括集电极、基极和发射极，集电极通过集电极引出区与集电区电连接，基极通过基极引出区与基区电连接，发射极通过发射极引出区与发射区电连接。

通过上述步骤，完成双极性三极管器件的制备。

本实施例中，通过该制备方法制备的双极性三极管器件，基区对应区域内形成P型单晶硅锗合金，P型单晶硅锗合金中锗的含量沿第一方向由零递增至第一阈值后再递减为零，可以达到释放晶格失配并调节不同层的能带宽度，以实现能带剪裁，从而使得电子在基区移动时产生加速效应，提高制备的双极性三极管器件的电流增益，且在单晶硅锗合金中掺杂碳原子可以填补原子间的间隙，从而有效阻止后续热过程中引起的锗和杂质原子的移动。并且，形成具有掺杂浓度梯度的N+型单晶硅组成的集电极引出区，可以将N+单晶硅外延层引到集电极并减少电场强度，且在P+型单晶硅衬底与集电区之间形成了反向PN结，流经集电区的电流会直接通过集电极引出区引至集电极，而不会流向P+型单晶硅衬底的一侧。此外，形成具有掺杂浓度梯度的P+型单晶硅组成的基极引出区，便于将基区的电流引到基极，并减少电场强度。

在一些可选的实施例中，在上述步骤200之前还包括：在集电区的周侧形成第一边缘隔离区以及在第一边缘隔离区背离P+型单晶硅衬底的一侧形成第二边缘隔离区的步骤。其中，第一边缘隔离区包括沿所述第一方向设置的第一凹槽，第一凹槽由N-型单晶硅外延层延伸至P+型单晶硅衬底，第一凹槽内填充有多晶硅，第一凹槽的内表面设置有氧化层以包围多晶硅。第二边缘隔离区一部分对应第一边缘隔离区、另一部分位于基区与集电区之间设置；第二边缘隔离区包括沿第一方向设置的第二凹槽，第二凹槽内填充有高密度等离子氧化层，第二凹槽的内表面设置有氧化层以包围高密度等离子氧化层，第二边缘隔离区的背离衬底的表面与集电区齐平。

在一些可选的实施例中，上述步骤100中，所提供的P+型单晶硅衬底的厚度在600微米～800微米，优选700微米，外延从里到表面(也即沿第一方向)形成的P-型单晶硅外延层、N+型单晶硅外延层和N-型单晶硅外延层，P-型单晶硅外延层的厚度为2微米～4微米，P-型单晶硅外延层的掺杂浓度为1E16cm^-3量级。N+型单晶硅外延层的厚度为2微米～4微米，N+型单晶硅外延层的掺杂浓度为1E19cm^-3量级，可以提供低阻区以便将集电区的电流引到集电极。N-型单晶硅外延层的厚度为2微米～4微米，优选3微米、4微米，N-型单晶硅外延层的掺杂浓度为1E16cm^-3量级。

下面结合图3对上述几个步骤进行详细说明。

在步骤100之后，在集电区的周侧形成第一边缘隔离区的步骤，具体包括如下步骤：

(1)初氧化层的生长：将步骤100形成的硅片进行表面清洗，完成后将硅片置于氧化炉中，生成一层初氧化层，初氧化层厚度在100埃左右，氧化炉温度为800℃～1000℃，在一些可选的实施例中，氧化炉温度为1000℃，在另一些可选的实施例中，氧化炉温度为900℃。

(2)氮化硅层的淀积：将步骤(1)处理完成的硅片置于氮化硅LPCVD炉中，淀积一层氮化硅层，氮化硅层厚度在1600埃左右，CVD炉温度为600℃～900℃，在一些可选的实施例中，CVD炉温度为800℃，在另一些可选的实施例中，CVD炉温度为700℃。

(3)第一凹槽光刻：对步骤(2)处理完成的硅片进行光刻，形成用于隔离本双极型三极管和其他器件的区域以减少寄生效应。

(4)干刻腐蚀氮化硅层和氧化层：对步骤(3)处理完成的硅片进行干刻腐蚀，在第一凹槽光刻曝光的区域中去除步骤(2)淀积的氮化硅层和步骤(1)生长的初氧化层。

(5)干刻腐蚀第一凹槽：对步骤(4)处理完成的硅片进行干刻腐蚀，在第一凹槽光刻曝光的区域中干刻腐蚀出用于隔离本双极型三极管和其他器件的第一凹槽，第一凹槽的深度在6微米～10微米；去除第一凹槽光刻的光刻胶。在一些可选的实施例中，第一凹槽的深度在8微米，在另一些可选的实施例中，第一凹槽的深度为10微米。

(6)第一凹槽内氧化层的生长：将步骤(5)中的硅片进行表面清洗，完成后将硅片置于氧化炉中，在第一凹槽中生成一层氧化层，氧化层厚度在800埃～1200埃，氧化炉温度为1000℃，第一凹槽之外的区域由于有步骤(2)淀积的氮化硅层保护，除边缘区域外没有氧化层生长；第一凹槽氧化层生长完成后将硅片置于1100℃的氮气中退火。在一些可选的实施例中，第一凹槽内的氧化层的厚度为1000埃，在另一些可选的实施例中，第一凹槽内的氧化层的厚度为1200埃。

(7)多晶硅在第一凹槽内的淀积：将步骤(6)中的硅片置于多晶硅LPCVD炉中，在第一凹槽中以及硅片表面淀积一层多晶硅层，多晶硅的厚度要求大于第一凹槽宽度的一半以便充分填满第一凹槽不留空隙，淀积温度在500℃～800℃。在一些可选的实施例中，沉积温度为700℃，在另一些可选的实施例中，沉积温度为600℃。

(8)硅片正面磨平：对步骤(7)处理完成的硅片进行正面磨平，以去除硅片表面上在步骤(7)淀积的多晶硅层，步骤(2)淀积的氮化硅层和步骤(1)生长的初氧化层，使得硅片表面平整以便后续工艺操作，根据不同的工艺需要可在正面磨平前在不同区域淀积一定厚度的多晶硅以减少正面磨平工艺的负载效应。

以上步骤，形成了第一边缘隔离区。之后进行在第一边缘隔离区背离P+型单晶硅衬底的一侧形成第二边缘隔离区的过程。具体包括以下步骤：

(9)氧化层的生长：将步骤(8)中的硅片进行表面清洗，完成后将硅片置于氧化炉中，生成一层氧化层，氧化层厚度在100A左右，氧化炉温度为900℃～1000℃。在一些可选的实施例中，氧化炉温度为900℃，在另一些可选的实施例中，氧化炉温度为1000℃。

(10)氮化硅层的淀积：将步骤(9)处理完成的硅片置于氮化硅LPCVD炉中，淀积一层氮化硅层，氮化硅层厚度在1600A左右，CVD炉温度为600℃～1000℃。在一些可选的实施例中，CVD炉温度为800℃，在另一些可选的实施例中，CVD炉温度为700℃。

(11)第二凹槽光刻：对步骤(10)处理完成的硅片进行光刻，以便在第一凹槽顶部形成氧化层以及在基区和集电区之间形成隔离。

(12)干刻腐蚀氮化硅层和氧化层：对步骤(11)处理完成的硅片进行干刻腐蚀，在第二凹槽光刻曝光的区域中去除步骤(12)淀积的氮化硅层和步骤(9)生长的氧化层。

(13)干刻腐蚀第二凹槽：对步骤(12)处理完成的硅片进行干刻腐蚀，在第二凹槽光刻曝光的区域中干刻腐蚀出的第二凹槽，第二凹槽的深度为0.4微米～0.6微米；去除第二凹槽光刻的光刻胶。在一些可选的实施例中，第二凹槽的深度为0.5微米。

(14)第二凹槽内氧化层的生长：将步骤(13)中的硅片进行表面清洗，完成后将硅片置于氧化炉中，在第二凹槽中生成一层氧化层，氧化层厚度在100埃～300埃，氧化炉温度为1000℃，第二凹槽之外的区域由于有步骤(10)淀积的氮化硅层保护，除边缘区域外没有氧化层生长；第二凹槽氧化层生长完成后将硅片置于1100℃的氮气中退火。在一些可选的实施例中，氧化层的厚度可以为200埃。

(15)高密度等离子氧化层在第二凹槽内的淀积：将步骤(14)中的硅片置于等离子PE-CVD腔体中，在第二凹槽中以及硅片其他区域淀积一层高密度等离子氧化层，高密度等离子氧化层的厚度要求大于第二凹槽宽度的一半以便充分填满第二凹槽不留空隙；高密度等离子氧化层生长完成后将硅片置于1000℃～1100℃下快速退火约30秒钟。在一些可选的实施例中，将硅片置于1100℃下快速退火约30秒钟，在另一些可选的实施例中，将硅片置于1050℃下快速退火约30秒钟。

(16)硅片正面磨平：对步骤(15)处理完成的硅片进行正面磨平，以去除硅片表面上步骤(15)淀积的高密度等离子氧化层，步骤(10)淀积的氮化硅层和步骤(9)生长的氧化层，使得硅片表面平整以便后续工艺操作，根据不同的工艺需要可在正面磨平前在不同区域淀积一定厚度的高密度等离子氧化层以减少正面磨平工艺的负载效应。

以上步骤，形成了第二边缘隔离区。之后进行通过第一光刻工艺和第一掺杂工艺在所述集电区的一侧进行形成集电极引出区的步骤。具体包括通过第一光刻工艺界定出所述集电极引出区对应区域的步骤以及集电极的形成步骤，具体如下：

(17)集电极引出区光刻：通过第一光刻工艺对步骤(16)处理完成的硅片进行光刻，以便将作为集电区的电流通过重掺杂的N+型单晶硅外延层和集电极引出区引到集电极。经过该第一光刻工艺后，即可界定出集电极引出区对应区域。

(18)集电极引出区掺杂：将步骤(17)处理完成的硅片在30KeV～70KeV能量、1E14cm^-2～1E15cm^-2量级的计量下进行浅层砷离子轰击，以及在200KeV～600KeV能量、1E14cm^-2～1E15cm^-2量级计量下进行深层磷离子轰击，将砷离子和磷离子注入硅片形成N+型掺杂浓度梯度将重掺杂的N+型单晶硅外延层引到硅片表面并减少电场强度；去除集电极引出区光刻的光刻胶；将硅片置于900℃～1000℃下快速退火约30秒钟以激活砷离子和磷离子。

在一些可选的实施例中，可以将步骤(17)处理完成的硅片在50KeV能量、1E15cm^-2量级的计量下进行浅层砷离子轰击，以及在400KeV能量、1E14cm^-2量级计量下进行深层磷离子轰击，将砷离子和磷离子注入硅片形成N+型掺杂浓度梯度将重掺杂的N+型单晶硅外延层引到硅片表面并减少电场强度；去除集电极引出区光刻的光刻胶；将硅片置于1000℃下快速退火约30秒钟以激活砷离子和磷离子。

在另一些可选的实施例中，可以将步骤(17)处理完成的硅片在30KeV能量、1E15cm^-2量级的计量下进行浅层砷离子轰击，以及在300KeV能量、1E14cm^-2量级计量下进行深层磷离子轰击，将砷离子和磷离子注入硅片形成N+型掺杂浓度梯度将重掺杂的N+型单晶硅外延层引到硅片表面并减少电场强度；去除集电极引出区光刻的光刻胶；将硅片置于900℃下快速退火约30秒钟以激活砷离子和磷离子。

以上步骤，形成了集电极引出区。之后进行在基区对应区域内，生长P型单晶硅锗合金外延的步骤，具体包括以下步骤：

(19)牺牲氧化层的生长：将步骤(18)中的硅片进行表面清洗，完成后将硅片置于氧化炉中，生成一层牺牲氧化层，牺牲氧化层厚度在100A左右，氧化炉温度为1000℃。

(20)湿刻腐蚀牺牲氧化层：将步骤(19)处理完成的硅片，使用体积比为6：1的氟化氨和氢氟酸溶液去除牺牲氧化层。

(21)P型单晶硅锗合金外延生长：将步骤(20)处理完成的硅片置于硅锗合金超高真空UHV-CVD炉中，经过表面氢气钝化后，通过调整硅原子和锗原子的流速，在硅片里裸露的硅表面淀积一层P型单晶硅锗合金层，单晶硅锗合金厚度为100埃～300埃，掺杂浓度在1E18cm^-3量级，硅锗合金UHV-CVD炉温度为500℃～800℃，为了产生基区能带裁剪效应，单晶硅锗合金层中硅锗合金中锗的比例并非单一均匀，而是采用优化设计，逐层变化到第一阈值后再减为零，以达到释放晶格失配并调节不同层的能带宽度，从而使得电子在基区中移动时产生加速效应；为了有效阻止后续热过程引起的锗和杂质原子移动，单晶硅锗合金层生长过程中引入碳原子以填补原子间的间隙。上述第一阈值为P型单晶硅锗合金中锗原子与硅原子的个数比，第一阈值的取值范围为30％～50％。碳原子在硅锗合金中掺杂的含量为0.1％～0.2％，该掺杂量为所述碳原子与所述硅原子的个数比。优选的，第一阈值可以为40％，碳原子的掺杂含量为0.1％。在一些可选的实施例中，硅锗合金高真空UHV-CVD炉的温度为600℃，在另一些可选的实施例中，硅锗合金高真空UHV-CVD炉的温度为550℃。

以上步骤，形成了P型单晶硅锗合金外延层的生长。之后进行在发射区对应区域内，进行N+型单晶硅层的生长的步骤。具体包括如下步骤：

(22)N+型单晶硅层的外延生长：将步骤(21)处理完成的硅片置于LP-CVD炉中，经过表面氢气钝化后，在硅片里裸露的硅表面淀积一层N+型单晶硅层，单晶硅层的厚度在1000埃左右，掺杂浓度在1E19cm^-3量级，LP-CVD炉温度为500℃～600℃。在一些可选的实施例中，LP-CVD炉温度为550℃，在另一些可选的实施例中，LP-CVD炉温度为600℃.

上述步骤后，再进行第二光刻工艺和第二掺杂工艺，将部分所述N-型单晶硅外延层、部分P型单晶硅锗合金外延以及部分N+型单晶硅层形成所述基极引出区，具体包括如下步骤：

(23)基极引出区光刻：通过第二光刻工艺对步骤(22)处理完成的硅片进行光刻，以便将作为基区的P型单晶硅锗合金外延通过重掺杂P+单晶硅引到基极。经过该第二光刻工艺后，即可界定出基极引出区对应区域。

(24)基极引出区掺杂：将步骤(23)处理完成的硅片在10KeV～20KeV能量、1E15cm^-2量级计量下进行浅层硼离子轰击，以及在100KeV～200KeV能量、1E14cm^-2量级计量下进行深层硼离子轰击，硼离子注入硅片将补偿步骤(22)的N+型单晶硅外延层和N-单晶硅外延层的N型杂质并形成P+型掺杂浓度梯度将P型基区引到硅片表面并减少电场强度；去除基极引出区光刻的光刻胶；将硅片置于1000℃下快速退火约30秒钟以激活硼离子。在一些可选的实施例中，浅层硼离子轰击的能量为10KeV，深层硼离子轰击的能量为100KeV。在另一些可选的实施例中，浅层硼离子轰击的能量为20KeV，深层硼离子轰击的能量为200KeV。

以上步骤形成了基极引出区，之后进行第三光刻工艺，形成基区和发射区的步骤，具体包括：

(25)基区、发射区光刻：对步骤(24)处理完成的硅片进行光刻，以便将基区、发射区之外的步骤(22)外延生长的N+型单晶硅层和步骤(21)外延生长的P型单晶硅锗合金去掉。

(26)干刻腐蚀外延生长层：对步骤(25)处理完成的硅片进行干刻腐蚀，将基区、发射区之外的步骤(22)外延生长的N+型单晶硅层和步骤(21)外延生长的P型单晶硅锗合金干刻腐蚀掉；去除基区、发射区光刻的光刻胶。

以上步骤，形成了基区和发射区，之后进行通过第四光刻工艺以及沉积工艺，在发射极引出区对应区域内，在所述N+型单晶硅外延层上沉积N+型多晶硅层，形成发射极引出区的步骤，具体包括如下步骤：

(27)TEOS层的淀积：将步骤(26)处理完成的硅片置于TEOS LPCVD炉中，淀积一层TEOS层，TEOS层厚度在1000A左右，CVD炉温度为600℃。

(28)发射极引出区光刻：通过第四光刻工艺，对步骤(27)处理完成的硅片进行光刻，以便定义发射极与多晶硅接触的区域，也即可以界定出发射极引出区对应区域。

(29)干刻腐蚀TEOS层：对步骤(28)处理完成的硅片进行干刻腐蚀，在发射极引出区光刻曝光的区域中去除步骤(27)淀积的TEOS层；去除发射极引出区光刻的光刻胶。

(30)发射极引出区N+型多晶硅层的淀积：将步骤(29)中的硅片置于多晶硅LPCVD炉中，在硅片表面淀积一层N+型多晶硅层，多晶硅的厚度在1000埃～3000埃，淀积温度在600℃～700℃；淀积完成后将硅片置于1000℃～1100℃下快速退火约40秒钟。优选的，多晶硅的厚度为2000埃。在一些可选的实施例中，多晶硅沉积的温度为700℃，退火温度为1100℃。在另一些可选的实施例中，多晶硅沉积的温度为600℃，退火温度为1000℃。

(31)发射极引出区多晶硅区域光刻：对步骤(30)处理完成的硅片进行光刻，以便定义发射极引出区多晶硅的区域。

(32)干刻腐蚀多晶硅层：对步骤(31)处理完成的硅片进行干刻腐蚀，在发射极引出区多晶硅区域光刻曝光的区域之外去除步骤(30)淀积的多晶硅层；去除发射极引出区多晶硅区光刻的光刻胶。

以上步骤，形成了发射极引出区，之后进行形成金属电极的制备工艺，可以理解的是，金属电极包括集电极、基极和发射极。具体包括如下步骤：

(33)TEOS层的淀积：将步骤(32)处理完成的硅片置于TEOS LPCVD炉中，淀积一层TEOS层，TEOS层厚度在400A左右，CVD炉温度为600℃～700℃。在一些可选的实施例中，CVD炉温度为700℃，在另一些可选的实施例中，CVD炉温度为600℃。

(34)氮化硅层的淀积：将步骤(34)处理完成的硅片置于氮化硅等离子PE-CVD腔体中，淀积一层氮化硅层，氮化硅层厚度在800A左右。

(35)SAUSG层和PETEOS层的淀积：将步骤(34)中的硅片置于等离子PE-CVD腔体中，淀积SAUSG层和PETEOS层，SAUSG层厚度在4000A左右，PETEOS层在7000A左右。

(36)金属接触窗口光刻：对步骤(35)处理完成的硅片进行光刻，在基极、发射极和集电极对应的区域形成金属接触窗口的区域。

(37)干刻腐蚀介质层：对步骤(36)处理完成的硅片进行干刻腐蚀，在金属接触窗口光刻曝光的区域中去除步骤(35)淀积的SAUSG层和PETEOS层的淀积、步骤(34)淀积的氮化硅层和步骤(33)淀积的TEOS层；去除金属接触窗口光刻的光刻胶；

(38)溅射正面金属：对步骤(37)处理完成的硅片进行金属溅射，在硅片上淀积正面金属。

(39)正面金属光刻：对步骤(38)处理完成的硅片进行光刻，定义正面金属区域的正面金属在基极、发射极和集电极对应区域内；

(40)干刻腐蚀正面金属：对步骤(39)处理完成的硅片进行干刻腐蚀，在正面金属光刻曝光的区域中去除步骤(38)淀积的正面金属层；去除正面金属光刻的光刻胶。

(41)正面金属合金：将步骤(40)处理完成的硅片置入合金炉管中，正面金属部分形成正面金属合金，合金炉管温度为400℃～450℃，合金时间为20min。在一些可选的实施例中，合金炉管温度为420℃，在另一些可选的实施例中，合金炉管温度为450℃。

经过以上步骤，形成了双极性三极管器件，其具体结构可以参照图1所示。形成双极性三极管器件后需要对该双极性三极管器件进行测试。

在一些可选的实施例中，上述步骤(8)与(16)中正面减薄方法可以替换为湿法腐蚀。

在另一些可选的实施例中，上述步骤(8)与(16)所述的正面减薄方法为常压等离子腐蚀。

通过时上述制备方法形成的双极性三极管器件，采用P型单晶硅锗合金基区添加碳原子掺杂的新型基区结构，并且单晶硅锗合金中锗的比例并非单一均匀，而是采用优化设计，逐层变化到第一阈值在递减，以达到释放晶格失配并调节不同层的能带宽度以实现基区能带剪裁，从而使得电子在基区中移动产生加速效应，这样制作的双极性三极管器件具有高增益、高频、高可靠性、漏电流小、开关损耗低的优点；双极性三极管的边缘采用第一边缘隔离区和第二边缘隔离区相结合的方式跟周围器件隔离，器件底部采用反向PN结与衬底隔离，有效避免相互信号干扰并减少寄生效应；并且，在第一凹槽和第二凹槽工艺中采用正面减薄的方法，使得硅片表面平整以便后续工艺操作，同时提高了双极型三极管器件的可靠性和减少漏电流；生长的正面面金属使用钛和铜中的至少一种，使得双极型三极管器件具有更好的导电性能，可靠性强，能耗低；并且，该制备方法跟现有的CMOS平台工艺兼容性好，可以迅速实现大规模生产。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。