一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管的制作方法

本发明涉及半导体制作领域，尤其涉及一种基于i-line和ebl制作t形栅的光刻工艺、t形栅和晶体管。

背景技术：

影响phemt器件性能的半导体工艺中，栅的制作是最为困难的。为了提高器件的工作频率，必须不断地缩小栅长。目前栅长尺寸已经达到深亚微米甚至纳米水平，但是栅长减小的同时会带来其他一些问题，主要是栅电阻的增大，为此需要制作t形栅来减少由于栅寄生电阻而引起的晶体管噪声。

目前用电子束扫描曝光机工艺制作t形栅的方法有两种：一种是半导体基板上使用两层e-beam光刻胶，也就是下层根部腔体和上层头部腔体两层图形都由电子束扫描曝光机工艺完成。此方法中电子束扫描曝光机需要完成三次光刻来制造t形栅，下层一次，上层两次(上层图形在下层图形的两边，一边光刻一次)。相较于i-line和duv等光刻机，电子束扫描曝光机光刻时间长，且电子束扫描曝光机十分昂贵，所以该方法效率低成本大。另一种方法是：下层是e-beam胶，上层duv胶，如图1所示。也就是上层头部腔体图形交给duv光刻机工艺完成，电子束扫描曝光机工艺只需要做下层根部一层的腔体图形。该方法能解决第一种方法带来的光刻时间长的问题，但上层的duv胶中大量的溶剂会对下层根部腔体图形造成影响，会使特征尺寸变形。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种基于i-line和ebl制作t形栅的光刻工艺、t形栅和高电子迁移率晶体管。

本发明的目的是通过以下技术方案来实现的：

根据本申请的第一方面，提供一种基于i-line和ebl制作t形栅的光刻工艺，包括以下步骤：

在半导体基板上进行涂布e-beam光刻胶进行烘烤、ebl光刻、显影、清洗形成下层根部腔体；

对下层根部腔体光刻胶层进行烘烤热变形，形成具有圆弧边角的下层根部腔体；

使用o2清除下层根部腔体的底部残渣；

在下层根部腔体和半导体基板表面涂覆隔离试剂形成隔离层；

在下层根部腔体表面进行涂布上层光刻胶并进行烘烤、i-line光刻机曝光、显影、清洗形成上层头部腔体；

使用o2清除下层根部腔体的底部残渣和半导体基板上方的隔离层；

用酸刻蚀掉下层根部腔体下的半导体基板，以在半导体基板表面形成t形栅的下层根部图形；

沉积栅极金属层；

用试剂去除半导体基板表面所有的光胶得到t形栅。

进一步地，所述的隔离试剂为安智电子sh114。

进一步地，在形成具有圆弧边角的下层根部腔体时，比预计形成的t形栅窄；在使用o2清除下层根部腔体的底部残渣时，控制清除时间，清除掉一部分下层根部腔体。

进一步地，所述得到t形栅的下层根部的特征尺寸为0.15um，在形成具有圆弧边角的下层根部腔体时，底部的相对尺寸为0.13um；在使用o2清除下层根部腔体的底部残渣时，控制清除时间，清除掉一部分下层根部腔体，使得底部的相对尺寸达到0.15um。

进一步地，所述工艺还包括：

获取在特定参数下的不同清除时间，下层根部腔体的拓宽距离；

根据实际所需拓宽距离，得到窄距下层根部腔体至宽距下层根部腔体在特定参数下的清除时间。

进一步地，所述获取在特定参数下的不同清除时间，下层根部腔体的拓宽距离，还包括：

根据多个拓宽结果，建立线性模型，所述线性模型用于在输入特定参数和实际所需拓宽距离时输出清除时间。

进一步地，所述沉积栅极金属层使用真空蒸镀法实现。

进一步地，所述用试剂去除半导体基板表面所有的光胶得到t形栅中的试剂为nmp。

根据本申请的第二方面，提供一种t形栅，采用所述光刻工艺制造。

根据本申请的第三方面，提供一种高电子迁移率晶体管，包括所述的t形栅。

本发明的有益效果是：

(1)本发明在半导体基板上使用电子束扫描曝光机工艺形成下层根部腔体图形，使用i-line工艺形成上层头部腔体图形，从而节省电子束扫描曝光机光刻所需要的时间；同时是在做i-line工艺前，可以先做一步隔离处理，从而隔离上层头部光刻胶中大量的溶剂对下层的影响。

(2)本发明在完成下层根部腔体和上层头部腔体时，均采用离子去胶去掉底部残渣，使得后续工艺使得图形能完美逼近于理想形状，而不是因为残渣的影响导致图形有缺口，从而影响产品的特征尺寸和形貌，进而影响电性能。

(3)由于离子去胶步骤会打掉一部分下层根部腔体，因此在形成具有圆弧边角的下层根部腔体时，比预计形成的t形栅窄，从而使得后续离子去胶步骤不仅可以去掉底部残渣，还可以使去胶完成后的下层根部腔体符合尺寸特征要求。

(4)本申请的离子去胶步骤位于隔离步骤之前，避免现有技术去胶步骤在隔离步骤之后使得隔离效果不好的问题。

附图说明

图1为现有技术其中一种做法的示意图；

图2为本发明工艺流程图；

图3为工艺流程对应的操作示意图；

图4为t形栅示意图。

具体实施方式

下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

目前用电子束扫描曝光机工艺制作t形栅的方法有两种：一种是半导体基板上使用两层e-beam光刻胶，也就是下层根部腔体和上层头部腔体两层图形都由电子束扫描曝光机工艺完成。此方法中电子束扫描曝光机需要完成三次光刻来制造t形栅，下层一次，上层两次(上层图形在下层图形的两边，一边光刻一次)。相较于i-line和duv等光刻机，电子束扫描曝光机光刻时间长，且电子束扫描曝光机十分昂贵，所以该方法效率低成本大。另一种方法是：下层是e-beam胶，上层duv胶，如图1所示。也就是上层头部腔体图形交给duv光刻机工艺完成，电子束扫描曝光机工艺只需要做下层根部一层的腔体图形。该方法能解决第一种方法带来的光刻时间长的问题，但上层的duv胶中大量的溶剂会对下层根部腔体图形造成影响，会使特征尺寸变形。

有鉴于此，本申请旨在提供一种基于i-line和ebl制作t形栅的光刻工艺、t形栅和晶体管，在半导体基板上使用电子束扫描曝光机工艺形成下层根部腔体，使用i-line工艺形成上层头部腔体，从而节省电子束扫描曝光机光刻所需要的时间；同时是在做i-line工艺前，先用试剂做一步隔离处理，从而隔离上层头部光刻胶中大量的溶剂对下层的影响。

其中，ebl的全称为electronbeamlithography即电子束曝光，指利用某些高分子聚合物对电子敏感而形成曝光图形的，是光刻技术的延伸。电子束曝光能够在抗蚀剂上写出纳米级的图形。而i-line

参见图2，图2是本申请一示例性实施例示出的一种基于i-line和ebl制作t形栅的光刻工艺的流程图，该方法应用于t形栅的低成本和高质量制作。同时参见图3，图3是工艺流程对应的操作示意图。该光刻工艺包括以下步骤：

s1：电子束扫描曝光机(ebl)工艺：在半导体基板上进行涂布e-beam光刻胶(电子束光刻胶)进行烘烤、ebl光刻、显影、清洗形成下层根部腔体，如图3(a)以及图3(b)所示。

s2：热变形：对下层根部腔体光刻胶层进行烘烤热变形，形成具有圆弧边角的下层根部腔体，如图3(c)所示。

s3：离子去胶：使用o2清除下层根部腔体的底部残渣，如图3(d)所示。

s4：隔离：在下层根部腔体和半导体基板表面涂覆隔离试剂形成隔离层，如图3(e)所示。

其中，试剂用于隔离后续的i-line工艺所用的光刻胶中大量溶剂对下层的影响，上层光刻胶中溶剂成分占90％以上，涂布胶时，溶剂会对下层造成影响，会使下层根部腔体图形特征尺寸变形，所以需要隔离。

另外，在本实施例的优选方案中，所述的隔离试剂为安智电子sh114。

s5：i-line工艺：在下层根部腔体表面进行涂布上层光刻胶并进行烘烤、i-line光刻机曝光、显影、清洗形成上层头部腔体，如图3(f)所示。

s6：离子去胶：使用o2清除下层根部腔体的底部残渣和半导体基板上方的隔离层，如图3(g)所示。

s7：下层根部图形形成：用酸刻蚀掉下层根部腔体下的半导体基板，以在半导体基板表面形成t形栅的下层根部图形，如图3(h)所示。

s8：沉积栅极金属层，如图3(i)所示。

其中，在本实施例的优选方案中，在该步骤中所述的沉积栅极金属层使用真空蒸镀法实现。

s9：用试剂去除半导体基板表面所有的光胶得到t形栅，如图4所示。

其中，在该步骤中，所述用试剂去除半导体基板表面所有的光胶得到t形栅中的试剂为nmp。

本实施例首先在半导体基板上使用电子束扫描曝光机工艺形成下层根部腔体图形，使用i-line工艺形成上层头部腔体图形，从而节省电子束扫描曝光机光刻所需要的时间。

但是i-line工艺所用的光刻胶中大量溶剂对下层的影响，上层光刻胶中溶剂成分占90％以上，涂布胶时，溶剂会对下层造成影响，会使下层根部腔体图形特征尺寸变形；因此在做i-line工艺前，可以先做一步隔离处理s4，从而隔离上层头部光刻胶中大量的溶剂对下层的影响

其中，特征尺寸的定义指的是相对的下层根部腔体与半导体基板接触位置的距离。

其中，本实施例的离子去胶步骤s3位于隔离步骤s4之前，可以避免现有技术去胶步骤在隔离步骤之后使得隔离效果不好的问题。

离子去胶步骤使得后续工艺使得图形能完美逼近于图4中的理想形状，而不是因为残渣的影响导致图形有缺口，从而影响产品的特征尺寸和形貌，进而影响电性能。

其中，步骤s3的离子去胶步骤去掉的下层根部腔体的底部残渣，即半导体基板上的底部残渣，但此时由于刚刚完成热变形处理，执行离子去胶(使用o2清除下层根部腔体的底部残渣)会使得下层根部腔体(即e-beam光刻胶的部分)也被去掉一部分，因此此时在优选实施例中，步骤s2中的在形成具有圆弧边角的下层根部腔体时，比预计形成的t形栅窄；而在步骤s3中使用o2清除下层根部腔体的底部残渣时，控制清除时间，清除掉一部分下层根部腔体。而对于步骤s6的离子去胶步骤，此时下层根部腔体和上层头部腔体均为固态，并且溶剂也烘烤挥发的差不多了，此时离子去胶会打掉隔离层，即使两者接触也不会造成任何影响。

也就是说，为了减少生产中底部残留(必然的，是实际生产和理论有差，其对产品性能不利)，所以才用o2去打，但会扩宽特征尺寸，因此特征尺寸一开始就做小点。

例如，在本实施例中，所述得到t形栅的下层根部的特征尺寸为0.15um，在形成具有圆弧边角的下层根部腔体时，底部的相对尺寸为0.13um；在使用o2清除下层根部腔体的底部残渣时，控制清除时间，清除掉一部分下层根部腔体，使得底部的相对尺寸达到0.15um。

另外，基于上述优选实施例的实现，所述工艺还包括：

s0：获取在特定参数下的不同清除时间，下层根部腔体的拓宽距离；

根据实际所需拓宽距离，得到窄距下层根部腔体至宽距下层根部腔体在特定参数下的清除时间。

该步骤可以事先进行操作，从而得到实现用于拓展的清除时间的提前获取。

另外，基于上述优选实施例的实现，所述获取在特定参数下的不同清除时间，下层根部腔体的拓宽距离，还包括：

根据多个拓宽结果，建立线性模型，所述线性模型用于在输入特定参数和实际所需拓宽距离时输出清除时间。

其中，线性模型可以为多个，分别代表不同特定参数下的线性模型。

本申请的又一示例性实施例提供一种t形栅，采用所述光刻工艺制造。

本申请的又一示例性实施例提供提供一种高电子迁移率晶体管，包括所述的t形栅。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。