图像传感器及其制作方法与流程

本申请涉及半导体制造领域，具体来说，涉及一种图像传感器及其制作方法。

背景技术：

图像传感器是一种用于将聚焦在图像传感器上的光学图像转换成电信号的电子设备。图像传感器可以用于诸如数码相机，摄影机，摄像机等的成像设备，使得成像设备接收到的光被转换为数字图像。目前常见的图像传感器包括互补金属氧化物半导体(cmos)图像传感器(cis)和电荷耦合器件(ccd)传感器，它们被广泛用于各种成像设备中。

无论是ccd还是cmos，图像传感器都采用感光元件作为影像捕获的基本手段，感光元件的核心包括光电二极管(photodiode，pd)，光电二极管pd在接受光线照射之后能够吸收入射到所述光电二极管的光来产生光电荷并转移这些光电荷，从而产生电信号。所述感光元件还包括浮置扩散区fd(floatingdiffusion，fd)，所述光电二极管pd中产生的光电荷通过传输晶体管tx转移到所述浮置扩散区fd。

在全局快门曝光的高速摄影和摄像设备中，要求极高的曝光速度。所述的光电荷从光电二极管pd传输到浮置扩散区fd中，有一个时间延时的过程，如果能够减少这个时间延时，将有利于快速曝光的实现。

技术实现要素：

本申请技术方案要解决的技术问题是提供一种图像传感器及其制作方法，以提高所述图像传感器的曝光速度。

本申请的一方面提供一种图像传感器，半导体衬底，所述半导体衬底中形成有感光元件和浮置扩散区；传输栅结构，所述传输栅结构位于所述半导体衬底表面；应力层，所述应力层位于半导体衬底内并延伸至所述感光元件的部分区域以及所述浮置扩散区，所述应力层在所述图像传感器的光电荷传输沟道产生张应力。

在本申请的一些实施例中，所述的应力层材料为碳化硅。在本申请的一些实施例中，所述的碳化硅材料中c原子的原子百分比为10％至50％。

在本申请的一些实施例中，所述应力层的厚度为0.1微米至0.8微米。

在本申请的一些实施例中，所述的半导体衬底为<100>晶向的晶圆。

本申请的另一方面提供一种图像传感器的制作方法，包括：提供半导体衬底，所述半导体衬底中形成有感光元件和浮置扩散区；在所述半导体衬底表面形成传输栅结构；在所述半导体衬底以及传输栅结构表面形成图案化的阻挡层，所述图案化的阻挡层的开口对应于感光元件的部分区域和浮置扩散区；以所述图案化的阻挡层为掩膜，刻蚀所述半导体衬底、感光元件的部分区域和浮置扩散区形成沟槽；在所述沟槽内填充应力材料形成应力层，所述应力层在所述图像传感器的光电荷传输沟道产生张应力；去除所述图案化的阻挡层。

在本申请的一些实施例中，所述的应力层材料为碳化硅。在本申请的一些实施例中，所述的碳化硅材料中c原子的原子百分比为10％至50％。

在本申请的一些实施例中，所述应力层的厚度为0.1微米至0.8微米。

在本申请的一些实施例中，所述的半导体衬底为<100>晶向的晶圆。

本申请所述的图像传感器及其制作方法，通过在光电二极管pd的部分区域以及浮置扩散区fd中外延生长应变材料，利用应变材料产生的张应力，并将所述张应力引入光电荷的传输沟道，减少光电荷从光电二极管pd传输到浮置扩散区fd的时间，从而减少图像传感器的曝光时间，使图像传感器产品具有更快的反应速度。

本申请中另外的特征将部分地在下面的描述中阐述。通过该阐述，使以下附图和实施例叙述的内容对本领域普通技术人员来说变得显而易见。本申请中的发明点可以通过实践或使用下面讨论的详细示例中阐述的方法、手段及其组合来得到充分阐释。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。在本申请实施例中，附图仅仅示意性的对图像传感器的结构进行描述，并不对构成图像传感器的各部件的具体结构以及具体位置关系做严格的限定，并且，各部件示意图与实际部件的尺寸不一定按比例绘制，且在一些情况下，为了清楚地说明实施例的特征，比例可以被夸大。其中：

图1是本申请实施例一种图像传感器的电路图。

图2是本申请实施例中图像传感器制作方法的工艺流程图。

图3至图7是本申请实施例中图像传感器制作方法各步骤的截面结构示意图。

图8是本申请实施例所述的图像传感器中所述应力层在所述半导体衬底内产生的应力示意图。

图9a至附图9c分别是si的晶格结构，sic的晶格结构，以及在半导体衬底内外延生长的sic应力层的晶格结构。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。

下面结合实施例和附图对本发明技术方案进行详细说明。

本申请实施例提供一种图像传感器，参考附图1所示，为一种cmos图像传感器的电路图，更具体地，为所述图像传感器的一个像素单元的电路图。所述的电路包括：光电二极管(photodiode)pd、传输晶体管(transfergate)tx、浮置扩散区fd(floatingdiffusion)、重置晶体管(resetgate)rx、源极跟随器sx(sourcefollower)、以及行选通管rs(rowselector)。其中，所述光电二极管pd在接受光线照射之后能够吸收入射到所述光电二极管的光来产生光电荷。所述传输晶体管tx将从光电二极管pd的光电荷转移到浮置扩散区fd。重置晶体管rx用于重置所述浮置扩散区fd，同时可以控制光电荷的移动。源极跟随器sx用于实现对信号的放大和缓冲，用于改善像素结构的噪声问题。

附图1所示电路工作时，所述光电二极管pd开始产生光电荷，重置晶体管rx打开，把所述浮置扩散区fd复位到高电平，行选通管rs(rowselector)打开，此时经由源极跟随器sx(sourcefollower)缓冲放大后像素读出电压为复位电压，记为vblk。随后，把传输晶体管tx打开，光电荷开始向所述浮置扩散区转移，一段时间之后，读出此时稳定的像素输出电压信号，记为vsig。将所述像素单元的两次采样电压进行做差，就得到了消除固定噪声模式之后的电压信号vout。如公示所示：

(vblk-vsig)gpixel＝vout

其中，gpixel是源极跟随器放大增益，取值一般在0.8至0.9之间。

所述电路结构可降低图像传感器的暗电流，提高图像传感器的电荷传输性能。

本申请实施例首先提供一种图像传感器的制作方法，参考附图2所示，为所述图像传感器制作方法的工艺流程图，所述方法包括：

步骤s100，提供半导体衬底，所述半导体衬底中形成有感光元件和浮置扩散区；

步骤s110，在所述半导体衬底表面形成传输栅结构；

步骤s120，在所述半导体衬底以及传输栅结构表面形成图案化的阻挡层，所述图案化的阻挡层的开口对应于感光元件的部分区域和浮置扩散区；

步骤s130，以所述图案化的阻挡层为掩膜，刻蚀所述半导体衬底、感光元件的部分区域和浮置扩散区形成沟槽；

步骤s140，在所述沟槽内填充应力材料形成应力层，所述应力层在所述图像传感器的光电荷传输沟道产生张应力；

步骤s150，去除所述图案化的阻挡层。

下面参考附图3至附图7对本申请实施例所述的图像传感器的制作方法进行进一步的详细说明。参考附图3所示，提供半导体衬底100，所述半导体衬底中形成有感光元件110和浮置扩散区120；

所述半导体衬底100可以为硅衬底，或者为绝缘体上的硅衬底，或者是生长有外延层的硅衬底。

在本申请的一些实施例中，所述的半导体衬底100为p型硅，所述p型硅通过在硅衬底中进行p型掺杂来实现，例如使用离子注入或扩散的工艺实现全部掺杂。执行掺杂工艺时，掺杂离子的能量及掺杂浓度可以按照现有技术进行选择。所述的掺杂离子例如为b，bf2、镓离子和铟离子中的一种或者多种组合，掺杂离子浓度范围例如为1e14～1e16/cm³。

所述的半导体衬底100中可形成有一个以上的半导体器件以及互连线路，例如复位晶体管和处理电路等，为了描述方便，本申请实施例的附图未示出。参考附图3所示，所述的半导体衬底100中形成有感光元件110和浮置扩散区120。

本申请实施例所述的感光元件110例如为光电二极管，在每一个像素区域，所述光电二极管以阵列形式排布，用于将接收到的光信号转换为电信号。例如：所述的光电二极管在半导体衬底中以拜耳(bayer)阵列布置，也可以根据需要布置成其他任何阵列。为了满足所述半导体衬底100的总厚度薄化的要求，各个所述光电二极管在所述半导体衬底100中基本上位于同一深度。

在本申请的实施例中，所述光电二极管可以通过在半导体衬底100中通过执行一次以上的离子注入工艺形成。所述光电二极管的掺杂类型与所述半导体衬底100的掺杂类型相反，例如，当所述半导体衬底100为p型掺杂时，所述光电二极管为n型掺杂。

在本申请的一些实施例中，所述光电二极管为n型离子掺杂，掺杂离子浓度范围为1e11～5e13/cm³，所述的掺杂离子包括磷，as和锑离子中的一种或者多种组合，所述掺杂离子在半导体衬底中的掺杂深度为2～3.5微米。

在本申请实施例所述的图像传感器中，光电二极管产生的光电荷流向所述浮置扩散区120并且被读出。

形成所述浮置扩散区120的方法例如为：在所述半导体衬底中设定深度进行等离子体掺杂。可选的，当所述半导体衬底100为p型掺杂时，所述浮置扩散区120为n型掺杂。在本发明的一个具体实施例中，半导体衬底为p型掺杂，浮置扩散区为n型掺杂，执行浮置扩散区掺杂工艺时，进行n型掺杂的能量范围为50kev至150kev，掺杂离子浓度为1e15至5e15/cm³。

继续参考附图3所示，所述的半导体衬底100内还形成有隔离结构160，所述的隔离结构160用于实现半导体器件有源区之间的电隔离，例如所述感光元件110之间的电隔离。所述隔离结构160的材料例如是氧化硅，还可以是氧化硅与其他绝缘材料例如氮氧化硅形成的复合结构。所述隔离结构160的形成工艺可以是本领域技术人员了解的任何隔离工艺，例如深沟槽隔离结构。

所述的半导体衬底100内还形成有掺杂隔离区150，所述的掺杂隔离区150位于所述隔离结构160与半导体衬底100之间，用于与感光元件110之间形成pn结，从而进一步增加所述光电二极管形成光电荷的能力，提高所述光电二极管的性能。所述的掺杂隔离区150中掺杂离子的导电类型与所述的光电二极管内掺杂离子的导电类型相反。例如，所述光电二极管为n型掺杂，所述掺杂隔离区150为p型掺杂。

本申请实施例所述的图像传感器及其制作方法适用于背照式图像传感器。在本申请的实施例中，所述的半导体衬底100的第一面10为光入射面，在所述半导体衬底100的第一面10，还形成有绝缘结构，所述的绝缘结构包括一层以上的介质层，也就是说，所述的绝缘结构为多层介质层形成的堆栈结构。一方面，所述的绝缘结构中可以包含高介电常数材料层，用于防止由于表面损伤产生暗电流，其中，所述的高介电常数材料层的介电常数k大于3.9，所述高介电常数材料例如为二氧化铪；另一方面，所述的绝缘结构中还可以包括抗反射层，用于防止入射光反射形成串扰；所述的绝缘结构中还可以包括粘附介质层，使得各介质层之间更好的粘合；所述的绝缘结构还用于隔离半导体衬底100与随后形成的遮光膜。

参考附图3所示，示意性的画出了由第一绝缘层170和第二绝缘层171形成的绝缘结构，其中，所述的第一绝缘层170可以包含高介电常数材料层，抗反射层或者粘附层中的任意一种或者多种，各层之间的顺序以及材料的选择可以根据工艺设计的需要进行调整。所述的第二绝缘层171也可以包含高介电常数材料层，抗反射层或者粘附层中的任意一种或者多种，各层之间的顺序以及材料的选择可以根据工艺设计的需要进行调整。进一步，所述的绝缘结构还可以在第一绝缘层170和第二绝缘层171的基础上继续进行堆叠。形成所述第一绝缘层170或者第二绝缘层171的工艺例如为化学气相沉积工艺等。

继续参考附图3所示，在所述构成绝缘结构的第二绝缘层171上形成有滤色层172，所述的滤色层172与所述感光器件110的位置相对应，用于通过特定波长范围的光，使所述特定波长范围的光进入感光元件110。本申请的一些实施例中，所述的滤色层172可以允许通过白光、红光、蓝光、或者绿光。在另一些实施例中，所述的滤色层172可以允许通过青色、黄色、或者深红色的光。本领域技术人员可以理解，本申请实施例中的滤色层172还可以允许其他颜色的光通过。在本申请的一些实施例中，所述滤色层172是用内部添加有有机颜料的树脂形成的。此外，所述滤色层172还可以由其他材料制成，例如能够将特定波长的光反射出去的反光材料等。

所述滤色层172之间形成有遮光膜173，所述的遮光膜173用于隔离所述滤色层172，使不同像素区域的光线不会进入其他像素区间的光电二极管。

所述的遮光膜173可由金属制成，或是吸收光的黑色滤色层。遮光膜173的材料优选为具有遮光效果的金属材料，例如钨、铝或铜等，形成遮光膜173的工艺例如为化学气相沉积遮光膜材料并进行选择性刻蚀，再去除与光电二极管位置对应的部分遮光膜材料，形成所述遮光膜173。

继续参考附图3所示，在所述滤色层172上形成有微透镜180。所述的微透镜180用于针对各像素单元聚集光，其材料例如为聚苯乙烯树脂、丙烯酸树脂或这些树脂的共聚物树脂形成的。形成所述微透镜的工艺可以是现有的任意一种微透镜制作工艺，在此不做详细描述。

继续参考附图3所示，在本申请的实施例中，所述的半导体衬底100的第二面20，还形成有半导体器件以及连线结构。在所述半导体衬底100的第二面20，还形成有传输栅结构130，也就是说，所述的传输栅结构130位于所述半导体衬底100的第二面上。所述的传输栅结构130可以包括直接位于所述半导体衬底100第二面20上的绝缘材料层以及位于所述绝缘材料层表面的多晶硅层，其中，绝缘材料层可以包括氧化硅或氮化硅。所述的传输栅结构130作为光电荷传输沟道上的开关，用于控制所述光电荷从所述光电二极管到浮动扩散区域的移动。从附图3所示，所述的传输栅130位于所述光电荷从所述光电二极管到浮动扩散区域的传输沟道上方。

继续参考附图3所示，在本申请的实施例中，在所述的半导体衬底100的第二面20以及所述传输栅结构130的表面形成阻挡层140，所述的阻挡层140例如为氧化硅材料，用于在后续的刻蚀工艺以及外延生长应力层的工艺中保护所述半导体衬底100的第二面20以及传输栅结构130。

形成所述的阻挡层140的工艺例如为化学气相沉积工艺或者物理气相沉积工艺。而且，本领域技术人员应该知道，现有技术中其他可用于形成所述阻挡层140的工艺都可以根据工艺设计的需要在此应用。

参考附图4所示，进一步刻蚀所述阻挡层140，形成图案化的阻挡层140，所述图案化的阻挡140的开口暴露出所述半导体衬底，并且，所述开口位置对应于所述感光元件110的一部分和整个浮置扩散区120；

形成所述图案化的阻挡层的工艺可以是本领域技术人员了解的任何现有技术，本实施例仅提供一种可能实现的工艺方法，例如：在所述阻挡层140上进一步形成光刻胶掩膜，曝光所述光刻胶掩膜形成光刻胶开口，所述光刻胶开口的位置与感光元件110的一部分和浮置扩散区120的位置对应，随后，采用湿法刻蚀工艺去除所述光刻胶开口位置暴露出的所述阻挡层，并采用灰化工艺去除所述光刻胶掩膜。

参考附图5所示，以所述图案化的阻挡层140为掩膜，刻蚀所述半导体衬底100、感光元件110的一部分以及浮置扩散区120，分别形成沟槽191和沟槽190。其中，所述沟槽191暴露出感光元件110的一部分，所述沟槽190暴露出浮置扩散区120，或者所述刻蚀工艺完全去除浮置扩散区至暴露出半导体衬底。

在本申请的实施例中，为了提高所述光电二极管的光电转换能力，应该尽可能的增加所述的光电二极管的面积，因此，所述的沟槽191仅刻蚀所述感光元件110的一部分，并且刻蚀出所述沟槽191之后，所述光电二极管至所述浮置扩散区的光电荷传输沟道依然存在，并且所述的沟槽191不会影响所述光电传输沟道中光电荷的传输能力。也就是说，后续所述的应力层201的位置(在所述光电二极管内的深度以及宽度)设计应该以不影响光电荷从所述光电二极管至所述浮置扩散区的传输为宜。

参考附图6所示，在所述沟槽191和沟槽190内填充应力材料，分别形成应力层201和应力层200。

所述的应力材料例如为碳化硅(sic)应变材料。本申请的一些实施例中，所述碳化硅材料中c原子的原子百分比为10％至50％，所述碳化硅材料中c原子的原子百分比设置使所述的应力层产生足够的张应力。本申请的一些实施例中，所述应力层的厚度为0.1微米至0.8微米，并且，所述的应力层仅设置于所述光电二极管中的一部分区域。所述应力层的位置以及厚度的设置，一方面使所述的光电二极管以及浮置扩散区产生张应力，并将所述张应力引至电荷传输沟道，减少光电荷从光电二极管pd传输到浮置扩散区fd的时间。

在本申请的一些实施例中，在所述沟槽191和沟槽190内填充应力材料的工艺例如为外延生长工艺，在所述沟槽内以及阻挡层表面形成单晶态的应变材料。例如，首先采用外延生长工艺在所述沟槽191和沟槽190内，以及阻挡层上生长应变材料，随后采用湿法刻蚀工艺去除位于所述阻挡层上的应变材料，直至在所述的沟槽191和沟槽190内完全填充所述单晶态的应力材料。

在本申请的一些实施例中，在执行外延生长工艺在所述沟槽191和沟槽190内，以及阻挡层上生长应变材料的同时，还可以在反应腔内进行离子掺杂工艺，形成掺杂的应力材料。所述的应力材料中进行n型掺杂，所述的掺杂离子包括磷，as和锑离子中的一种或者多种组合。

在本申请的其它实施例中，还可以执行一次以上的cvd沉积工艺和湿法刻蚀工艺，在所述沟槽191和沟槽190内，以及阻挡层上生长应变材料的，并进行n型掺杂。

在本申请的实施例中，通过在光电二极管pd的部分区域以及浮置扩散区fd中外延生长应变材料，利用应变材料产生的张应力，并将所述张应力引入光电荷的传输沟道，减少光电荷从光电二极管pd传输到浮置扩散区fd的时间，从而减少图像传感器的曝光时间，使图像传感器产品具有更快的反应速度。

本申请的实施例中，所述的应力材料例如为sic，利用si和c晶格常数不同的特点，从而对半导体衬底内光电荷传输的沟道和半导体衬底产生应力，改变半导体衬底材料中si导带的能带结构，从而降低电子的有效质量和散射概率。

本申请所述的实施例利用应变si技术，通过应变材料产生应力，并将所述应力引向半导体器件的光电荷传输沟道，从而降低载流子的有效质量和散射机率，达到增强载流子迁移率和提高半导体器件速度的目的。

而且，应变si技术的研究结果表明，当张应力作用于<100>或者<110>晶向的光电荷传输沟道上，所述光电荷的传输速度随着应力的增加而增加。因此，本申请的一些实施例选用<100>晶向的半导体衬底。

本申请的实施例采用所述sic材料作为应力材料的原因：si的晶格常数是而c的晶格常数是si与c的不匹配率是34.27％，从而使sic的晶格常数小于si，并且c的晶格常数远小于si的晶格常数，因此，在sic应力材料中，只需要很少的c原子就可得到很高的应力。参考附图9a至附图9c所示，图9a至附图9c分别是si的晶格结构，sic的晶格结构，以及在半导体衬底内外延生长的sic应力层的晶格结构。

随后，参考附图7所示，去除所述图案化的阻挡140层。去除所述图案化的阻挡140层的工艺例如为湿法去除工艺。

附图7所示结构为本申请实施例所述的图像传感器的结构示意图。所述的图像传感器包括：半导体衬底100，所述半导体衬底100中形成有感光元件110和浮置扩散区120；传输栅结构130，位于所述半导体衬底100表面，其中，所述的半导体衬底100的表面指的是半导体衬底的第二面20的表面；以及应力层201和200，所述应力层201位于半导体衬底并且延伸至所述感光元件110的部分区域，所述应力层200位于所述浮置扩散区。所述的图像传感器各层的材料、制作方法以及功能参考本申请实施例对附图3至附图7各工艺步骤的描述，在此不再重复。

参考附图8所示，为本申请实施例所述的图像传感器中所述应力层在所述半导体衬底内产生的应力示意图，其中，所述光电荷从所述光电二极管至所述浮置扩散区fd的传输沟道为30，所述的应力层在半导体衬底内产生的应力方向如图中31所示，所述的应力31沿所述沟道传输方向向所述半导体衬底的第二面方向，以及沿平行所述半导体衬底的第二面方向，向两侧拉伸，对所述半导体衬底内的光电荷传输沟道产生张应力。所述的张应力使沟道的晶格发生形变，晶格变大，从而使光电荷在所述传输沟道内有更大的迁移率。

综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。

应当理解，本申请实施例使用的术语“和/或”包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。

此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。