基于集成并排式像素阵列传感器的多能量X射线检测器的制作方法

本发明有关于固态图像传感器及其结构配置。更特别地，本发明是有关于集成双能带或多能带x射线成像传感器及其新颖的结构配置。

背景技术：

双能量(de)范围图像传感器一般包括对低能量(le)x射线光谱特别敏感的le成像像素阵列和对高能量(he)x射线光谱特别敏感的he成像像素阵列。de范围图像传感器可以允许检测异质材料之间的不同特征。dex射线成像利用物理操作原理，异质材料通常表现出有不同的x射线吸收光谱轮廓。曝光下特定材料的x射线吸收光谱是材料的元素组成及其密度的函数。传感器的le阵列光谱响应的平均吸收系数与传感器的he阵列光谱响应的平均吸收系数的比在多种材料之中经常是不同的。这种吸收系数比的差异使得de范围图像传感器能够分辨异质材料。de范围图像传感器的关键要求是良好的信噪比(snr)，以提高图像质量和材料之间的辨别，以及le和he阵列之间的良好配准，以准确识别材料。

传统的de范围图像传感器包括一对一维(1d)线性二极管阵列(lda)所组成。delda图像传感器用于改善例如机场行李安全检查和食品安全检查等应用中的材料分辨。这些应用使用扫描成像系统，其中x射线样本垂直于1d阵列来传输或“扫描”。1d阵列以高线速率成像，以撷取样本的“片段”，再将片段组合，以形成二维图像。

在传统的de范围x射线系统中，le和he阵列是以“堆栈”配置来设置，其中阵列必须平行且对齐，使得从x射线源发出和与le阵列的像素相交的直线x射线路径会继续撞击he阵列的相应像素。在传统的de范围x射线系统中，滤波器将通常夹在le和he阵列之间的lex射线选择性过滤掉。le阵列也可包括对lex射线光谱特别敏感的x射线闪烁体。同样地，he阵列通常包括对hex射线光谱特别敏感的x射线闪烁体。

在传统的x射线扫描仪系统中，x射线从x射线标靶发出扇形光束。由于x射线是光子，它们必须以大致笔直的路径行进。对于会导致高灵敏度的材料辨别的有效的he对le配准，阵列可以依循固定半径的弧来绕着x射线标靶。短直线阵列有利于阵列的制造且保持接近弧形。以这种架构，每个直线段垂直于x射线，以保持he和le像素之间的配准。或者，短直线阵列交错排列，以保持x射线的法线方向，同时符合非圆形几何形状。

这种现有技术存在若干缺点。首先，可能难以为高能量检测器阵列提供独立控制，因为在低能量检测器阵列上进行的任何操作都将对高能量检测器阵列产生直接影响。其次，低能量检测器常常还会衰减高能量光子，反而限制了整体装置的选择性和辨别功率。第三，两个检测器的对准可能常常限制了最佳过滤材料的选择。第四，对齐两个独立的阵列会导致机械上的困难。

de传感器的另一种可能的配置是“并排”。在这种例子中，双成像阵列并排和平行排列，使得相应的he和le像素间隔了特定的偏移。同样地，像素阵列垂直于扫描轴。he和le之间的偏移平行于扫描轴。当x射线样本在阵列上传输时，样本的投影图像上的点在he和le像素之间传播的时间有限。而he和le图像的同步补偿了这个时间差。

并排的de配置减轻了堆栈配置的一些已知缺点，特别的是，它为he检测器阵列提供独立控制，而le检测器阵列不会直接影响由he检测器阵列所吸收的x射线，且le检测器不会衰减he光子。再者，两个检测器的对准不会限制最佳过滤材料的选择，且机械对准并不困难。

不幸地，传统的并排技术仍存在若干缺点。首先，结构公差会导致两个阵列之间的对准和间距不精确以及图像配准不良。其次，两个阵列之间的间隔也可能导致图像配准不良。第三，更高的图像质量所需的信噪比(snr)会受到检测器结构中寄生阻抗的限制，且缺乏伴随着集成信号处理电路的其他改良。此外，在阵列和信号处理之间的多个芯片和引线键合增加了组装复杂性和成本。并且，在某些情况下，单独的双能量成像的传统方法无法充分分辨材料，因此需要多能量或光谱成像，但其不易从现有传统的并排技术中扩展。

因此，可能需要设计一种新颖的双能量范围x射线检测器，其提供改良的和更简单的x射线感测像素对准，这导致较高质量的物体扫描特性和较低的制造和组装成本。

此外，还可能需要提供一种新颖的双能量范围x射线检测器，其通过单片集成和与x射线感测像素阵列相同的基板中的信号处理电路的选择性辐射屏蔽，来减少不期望的寄生阻抗并改善snr。

此外，还可能需要设计一种新颖的x射线检测器，其具有x射线感测像素阵列的新颖的单片集成，其可容易地扩展到超出由双能量范围x射线检测器提供的两个不同光谱响应范围的多能量范围。

技术实现要素：

发明内容和摘要概述了本发明的一些实施态样。可能已做出简化或省略，以避免模糊发明内容或摘要的目的。这些简化或省略不是要限制本发明的范围。

下面呈现了简化的发明内容，以便提供对于请求标的之某些实施态样的基本概念。此发明说明并非广泛性的概观，且不是意图要标志关键/重要元素，也不是意图要划定请求标的之范围。其目的是以简化形式呈现一些概念，作为稍后呈现的更详细描述的序言。

本发明提供了一种用于双能量或多能量范围x射线成像扫描仪传感器的新结构。在一实施例中，此新颖的结构包含平面的单片半导体基板，其包含多个光元件阵列和信号处理电路，它可以是金属氧化物半导体装置。信号处理电路耦合到多个元件阵列。每个元件阵列都选择性响应特定的x射线能量范围或光谱。在本发明的一个实施例中设计的多个元件阵列可以容易地扩展到多列阵列，以产生多能量范围的x射线检测器。

多个阵列的一种可能的布置是并排线性阵列，其中每个阵列垂直于扫描方向。在双能量范围情况下，有两个x射线感应像素阵列。在超过双能量范围的多能量范围情况下，可能存在“n”个阵列，其对应于可从x射线感测像素获得的不同光谱响应的数量。

另一种可能的布置具有二维阵列，其对于每个能量范围运行时间延迟积分(tdi)功能。在这个例子中，可以将多个阵列散布设置，以提供阵列之间的平衡。

附图说明

图1显示了根据本发明实施例的一种新颖的并排双能量范围传感器布置结构的示例。

图2显示了根据本发明实施例的一对(即两行)像素阵列的俯视图，其中相关的mos装置作为新颖的并排双能量范围传感器布置结构的一部分。

图3显示了根据本发明实施例中接收x射线能量的一种新颖的并排多能量范围传感器布置结构。

图4显示了根据本发明实施例中由一种新颖的并排双能量范围传感器布置结构产生的新颖的瓦片结构。

图5显示了根据本发明实施例的利用tdi传感器的一种新颖的并排多能量范围传感器布置结构。

图6显示了根据本发明实施例的具有用于多种像素尺寸的像素合并的一种新颖的并排双能量范围传感器布置结构。

图7显示了根据本发明实施例的一种交叉型高能量(he)和低能量(le)像素结构的示例。

图8显示了根据本发明实施例的tdi阵列中的交叉式he和le像素结构的示例。

图9显示了根据本发明实施例的共质心“he/le/he”tdi阵列结构的示例。

图10显示了根据本发明实施例的共质心“he/le/he”tdi阵列结构的另一示例。

图11显示了根据本发明实施例的共质心方格tdi阵列的示例。

具体实施方式

现在将参考附图详细描述本发明的特定实施例。为了一致性，各个图中的相同元件是由相同的附图标记来表示。

具体实施方式在下面的详细描述中，为了提供对本发明的透彻理解，阐述了多个具体的细节。然而，本领域的技术人员应当理解，可以在没有这些特定细节的情况下实施本发明。在其它示例中，没有详细地描述己知的方法、过程和/或元件，以免使得本发明变得不清楚。本发明的详细描述主要根据程序、逻辑块、处理和/或其他符号表示来呈现，其直接或间接地模拟基于集成并排像素阵列传感器的多能量范围x射线检测器、并排双能量或多能量范围传感器布置结构或其操作方法。这些描述和表示是本领域技术人员最有效地使用来将其工作实质传达给本领域其他技术人员的手段。

在本说明书中的对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书中的各处出现的短语“在一个实施例中”不必都指代同一实施例，也不是与其它实施例互斥的单独或替代实施例。此外，表示本发明的一个或多个实施例的处理流程图或图中的区块的顺序并不固有地指示任何特定顺序，也不暗示本发明的任何限制。

本发明的一个实施例的目的是提供一种新颖的双能量范围x射线检测器，其具有并排的像素阵列传感器，其与单个基板中的信号处理电路单片集成，使得能够改良并简化x射线感应像素的对准，从而产生更高质量的物体扫描特性，并降低制造和组装成本。

本发明的实施例的另一个目的是提供一种新颖的双能量范围x射线检测器，其通过单片集成和选择性辐射屏蔽信号处理电路，来减少不希望的寄生阻抗并改善snr，此信号处理电路与x射线感应像素阵列相同基板。

此外，本发明的实施例的另一个目的是提供一种新颖的x射线检测器，其具有x射线感测像素阵列的新型单片集成，其可容易地扩展到超出由双能量范围x射线检测器所提供的两个不同的光谱响应范围的多能量范围。

图1显示了根据本发明实施例的新颖的并排双能量范围传感器布置结构100的示例。如图1所示，新颖的并排双能量范围传感器布置结构100为单片构造在单个基板111上，包括有低能量(le)像素阵列107以及高能量(he)像素阵列109，当x射线检测器要扫描的物体移动通过检测区域即在107和109之间时，低能量(le)像素阵列107选择性地检测低能量范围光子，高能量(he)像素阵列109选择性地检测高能量范围光子。高能量(he)像素阵列109和低能量(le)像素阵列107并排地单片地定位在单个基板111上，单个基板通常是在制造时形成单个半导体芯片的半导体基板。

此外，新颖的并排双能量范围传感器布置结构100还包括在单个基板111上单片集成的一个或多个金属氧化物半导体(mos)装置105。在本发明的一个优选实施例中，在作为一个mos装置的单个基板111中集成信号处理电路，此信号处理电路在检测器控制软件定义的信号采集时间内产生与每个像素收集的x射线光子的数量成比例的电信号。此外，在一些情况下，延迟积分(tdi)电路延迟来自多个像素的两个或更多个电信号，并且添加这样的信号，以产生更大和/或更清晰的信号，此信号与x射线光子的量成比例。当物体移动通过检测区域，并形成物体的x射线扫描图像时，x射线光子也单片集成在单个基板111上，作为mos装置105的一部分。优选地，mos装置105与来自x射线源101的x射线辐射屏蔽，其具有致密的x射线屏蔽103，其可以由铅或其他适于用来阻挡或减少对mos装置的x射线辐射暴露105的高密度材料所制成。

在本发明的优选实施例中，封装该新颖的并排双能量范围传感器布置结构100的双能量范围x射线检测器包括一对一维像素阵列(例如，107、109)物理地彼此平行定位，其中第一像素阵列(例如，109)相对于该对一维像素阵列中的第二像素阵列(例如，107)选择性地检测更高能量的x射线光子。第二像素阵列(例如，107)能够相对于一对一维像素阵列中的第一像素阵列(例如，109)选择性地检测低能量x射线光子。此外，双能量范围x射线检测器还包括高密度x射线屏蔽(例如，103)，其充分衰减x射线直接撞击在第一个附近的金属氧化物半导体(mos)装置(例如，105)上。像素阵列和第二像素阵列，其中从x射线源(例如，101)发出的直线x射线路径同时与所述一维像素阵列对中的第一像素阵列和第二像素阵列相交，并且其中未被x射线屏蔽(例如，103)衰减、散射或与x射线屏蔽(例如，103)相交的x射线也不会撞击在该对一维像素阵列附近的mos装置(例如，105)上。作为可选的元件，滤波器可以设置在第一像素阵列的前面，以改善x射线扫描质量，并减少不期望的噪声特征。在优选实施例中，滤波器是至少部分地由金、银、铜、锡或其组合制成的金属装置。

图2显示了根据本发明的实施例中一对即，两行像素阵列203、205的顶视图200，其相关的mos装置201作为新颖的并排双能量范围传感器布置结构207的一部分。此新颖的并排双能量范围传感器布置结构207包括在几何平面上形成在像素阵列对203、205之间或附近的一检测器区域，此几何平面定向来接收从x射线源所发出的x射线光子。

如图2所示，由第一像素阵列即，“he阵列”203选择性地收集x射线光子的第一子集，由像素阵列对203、205中的第二像素阵列即，“le阵列”205选择性地收集x射线光子的第二子集，其中x射线光子的第一子集具有第一x射线能谱响应，其不同于x射线光子的第二子集所表现出的第二x射线能谱响应。此外，在本发明的该实施例中，信号处理电路209与像素阵列元件一体地集成到相同的基础基板。信号处理电路209产生与信号获取时间内由每个像素收集的x射线光子的数量成比例的电信号，其可以由可以嵌入或可操作地连接至信号处理电路209的检测器控制软件来指定和/或调整。

此外，时间延迟积分(tdi)电路211也可以与像素阵列元件一体地集成到相同的基础基板。tdi电路211被配置为延迟来自两个或更多个像素的两个或更多个电信号，并添加两个或更多个电信号，以在扫描对象横向移动于x射线源和检测器区域之间时，产生与x射线光子的量成比例的更大或更清晰的信号。随后，来自tdi电路211的多个相加信号可以合成出移动通过检测器区域的物体的x射线扫描图像。通常上，信号处理电路209和tdi电路211是mos装置201，其受益于具有专用辐射屏蔽的x射线辐射屏蔽，此专用辐射屏蔽具体覆盖于mos装置201上方或下方的区域。在一些情况下，mos装置201是由cmos场效应晶体管所制成，而在其他情况下，其他类型的晶体管用于实现信号处理电路209、tdi电路211和/或与双能量范围x射线检测器有关的其他电路。

在本发明的一个实施例中，因为像素阵列经常暴露于x射线的物体扫描活动，像素阵列中的像素包含光电二极管或其他对辐射损伤具有弹性的光电元件，以改善x射线检测器的整体可靠性。此外，在本发明的一些实施例中，像素阵列中的像素包含闪烁体材料，其降低较高能量光子的能阶，或将较高能量的光子转换为可由光电二极管容易检测的可见光子。

图3显示了根据本发明实施例的接收x射线能量的一种新颖的并排多能量范围传感器布置结构300。如图3所示，此新颖的并排多能量范围传感器布置结构300，其为单片构成于单个基板311上，并包含多个画素阵列307、308、309。这些画素阵列包括有多个低能量(le)像素阵列和多个高能量(he)像素阵列，当x射线检测器要扫描的物体移动通过检测区域即在307和309之间时，低能量(le)像素阵列307选择性地检测低能量范围光子，高能量(he)像素阵列309选择性地检测高能量范围光子。这些画素阵列307、308、309可以设计来响应不同能阶，且并排地单片地定位在单个基板311上，单个基板311通常是在制造时形成单个半导体芯片的半导体基板。

此外，新颖的并排多能量范围传感器布置结构300还包括在单个基板311上单片集成的一个或多个金属氧化物半导体(mos)装置305。在本发明的一个优选实施例中，作为一个mos装置的单个基板311中集成信号处理电路，此信号处理电路在检测器控制软件定义的信号采集时间内产生与每个像素收集的x射线光子的数量成比例的电信号。

此外，在一些情况下，延时积分(tdi)电路延迟来自多个像素的两个或更多个电信号，并添加这样的信号，以产生更大和/或更清晰的信号，此信号与x射线光子的量成比例。当物体移动通过检测区域，并形成物体的x射线扫描图像时，x射线光子也被单片集成在单个基板311上，作为mos装置305的一部分。优选地，mos装置305与来自x射线源301的x射线辐射屏蔽，其具有致密的x射线屏蔽303，其可以由铅或适于用来阻挡或减少对mos装置305的x射线辐射暴露的其他高密度材料所制成。

在本发明的该实施例中，多能量范围x射线检测器包括位于单片基板(例如，311)上的检测器区域(例如，在307和309之间)以及位于检测器区域上且彼此水平平行排列的多个x射线检测像素阵列(例如，307、308、309)。每个像素阵列具有独特的光谱响应，专门用于检测特定范围的x射线光子。优选地，水平平行布置是垂直于从位于检测器区域上方或下方的x射线源(例如，301)发出的直线x射线路径。

此外，多能量范围x射线检测器还包括单片集成到单片基板(例如，311)中的一个或多个金属氧化物半导体(mos)装置(例如，305)。mos装置从多个x射线检测像素阵列中的像素接收检测信号，且mos装置与多个x射线检测像素阵列充分分开，以防止x射线辐射，即使在检测器区域内也是如此。另外，多能量范围x射线检测器还包括位于mos装置上方或下方的x射线屏蔽单元，以在检测器区域内提供选择性x射线辐射屏蔽。

图4显示了根据本发明实施例中由一种新颖的并排双能量范围传感器布置结构产生的一种新颖的瓦片结构400。在这种新颖的瓦片结构400中，每个一维x射线检测像素阵列包括多个较小且分离的像素阵列401、403、405、407，这些像素阵列以横向、弧形、交错排列并平铺在一起，或重迭排列以形成完整的一维像素阵列。在图1中所示的新颖瓦片结构400的背景下，如图4所示，存在一对排列成两列的一维像素阵列，每列由一维像素阵列的对齐瓦片来表示。

在本发明的一个优选实施例中，对齐的瓦片是模块化的并可缩放，以用于定义检测器区域，每列中的像素数量可通过从新颖的并排双能量范围传感器布置结构中添加或减去瓦片的方式来调整。在一些实施例中，组合的瓦片可以构成在单片单个基板中411。在其他实施例中，组合的瓦片可以在单独的基板中单独构成并随后组装在一起。此外，还如图4所示，辐射屏蔽409可以保护屏蔽区域下面的信号处理电路和其他mos装置。

图5显示了根据本发明实施例的利用tdi传感器的一种新颖的并排多能量范围传感器布置结构500。如图5所示，新颖的并排多能量范围传感器布置结构500，其为单片构成于单个基板509上，并包括多个低能量(le)像素阵列505和多个高能量(he)像素阵列507，当x射线检测器要扫描的物体移动通过检测区域时，低能量(le)像素阵列505选择性地检测低能量范围光子，高能量(he)像素阵列507选择性地检测高能量范围光子。如图5所示，x射线源511通常位于检测区域上方。高能量(he)像素阵列507和低能量(le)像素阵列505并排地单片地定位在单个基板509上，单个基板通常是在制造时形成单个半导体芯片的半导体基板。

此外，新颖的并排多能量范围传感器布置结构500还包括在单个基板509上单片集成的一个或多个金属氧化物半导体(mos)装置503。在本发明的一个优选实施例中，作为一个mos装置的单个基板509中集成信号处理电路，此信号处理电路在检测器控制软件定义的信号采集时间内产生与每个像素收集的x射线光子数量成比例的电信号。

重要的是，在该实施例中，延时积分(tdi)电路延迟来自多个像素的两个或更多个电信号，并添加这样的信号，以产生更大和/或更清晰的信号，此信号与x射线光子的量成比例。当物体移动通过检测区域，并形成物体的x射线扫描图像时，x射线光子也被单片地集成在单个基板509上，作为mos装置503的一部分。如图5中所示，tdi电路能够在指定时段内忽略第一组像素阵列505，同时，在该指定时段内读出第二组像素阵列507，以选择性地添加和生成更大和/或更清晰的像素阵列信号。此外，如该实施例所示，mos装置503屏蔽来自具有致密x射线屏蔽501的x射线源的x射线辐射，其可以由铅或适于用来阻挡或减少对mos装置503的x射线辐射暴露的其他高密度材料所制成。

图6显示了根据本发明实施例的具有用于多种像素尺寸的像素合并的一种新颖的并排双能量范围传感器布置结构600。类似于先前在其他图中所呈现的其他实施例，新颖的并排双能量范围传感器布置结构600包含多个并排的像素阵列，并将多个像素阵列和mos装置601单片集成在单个半导体基板603中。

然而，在该实施例中，每个x射线检测像素阵列列具有特定像素尺寸，此特定像素尺寸可以与位于附近的另一个x射线检测像素阵列的像素尺寸不同。例如，第一像素阵列列605包含多种像素尺寸，第二像素阵列列607也包含多种像素尺寸。在本发明的一些实施例中，第一像素阵列列605和第二像素阵列列607可以形成多种像素的对称性，如图6所示。在本发明的其他实施例中，第一像素阵列列605和第二像素阵列列607在每列内的各个布置中可以是不对称或随机的。

图7显示了根据本发明实施例的一种交叉型高能量(he)和低能量(le)像素结构的示例。

图8显示出了根据本发明实施例的tdi阵列中的一种交叉型he和le像素结构的示例。

图9显示了根据本发明实施例的一种共质心“he/le/he”tdi阵列结构的示例。

图10显示了根据本发明实施例的一种共质心“he/le/he”tdi阵列结构的另一示例。

图11显示了根据本发明实施例的一种共质心方格tdi阵列的示例。

关于基于x射线的物体检测器系统描述了本发明的多种实施例中的操作环境，此x射线的物体检测器系统具有分辨具有相似面密度但不同原子序数(z)的材料之能力。然而，本领域技术人员将理解，本发明同样适用于其他光谱x射线的物体检测器系统。

在本发明的优选实施例中的基于x射线的物体检测器的基本配置包括x射线图像传感器，此x射线图像传感器包括以并排、平行、紧密间隔布置排列的多个像素阵列。使用于半导体制造中的光微影制造技术具有在半导体基板上精确设置、对准和配准的特征。在单片半导体芯片上的并排布置确保了多能量图像具有精确的对准和间隔。当x射线样本(即，要扫描的对象)跨越多个像素阵列传输时，其投影的x射线图像由多个像素阵列所捕获。多个行或列的像素阵列的精确的对准和间距，其至少部分地通过单片并排布置和集成到单个半导体基板中来实现，确保了高质量和令人满意的能量图像的配准。投影样本图像的特定点应该由来自不同能量阵列的一组相应像素所捕获。这种准确的配准允许准确的材料辨别。

在de(即，双能量范围)成像的特定情况下，le和he像素之间的对准提供了x射线扫描物体内的le和hex射线吸收的测量信号的更好匹配。匹配的吸收信号有助于确认与吸收信号对最佳匹配的材料。更好的对齐，从而导致匹配改善，减少了由基于x射线的物体检测器的材料确认过程中所产生的错误。此外，在单片基板上的半导体制造技术所允许的有利的紧密间隔会减少随着样本进一步行进而可能增加的对准错误的机会。对准错误以两种方式增加。首先，由于抖动、扭曲或下落运动，样本在传输时可能会移位或旋转，特别是如果样品不是完全固体的话。其次，x射线投影角度会随着距离而变化。

再者，像素元件本身通常包含易受辐射损坏的mos装置。x射线屏蔽是位于x射线源和任何mos装置之间，因此没有入射的x射线会照射在mos装置上。mos装置能够被单片集成在离像素元件足够远的一段距离，但仍然位于像素阵列的周边，以获得在mos装置上方或下方的x射线屏蔽的好处。在一个例子中，x射线屏蔽可以由一种致密的高z材料所制成，其能够通过光电吸收机构吸收大部分入射的x射线光子。在本发明的优选实施例中，由于x射线屏蔽在mos装置上方的平行定位，单个x射线屏蔽可以屏蔽其下方的所有mos装置。

围绕像素阵列的边界集成的信号处理电路，使得像素阵列能够通过图像传感器接口读出到外部设备。通常上，这些电路是mos装置，且还包括像素放大器。此外，它们还包括增益放大器、噪声消除电路、信号链电路、输出驱动器、用于选择一系列像素带有数字扫描移位寄存器的计时电路、以及偏压电路。因为信号处理电路集成在同一半导体芯片单片上，所以消除了在多个和单独的芯片之间的芯片间连接的电容和电感寄生，因此提供了明显的减少寄生阻抗相关的噪声。

此外，时间延迟积分(tdi)电路也可以单片集成在一个芯片上，并伴随有信号处理电路和至少两个并排的x射线检测像素阵列。在本发明的优选实施例中，tdi电路具有多个阶段，且每个阶段对应一维像素阵列(即，像素阵列的一行或一列)。在一个tdi操作中，多个tdi阶段同时收集信号。在交错的时间通过不同的tdi阶段收集扫描物体的相同片段。然后，将在不同阶段的交错时间所收集的信号重新组合，以形成更大的信号。优选地，在本发明的一个或多个实施例中，可以单片集成tdi电路在一个半导体基板上连同其他信号处理电路和多个x射线检测像素阵列，以在同一半导体芯片上执行tdi功能。集成和使用tdi电路于相同芯片导致更高保真度的成像信号和改善的信噪比。信噪比

在本发明的多种实施例中，被用作x射线检测像素阵列的硅光电二极管阵列和与信号处理电路和tdi电路有关的mos电路是使用cmos制程来制造。因为许多电子电路，包括在这种情况下在同一芯片上的mos装置，于x射线检测器的操作期间容易受x射线辐射损害，由于它们具有专用和目标区域辐射屏蔽，如前面许多图中所述，所以免受到来自x射线光源的直接入射x射线的影响。

高集成度的另一个优点是，在一个基板上的多个阵列或在同一基板上的信号处理和tdi电路，其简化了制造过程且降低了制造成本。与需要两个印刷电路板(pcb)的传统的堆栈配置相比，此种目前的de检测器可以在单个pcb上制造。

在具有三个或更多阵列的多能量成像的情况下，存在更好的材料辨别的优势。在某些de应用案例中，两种不同的材料可能具有相似的he和le信号且容易混淆。随着收集更多的能量范围或光谱，并通过x射线检测器进行辨别，更容易分辨和可视化不同的材料。这类似于色盲者难以区分具有不同颜色、密度以及其他视觉或材料特征的多种物体的情况。

由于多种原因，双能量图像传感器的新颖的并排单片布置优于堆栈配置。例如，为了实现需要增加信号准位和信噪比的x射线扫描检测器系统，因为le阵列不再如同在堆栈配置中吸收某些部分的he信号，he阵列将具有更高的x射线信号。

另外，在一个芯片中单片集成由cmos电路制成的mos装置与x射线检测像素阵列的优点是可以使用标准cmos制程，可用于降低制造成本。而且，可广泛使用cmos制程的辐射硬化技术，这进一步简化了新型x射线检测器的制造复杂性，该检测器采用了新颖的并排多能量范围传感器布置结构。

在本发明的一些实施例中，像素阵列可以以其他平面结构实现。除了并排阵列之外，还可以实现多种直线布置。例如，阵列可以是交错或交叉的。阵列可以是棋盘格式，类似于rgb成像阵列的滤镜拼接。像素阵列不一定是直线的，它们也可以是圆形或任意数量的任意形状。通常上，并排构造更为容易，但是其他布置也可以提供诸如可能改进的物体扫描和成像配准的益处。像素阵列本身仍然不包含mos装置，且mos装置优选地单片集成在像素阵列的外围区域中的相同基板中，其中外围区域提供足够的距离间隔，以定位用于mos装置的专用辐射屏蔽。在本发明的实施例中，利用tdi电路进行x射线物体扫描(例如图5)，其阵列可以是并排的，但是tdi为其他各种几何可能的布置开创了可能性。类似于不涉及tdi电路的实施例中，像素阵列也可以在每个阵列或每个阵列的像素排列中交错、交叉和/或呈现棋盘式。棋盘式布置和其他布置允许共质心布局，其中相应像素的“重心”共享相同的精确位置。虽然这会使构造更复杂，但它可以在涉及各种能量检测应用的某些情况下改善扫描质量和配准。

在本发明的一些实施例中，可以将几个较小的像素子阵列“平铺”或对接在一起，以建立完整的像素阵列，如图4所示。最小化瓦片之间的间隙以提供均匀的像素阵列是有益的。在这样的实施例中，像素的精确配准并不排除使用改良的相应像素之间的配准的软件算法。具有精确的物理配准可提高软件算法的性能，并降低权衡的重要性，例如，图像分辨率损失、清晰度和保真度。

根据前述内容和如附图所作的说明，已经描述了目前已知用于实施本发明的最佳模式，使得本发明的这些和其它目的及优点对于本领域技术人员而言将变得显而易见。

虽然已经相对于有限数量的实施例描述了本发明，但是本领域技术人员将理解，可以设计出不脱离所公开的本发明的范围的其他实施例。因此，本发明的范围应仅由所附权利要求书所限制。