阵列基板及其制造方法、显示面板和显示装置与流程

本发明涉及显示技术领域，具体为阵列基板及其制造方法、显示面板和显示装置。

背景技术：

传统显示面板包括相对设置的阵列基板和彩膜基板，阵列基板包括多个薄膜晶体管，当薄膜晶体管包括的有源层受到光照时，其特性容易发生漂移，影响薄膜晶体管的正常使用。为了防止环境光直接或间接地照射到有源层，通常在有源层的下方设置一屏蔽层，用于遮挡环境光的照射。

发明人发现，目前屏蔽层所遮挡的位置仅与有源层的沟道区的位置对应，而并不对整个有源层的区域进行遮挡，使得有源层容易受到环境光的照射，从而影响薄膜晶体管的特性。

技术实现要素：

有鉴于此，本发明提供一种阵列基板及其制造方法、显示面板和显示装置，解决现有技术存在的有源层容易受到环境光的照射，从而影响薄膜晶体管的特性的技术问题。

为了解决上述问题，本发明实施例主要提供如下技术方案：

在第一方面中，本发明实施例公开了一种阵列基板，包括：衬底基板以及依次设置在所述衬底基板上的有源层、栅极、源极和漏极，还包括屏蔽层，位于所述衬底基板和所述有源层之间；

所述屏蔽层在所述衬底基板上的正投影区域的外轮廓大于所述有源层在所述衬底基板上的正投影区域的外轮廓；以及

所述屏蔽层设置有第一过孔，所述第一过孔的位置与所述源极与所述有源层接触的位置对应；和/或，

所述屏蔽层设置有第二过孔，所述第二过孔的位置与所述漏极与所述有源层接触的位置对应。

可选地，所述屏蔽层在所述衬底基板上的正投影区域的面积大于所述有源层在所述衬底基板上的正投影区域的面积。

可选地，所述第一过孔在所述衬底基板上的正投影区域的外轮廓大于或等于源极过孔在所述衬底基板上的正投影区域的外轮廓；

所述第二过孔在所述衬底基板上的正投影区域的外轮廓大于或等于漏极过孔在所述衬底基板上的正投影区域的外轮廓。

可选地，所述第一过孔在所述衬底基板上的正投影面积大于或等于所述源极与所述有源层接触的区域在所述衬底基板上的正投影面积。

可选地，所述第二过孔在所述衬底基板上的正投影面积大于或等于所述漏极与所述有源层接触的区域在所述衬底基板上的正投影面积。

可选地，所述第一过孔在所述衬底基板上的正投影面积等于所述第二过孔在所述衬底基板上的正投影面积。

可选地，还包括公共电极线，所述公共电极线与所述屏蔽层位于同一层，并与所述屏蔽层电连接。

可选地，所述公共电极线与所述屏蔽层为一体结构。

可选地，还包括：公共电极线，以及位于所述有源层与所述屏蔽层之间的绝缘层，位于所述有源层与所述栅极之间的栅极绝缘层；

所述公共电极线与所述栅极位于同一层，且通过贯穿所述绝缘层和所述栅极绝缘层的第三过孔与所述屏蔽层电连接。

可选地，所述屏蔽层的材料为铜、铝、钼、钛、铬和钨中的至少一种。

在第二方面中，本发明实施例公开了一种显示面板，包括第一方面所述的阵列基板。

在第三方面中，本发明实施例公开了一种显示装置，包括第二方面所述的显示面板。

在第四方面中，本发明实施例公开了一种阵列基板的制造方法，包括有源层、栅极、源极和漏极的制作，还包括：

通过构图工艺在衬底基板上制作屏蔽层，所述屏蔽层在所述衬底基板上的正投影区域的外轮廓大于所述有源层在所述衬底基板上的正投影区域的外轮廓；

在所述屏蔽层上制作第一过孔和/或第二过孔，所述第一过孔的位置与所述源极与所述有源层接触的位置对应，所述第二过孔的位置与所述漏极与所述有源层接触的位置对应。

可选地，在所述屏蔽层上制作第一过孔和/或第二过孔之后，该方法具体包括：

在所述屏蔽层上制作绝缘层；

在所述绝缘层上通过构图工艺依次制作有源层、栅极绝缘层、栅极、层间绝缘层、源极和漏极。

可选地，该方法还包括公共电极线的制作，所述公共电极线与所述屏蔽层采用同一次构图工艺制作形成；

或，所述公共电极线与所述栅极采用同一次构图工艺制作形成。

借由上述技术方案，本发明实施例提供的技术方案至少具有下列优点：

由于本发明实施例的阵列基板包括的屏蔽层在衬底基板上的正投影区域的外轮廓大于有源层在衬底基板上的正投影区域的外轮廓，因此，屏蔽层能够对整个有源层的区域进行遮挡，避免有源层受到环境光的照射，进而提高薄膜晶体管的特性；另外，由于本发明实施例中屏蔽层设置有第一过孔，第一过孔的位置与源极与有源层接触的位置对应，这样能够降低与有源层接触位置处的源极与屏蔽层之间的寄生电容；以及，屏蔽层设置有第二过孔，第二过孔的位置与漏极与有源层接触的位置对应，这样能够降低与有源层接触位置处的漏极与屏蔽层之间的寄生电容，提高阵列基板的性能。

上述说明仅是本发明实施例技术方案的概述，为了能够更清楚了解本发明实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本发明实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明实施例的具体实施方式。

附图说明

通过阅读下文可选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的，而并不认为是对本发明实施例的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为现有技术阵列基板的结构示意图；

图2为图1中沿a-a’线的剖面图；

图3为本发明实施例的阵列基板的第一实施例的结构示意图；

图4为图3中沿a-a’线的剖面图；

图5为本发明实施例的阵列基板的第二实施例的结构示意图；

图6为图5中沿a-a’线的剖面图；

图7为图5中沿b-b’线的剖面图；

图8为图5中沿c-c’线的剖面图；

图9为本发明实施例的阵列基板的第三实施例的结构示意图；

图10为图9中沿a-a’线的剖面图；

图11为图9中沿b-b’线的剖面图；

图12为图9中沿c-c’线的剖面图；

图13为本发明实施例的阵列基板的制造方法的流程图。

附图标记介绍如下：

1-衬底基板；2-屏蔽层；3-绝缘层；4-有源层；5-栅极绝缘层；6-栅极；7-层间绝缘层；8-源极；9-漏极；

10-钝化层；11-像素电极；12-数据线；13-栅线；14-公共电极线；15-第一过孔；16-第二过孔；17-过孔；171-第三过孔；18-公共电极；19-第二绝缘层。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

发明人对现有技术中阵列基板包括的薄膜晶体管的结构进行了研究，如图1和图2所示，图1为现有技术阵列基板平面结构图，图2为图1中沿a-a’线的剖面图，衬底基板1上依次设置有屏蔽层2、绝缘层3、有源层4、栅极绝缘层5、栅极6、层间绝缘层7、源极8、漏极9、钝化层10、像素电极11，其中，数据线12与源极8位于同一层，且与源极8连接；栅线13与栅极6位于同一层，且与栅极6连接。

发明人发现，现有技术中若屏蔽层2在衬底基板1上的正投影区域的面积大于或等于有源层4在衬底基板1上的正投影区域的面积时，源极8与有源层4接触的位置与屏蔽层2之间距离接近，两者之间的寄生电容比较大，同样地，漏极9与有源层4接触的位置与屏蔽层2之间距离接近，两者之间的寄生电容也比较大，这会影响阵列基板的性能。

因此，发明人发现，现有技术的屏蔽层2仅遮挡有源层4的沟道区，但是，这样的设计方式会使得屏蔽层2无法对整个有源层4的区域进行遮挡，使得有源层4容易受到环境光的照射，从而影响薄膜晶体管的特性。

为了解决现有技术存在的上述技术问题，本发明实施例提供了一种新的阵列基板结构。

本发明实施例提供了一种阵列基板，如图3至图12所示，该阵列基板包括：衬底基板1以及依次设置在衬底基板1上的有源层4、栅极6、源极8和漏极9，该阵列基板还包括屏蔽层2，位于衬底基板1和有源层4之间。屏蔽层2在衬底基板1上的正投影区域的外轮廓大于有源层4在衬底基板1上的正投影区域的外轮廓。屏蔽层2设置有第一过孔15，第一过孔15的位置与源极8与有源层4接触的位置对应；和/或，屏蔽层2设置有第二过孔16，第二过孔16的位置与漏极9与有源层4接触的位置对应。

由于本发明实施例的阵列基板包括的屏蔽层2在衬底基板1上的正投影区域的外轮廓大于有源层4在衬底基板1上的正投影区域的外轮廓，因此，屏蔽层2能够对整个有源层4的区域进行遮挡，避免有源层4受到环境光的照射，进而提高薄膜晶体管的特性；另外，由于本发明实施例中屏蔽层2设置有第一过孔15，第一过孔15的位置与源极8与有源层4接触的位置对应，这样能够降低与有源层4接触位置处的源极8与屏蔽层2之间的寄生电容；以及，屏蔽层2设置有第二过孔16，第二过孔16的位置与漏极9与有源层4接触的位置对应，这样能够降低与有源层4接触位置处的漏极9与屏蔽层2之间的寄生电容，提高阵列基板的性能。

下面通过几个具体的实施例详细介绍本发明实施例提供的阵列基板。

图3和图4示出了本发明实施例的阵列基板的第一实施例的结构示意图，图3为本发明第一实施例的平面结构图，图4为图3中沿a-a’线的剖面图。

如图3和图4所示，该阵列基板，包括：衬底基板1以及依次设置在衬底基板1上的有源层4、栅极6、源极8和漏极9，还包括屏蔽层2，位于衬底基板1和有源层4之间。屏蔽层2在衬底基板1上的正投影区域的外轮廓大于有源层4在衬底基板1上的正投影区域的外轮廓。屏蔽层2设置有第一过孔15，第一过孔15的位置与源极8与有源层4接触的位置对应。

通常，数据线12上的信号变化频率很高，当数据线12连到源极8，源极8与有源层4接触的位置与屏蔽层2之间距离接近，两者之间的寄生电容较大，影响数据线12信号的传输，造成数据线信号失真变形。而本发明实施例在源极8与有源层4接触的位置处，屏蔽层2设置有第一过孔15，从而减少了与有源层4接触位置处的源极8与屏蔽层2之间的寄生电容，降低数据线12的负载。

可选地，屏蔽层2在衬底基板1上的正投影区域的面积大于有源层4在衬底基板1上的正投影区域的面积；这样，使得屏蔽层2能够完全遮挡住有源层4，提升遮挡效果，进一步避免有源层4受到环境光的照射，提高薄膜晶体管的特性。

可选地，通常，在制作源极前，需要制作贯穿栅极绝缘层5和层间绝缘层7的源极过孔，使得制作源极后，源极能够通过该源极过孔与有源层4电连接。为了实现本实施例的技术效果，第一过孔15在衬底基板1上的正投影区域的外轮廓大于或等于源极过孔在衬底基板1上的正投影区域的外轮廓。

可选地，第一过孔15在衬底基板1上的正投影面积大于或等于源极8与有源层4接触的区域在衬底基板1上的正投影面积；这样，使得源极8与有源层4接触的位置处无法产生寄生电容，进一步降低寄生电容对数据线信号传输的影响。

图5至图8示出了本发明实施例的阵列基板的第二实施例的结构示意图，图5为本发明第二实施例的平面结构图，图6为图5中沿a-a’线的剖面图，图7为图5中沿b-b’线的剖面图，图8为图5中沿c-c’线的剖面图。

如图5和图6所示，该阵列基板，包括：衬底基板1以及依次设置在衬底基板1上的有源层4、栅极6、源极8和漏极9，还包括屏蔽层2，位于衬底基板1和有源层4之间。屏蔽层2在衬底基板1上的正投影区域的外轮廓大于有源层4在衬底基板1上的正投影区域的外轮廓。屏蔽层2设置有第一过孔15，第一过孔15的位置与源极8与有源层4接触的位置对应。

如图5、图7和图8所示，该阵列基板还包括公共电极线14，公共电极线14与屏蔽层2位于同一层，并与屏蔽层2电连接。由于公共电极线14与屏蔽层2电连接，屏蔽层2上累积的静电荷可以通过公共电极线14进行分散，可以防止屏蔽层2上积累的静电荷对薄膜晶体管的特性产生影响。

可选地，公共电极线14与屏蔽层2为一体结构，可以降低制造难度，提升市场竞争力。

图9至图12分别示出了本发明实施例的阵列基板的第三实施例的结构示意图，图9为本发明第三实施例的平面结构图，图10为图9中沿a-a’线的剖面图，图11为图9中沿b-b’线的剖面图，图12为图9中沿c-c’线的剖面图。

如图9和图10所示，该阵列基板，包括：衬底基板1以及依次设置在衬底基板1上的有源层4、栅极6、源极8和漏极9，还包括屏蔽层2，位于衬底基板1和有源层4之间。屏蔽层2在衬底基板1上的正投影区域的外轮廓大于有源层4在衬底基板1上的正投影区域的外轮廓。屏蔽层4设置有第一过孔15，第一过孔15的位置与源极8与有源层4接触的位置对应，且屏蔽层2设置有第二过孔16，第二过孔16的位置与漏极9与有源层4接触的位置对应。

可选地，第二过孔16在衬底基板上1的正投影面积大于或等于漏极9与有源层4接触的区域在衬底基板1上的正投影面积；这样，使得漏极9与有源层4接触的位置处无法产生寄生电容，进一步降低寄生电容对数据线信号传输的影响。

可选地，通常，在制作源极前，需要制作贯穿栅极绝缘层5和层间绝缘层7的源极过孔，使得制作源极后，源极能够通过该源极过孔与有源层4电连接。为了实现本实施例的技术效果，第一过孔15在衬底基板1上的正投影区域的外轮廓大于或等于源极过孔在衬底基板1上的正投影区域的外轮廓。

类似地，通常，在制作漏极前，需要制作贯穿栅极绝缘层5和层间绝缘层7的漏极过孔，使得制作漏极后，漏极能够通过该漏极过孔与有源层4电连接。为了实现本实施例的技术效果，第二过孔16在衬底基板1上的正投影区域的外轮廓大于或等于漏极过孔在衬底基板1上的正投影区域的外轮廓。

可选地，第一过孔15在衬底基板上1的正投影面积等于第二过孔16在衬底基板1上的正投影面积。将第一过孔15和第二过孔16的正投影面积相等，可以降低制造难度和成本，提高市场竞争力。

如图9、图11和图12所示，该阵列基板还包括公共电极线14，以及位于有源层4与屏蔽层2之间的绝缘层3，位于有源层4与栅极6之间的栅极绝缘层5；公共电极线14与栅极6位于同一层，且通过贯穿绝缘层3和栅极绝缘层5的第三过孔171与屏蔽层2电连接。由于公共电极线14与屏蔽层2电连接，屏蔽层2上累积的静电荷可以通过公共电极线14进行分散，可以防止屏蔽层2上积累的静电荷对薄膜晶体管的特性产生影响。

具体地，如图4、图6、图7、图8、图10、图11、图12所示，该阵列基板还包括：位于栅极6上的层间绝缘层7、位于层间绝缘层7上的钝化层10、位于钝化层10上的像素电极11、位于像素电极11上的第二绝缘层19、位于第二绝缘层19上的公共电极18。

如图7所示，公共电极18通过贯穿第二绝缘层19、钝化层10、层间绝缘层7、栅极绝缘层5和绝缘层3的过孔与公共电极线14连接。如图11所示，公共电极18通过贯穿第二绝缘层19、钝化层10和层间绝缘层7的过孔与公共电极线14连接。

可选地，屏蔽层2的材料为铜(cu)、铝(al)、钼(mo)、钛(ti)、铬(cr)和钨(w)中的至少一种。具体地，可以选用铜、铝、钼、钛、铬和钨中的一种，也可以选用这些材料的合金材料，屏蔽层2可以是单层金属结构，也可以是多层金属结构，如：可以采用钼、铝、钼的多层金属，也可以采用钛、铜、钛的多层金属，还可以采用钼、钛、铜的多层金属。

本发明实施例中，与屏蔽层2的材料类似，栅极6、源极8、漏极9可以采用铜、铝、钼、钛、铬和钨中的至少一种，也可以采用这些材料的合金材料。栅极6、源极8、漏极9可以采用单层金属结构，也可以采用多层金属结构。

本发明实施例中，有源层4可以是非晶硅，多晶硅、氧化物材料。

本发明实施例中，像素电极11和公共电极18可以采用氧化铟锡(ito)或氧化铟锌(izo)。

本发明实施例中，栅极绝缘层5可以采用氮化硅或氧化硅。栅极绝缘层5可以是单层结构，也可以是多层结构，如：采用氮化硅和氧化硅的双层结构。

本发明实施例中，层间绝缘层7可以采用氮化硅或氧化硅。层间绝缘层7可以是单层结构，也可以是多层结构。

本发明实施例中，钝化层10可以采用氮化硅或氧化硅。钝化层10可以是单层结构，也可以是多层结构。

本发明实施例中，绝缘层3和第二绝缘层19可以采用氮化硅或氧化硅。第一绝缘层3和第二绝缘层19可以是单层结构，也可以是多层结构。

基于同一发明构思，本发明实施例还公开了一种显示面板，包括上述的阵列基板。由于显示面板包括了上述的阵列基板，使得显示面板具有与阵列基板相同的有益效果。因此，在此不再重复赘述显示面板的有益效果。

基于同一发明构思，本发明实施例还公开了一种显示装置，包括上述的显示面板。由于显示装置包括了上述的显示面板，使得显示装置具有与显示面板相同的有益效果。因此，在此不再重复赘述显示装置的有益效果。

基于同一发明构思，本发明实施例还公开了一种阵列基板的制造方法，包括有源层、栅极、源极和漏极的制作。并且，如图13所示，阵列基板的制造方法还包括：

s101：通过构图工艺在衬底基板上制作屏蔽层，屏蔽层在衬底基板上的正投影区域的外轮廓大于有源层在衬底基板上的正投影区域的外轮廓。

s102：在屏蔽层上制作第一过孔和/或第二过孔，第一过孔的位置与源极与有源层接触的位置对应，第二过孔的位置与漏极与有源层接触的位置对应。

可选地，本发明实施例在上述s102之后，具体包括：

在屏蔽层上制作绝缘层。

在绝缘层上通过构图工艺依次制作有源层、栅极绝缘层、栅极、层间绝缘层、源极和漏极。本发明实施例有源层、栅极绝缘层、栅极、层间绝缘层、源极和漏极的具体制作方法与现有技术类似，这里不再赘述。

可选地，本发明实施例阵列基板的制造方法还包括公共电极线的制作，具体地，公共电极线与屏蔽层采用同一次构图工艺制作形成。或者，公共电极线与栅极采用同一次构图工艺制作形成。

应用本发明实施例所获得的有益效果包括：

1、由于本发明实施例的阵列基板包括的屏蔽层在衬底基板上的正投影区域的外轮廓大于有源层在衬底基板上的正投影区域的外轮廓，因此，屏蔽层能够对整个有源层的区域进行遮挡，避免有源层受到环境光的照射，进而提高薄膜晶体管的特性；另外，由于本发明实施例中在源极与有源层接触的位置处，屏蔽层设置有第一过孔，这样能够降低与有源层接触位置处的源极与屏蔽层之间的寄生电容；以及，在漏极与有源层接触的位置处，屏蔽层设置有第二过孔，这样能够降低与有源层接触位置处的漏极与屏蔽层之间的寄生电容，提高阵列基板的性能。

2、第一过孔在衬底基板上的正投影面积大于或等于源极与有源层接触的区域在衬底基板上的正投影面积；这样，使得源极与有源层接触的位置处无法产生寄生电容，进一步降低寄生电容对数据线信号传输的影响。

3、由于公共电极线与屏蔽层电连接，屏蔽层上累积的静电荷可以通过公共电极线进行分散，可以防止屏蔽层上积累的静电荷对薄膜晶体管的特性产生影响。

以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。