形成三维存储器的方法及三维存储器与流程

本发明涉及三维存储器领域，尤其涉及一种形成三维存储器的方法及三维存储器。

背景技术：

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3d)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3dnand闪存的三维存储器件中，存储阵列可包括具有垂直沟道结构的核心区。垂直沟道结构通常包括电荷存储层和沟道层，电荷存储层包括阻挡层、电荷俘获层、隧穿层，沟道层通常为多晶硅。为了保证存储阵列具有稳定的电气性能，通常要求多晶硅具有一定的厚度(7nm)和结晶度(＞76％)。

然而，现有技术中，在电荷存储层上沉积的沟道层的结晶度只有71.3％左右，结晶度并不理想。

技术实现要素：

本发明要解决的技术问题是提供一种形成三维存储器的方法及三维存储器，以提高垂直沟道结构中沟道层的结晶度，提升三维存储器的电气性能。

为解决上述技术问题，本发明的一方面提供了一种形成三维存储器的方法，该方法包括：提供半导体结构，所述半导体结构具有衬底、形成于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔；在所述沟道孔中形成电荷存储层，所述电荷存储层包括阻挡层、电荷捕获层和隧穿层；清除所述电荷存储层表面的有机物杂质；在经过清除之后的所述电荷存储层的表面沉积非晶体沟道层，以及对所述非晶沟道层进行高温退火形成晶体沟道层。

在本发明的一实施例中，清除所述电荷存储层表面的有机物杂质的步骤包括：使用清洗剂清除所述电荷存储层表面的有机物杂质，所述清洗剂为碱性溶液与氧化剂的混合液。

在本发明的一实施例中，所述清洗剂为sc1溶液，所述sc1溶液为nh3·h2o与h2o2、h2o的混合溶液。

在本发明的一实施例中，所述sc1溶液中nh3·h2o、h2o2、h2o的配比为1-5:1-5:50-100。

在本发明的一实施例中，所述清洗剂为na2co3或nahco3与h2o2、h2o的混合溶液。

在本发明的一实施例中，在所述沟道孔中形成电荷存储层之前还包括：在所述沟道孔中形成高k系数阻挡层。

在本发明的一实施例中，在所述沟道孔中形成电荷存储层之后还包括：对所述电荷存储层进行化学机械磨平至所述堆叠结构暴露出来。

在本发明的一实施例中，对非晶沟道层进行高温退火形成晶体沟道层之后还包括：填充所述沟道孔中的空隙。

在本发明的一实施例中，所述高温退火的条件为在600-700℃的温度下退火5-15小时。

本发明的另一方面提供了一种三维存储器，其采用如上所述的方法制成。

与现有技术相比，本发明具有以下优点：本发明提供一种形成三维存储器的方法及三维存储器，通过清除电荷存储层表面的有机物杂质，使得电荷存储层中的隧穿层暴露出来，由于隧穿层与沟道层具有相似的结晶性能，因此可以提高沟道层的结晶度，提升三维存储器的电气性能。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种三维存储器的剖面示意图。

图2是本发明一实施例的形成三维存储器的方法的示例性流程图。

图3a-3c是本发明一实施例的形成三维存储器的方法的示例性过程的剖面示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。

图1是一种三维存储器的剖面示意图。参考图1所示，三维存储器采用堆叠多层数据存储单元的方式，实现堆叠式的三维nand存储器结构。该三维存储器包括核心阵列区11和阶梯区12。核心阵列区11包括按阵列分布的具有垂直沟道结构的存储单元。每一个垂直沟道结构通过顶端的插塞电连接至位线13，通过位线13可以实现对存储阵列的读写操作。阶梯区12设置在核心阵列区11的周围，用来供存储阵列各层中的栅极层14引出接触部。这些栅极层14作为存储阵列的字线，执行编程、擦写、读取等操作。

图2是本发明一实施例的形成三维存储器的方法的示例性流程图。参考图2所示，该方法包括以下步骤：

步骤202，提供半导体结构。

图3a是本发明一实施例的三维存储器中的半导体结构的示意图。参考图3a所示，在本步骤中所提供的该半导体结构具有衬底310、形成于衬底310上的堆叠结构320以及穿过该堆叠结构320的沟道孔330。

其中，衬底310可以是半导体衬底晶圆，例如硅衬底(si)、锗衬底(ge)、锗化硅衬底(sige)、绝缘体上硅(soi，silicononinsulator)或绝缘体上锗(goi，germaniumoninsulator)等半导体衬底。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，如gaas、inp或sic等。还可以是叠层结构，例如si/sige等。还可以包括其他外延结构，例如绝缘体上锗硅(sgoi)等。衬底310还可以是红宝石衬底、蓝宝石衬底、玻璃衬底等绝缘衬底。

堆叠结构320为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质，例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆叠结构320的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(cvd、pecvd、lpcvd、hdpcvd)、原子层沉积(ald)，或物理气相沉积方法如分子束外延(mbe)、热氧化、蒸发、溅射等其各种方法。第一材料层和第二材料层中的一层可以作为栅极牺牲层，例如氮化硅层。栅极牺牲层还可以是其它导电层，例如金属钨，钴，镍等。不作为栅极牺牲层的另一材料层可以是如氧化硅等的介电材料，例如氧化铝，氧化铪，氧化钽等。

在形成堆叠结构320之后，可以形成贯穿该堆叠结构320的沟道孔330以暴露衬底310，衬底310没有被沟道孔330贯穿。形成沟道孔330的工艺可以是反应离子刻蚀(rie)、等离子干法刻蚀等工艺。

可以理解的是，图3a所示仅以一个沟道孔330为例，不用于限制本发明实施例中沟道孔的个数和位置分布。在具体的实施例中，沟道孔330的个数及其在堆叠结构320中的位置分布情况视具体应用而定。

步骤204，在沟道孔中形成电荷存储层。

图3b是本发明一实施例的三维存储器中的电荷存储层的结构示意图。参考图3b所示，在沟道孔330中形成的电荷存储层340从沟道孔330的内壁侧向孔中心的方向依次包括阻挡层341、电荷捕获层342和隧穿层343。其中，阻挡层341可以是氧化硅、氧化铝、氧化铪等介质材料的单层结构或多层堆叠结构。电荷捕获层342是具有电荷俘获能力的介质材料，例如氮化硅、hfo、zro等及其组合。电荷捕获层342可以是由这些材料形成单层结构或多层堆叠结构。隧穿层343可以包括二氧化硅或高k(介电常数)材料，其中高k材料包括但不限于氮化物(如sin、sion、aln、tin)、金属氧化物(主要为副族和镧系金属元素氧化物，例如mgo、al2o3、ta2o5、tio2、zno2、zro2、hfo2、ceo2、y2o3、la2o3)、氮氧化物(如hfsion)、钙钛矿相氧化物(如pbzrxti1-xo3(pzt)、baxsr1-xtio3(bst))等。隧穿层343可以是由这些材料形成单层结构或多层堆叠结构。在本发明的一实施例中，电荷存储层340的阻挡层341、电荷捕获层342和隧穿层343分别是氧化硅层、氮化硅层、氧化硅层组成的ono结构。

可通过ald、cvd等方法在沟道孔330中依次形成阻挡层341、电荷捕获层342和隧穿层343。

在一些实施例中，在形成电荷存储层340的步骤之前，还包括在沟道孔330中形成高k系数阻挡层(图未示)。该高k系数阻挡层形成于沟道孔330的内侧壁，可以有效防止电荷泄露、杂质扩散等问题。

在一些实施例中，在形成电荷存储层340的步骤之前，还包括在沟道孔330的底部通过选择性外延生长(seg,selectiveepitaxialgrowth)形成外延硅结构331，而后在外延硅结构331上形成电荷存储层340。

在形成电荷存储层340的过程中，在堆叠结构320的表面会形成相应的沉积层。在一些实施例中，在形成电荷存储层340的步骤之后，还包括对电荷存储层340进行化学机械磨平，也就是对堆叠结构320的上表面进行平坦化处理，以使堆叠结构320暴露出来。

步骤206，清除电荷存储层表面的有机物杂质。

虽然半导体的制作过程往往在净化室中进行，但是仍然少不了人的参与。再加上在前面的步骤中，刻蚀、沉积等步骤都会造成一定的污染，使电荷存储层340的表面存在一些有机物杂质，如人的皮肤油脂、光致抗蚀剂、清洗溶剂、金属污染物、氧化物等。这些有机物杂质会三维存储器会产生一定的影响，尤其对在电荷存储层340上沉积其他的物质造成影响，例如对在电荷存储层340上沉积多晶硅的结晶度会产生影响，使该结晶度不能达到预设值。因此，需要对这些有机物杂质进行清除。所要清除的部位包括电荷存储层340位于沟道孔330中的部分。

在本实施例中，清除电荷存储层340表面的有机物杂质的步骤包括：使用清洗剂清除电荷存储层340表面的有机物杂质，该清洗剂为碱性溶液与氧化剂的混合液。具体地，可以先利用氧化剂将有机物杂质氧化，再用碱性溶液作为去除剂去除氧化物杂质。在此清除过程中，清洗剂不会破坏电荷存储层340中的隧穿层343表面。在本清除步骤结束之后，可以使电荷存储层340中靠近沟道孔核心的隧穿层343暴露出来。

在一些实施例中，该清洗剂为sc1溶液。具体地，该sc1溶液为氨水(nh3·h2o)与双氧水(h2o2)、水(h2o)的混合溶液。sc1溶液可以通过氧化和微蚀刻来去除表面颗粒、有机污染物及金属污染物等。

在一些实施例中，该sc1溶液中nh3·h2o、h2o2、h2o的配比为1-5:1-5:50-100。

在其他的实施例中，该清洗剂可以是na2co3或nahco3与h2o2、h2o的混合溶液。

在一些实施例中，还可以用物理方法清除电荷存储层340表面的有机物杂质，例如刷洗、震动等。也可以同时采用清洗剂和物理方法清除电荷存储层340表面的有机物杂质。

步骤208，在电荷存储层的表面沉积非晶体沟道层。

图3c是本发明一实施例的电荷存储层上沉积有非晶体沟道层的结构示意图。参考图3c所示，由于在本步骤之前，已经对电荷存储层340的表面进行了清理，使隧穿层343暴露出来。因此，在本步骤，该非晶体沟道层350直接沉积在隧穿层343的表面，与隧穿层343完全接触。

在本步骤中，可以在电荷存储层340的表面低温沉积一层非晶硅薄膜作为非晶体沟道层。沉积非晶硅薄膜的方法可以采用化学气相沉积法(cvd)、物理气相沉积法(pvd)、直流射频磁控溅射等。

步骤210，对非晶体沟道层进行高温退火形成晶体沟道层。

在制备多晶硅薄膜时，对固态非晶硅薄膜进行高温退火，可以使固态非晶硅薄膜的硅原子被激活、重组，从而转化为多晶硅薄膜。在本步骤中，通过对非晶体沟道层350进行高温退火可以使非晶体沟道层350晶体化为晶体沟道层。

高温退火的温度和退火时间会影响所形成的晶体沟道层的结晶度。多晶硅薄膜的结晶度和电迁移率成正比。为了获得较高的结晶度，在本发明的实施例中，对非晶体沟道层350进行高温退火的条件为在600-700℃的温度下退火5-15小时。

在对非晶体沟道层350进行高温退火形成晶体沟道层之后，沟道孔330的核心部分可能仍具有空隙。因此，在一些实施例中，还包括填充沟道孔330中的空隙的步骤。用于该填充步骤的填充材料可以是介电隔离材料。

在其他的实施例中，该沟道孔330核心部分也可以留作气隙(airgap)。

在本发明的优选实施例中，上述方法步骤206至210具体的包括：

在步骤206，所使用的sc1溶液中nh3·h2o、h2o2、h2o的配比为1:2:50。利用该配比浓度的sc1溶液清除电荷存储层340表面的有机物杂质。

在步骤208，在电荷存储层340的表面沉积非晶体沟道层350。

在步骤210，对非晶体沟道层350在650℃的温度下退火12小时。

经过上述步骤所得到的晶体沟道层的结晶度可以达到76.8％。而未经过步骤206的清除过程而获得的晶体沟道层的结晶度为71.3％。可见，经过步骤206的清除过程之后，提高了晶体沟道层的结晶度。进一步地，由于经过该清除过程，使隧穿层343与晶体沟道层直接接触，由于隧穿层343与晶体沟道层具有相似的结晶性能，因此可以提高晶体沟道层的结晶度，从而提升三维存储器的电气性能。

本发明还包括利用上述方法所获得的三维存储器。该三维存储器具备高结晶度的沟道层，具有良好的电器性能。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。