一种阵列基板、显示面板及显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术：

随着显示技术的快速发展，各种类型的显示装置逐渐进入市场。例如液晶显示装置（liquidcrystaldisplay，简称lcd）、有机电致发光显示装置（organiclight-emittingdiode，简称oled）、量子点电致发光显示装置（quantumdotlightemittingdiodes，简称qled）等。

显示装置中通过ic（integratecircuit，集成电路）向信号线例如数据线输入信号，如图1所示，由于ic5设置显示面板3的边缘，而数据线存在一定的阻抗，因而数据线远离ic位置处（即ic近端）的信号相对靠近ic位置处（即ic远端）的信号存在一定的压降（irdrop），导致远离ic位置处和靠近ic位置处的写入信号存在差异，从而导致显示装置会出现长程显示亮度不均（longrangeuniformityimprovement，简称lru）的问题。此外，随着屏幕尺寸的增大，显示平均亮度的提高，长程显示亮度不均的问题更明显，这样显示装置难以实现高品质显示。尤其是对单色灰阶画面，如图1所示，靠近ic位置处的显示亮度远高于远离ic位置处的显示亮度。

技术实现要素：

本发明的实施例提供一种阵列基板、显示面板及显示装置，可以改善显示面板显示亮度不均匀的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板包括：多个亚像素，每个所述亚像素包括第一晶体管，所述第一晶体管包括第一有源层、第一绝缘层、第一栅极、第一源极和第一漏极；所述第一绝缘层设置在所述第一有源层与所述第一源极、所述第一漏极之间；所述第一源极穿过所述第一绝缘层上的第一过孔与所述第一有源层电连接；所述第一漏极穿过所述第一绝缘层上的第二过孔与所述第一有源层电连接；所述第一栅极与栅线电连接；所述第一源极与数据线电连接；所述阵列基板划分为沿第一方向依次排列的多个区域，每个区域包括至少一排沿第二方向依次排列的多个所述亚像素，所述第一方向和所述第二方向相交；其中，每个区域中多个所述亚像素中的所述第一过孔的尺寸相同；不同区域中所述亚像素中的所述第一过孔的尺寸不相同。

在一些实施例中，沿所述第一方向，多个区域中所述亚像素中的所述第一过孔的尺寸逐渐减小。

在一些实施例中，每个所述亚像素还包括第二晶体管，所述第二晶体管包括第二有源层、第二栅极、第二绝缘层、第二源极和第二漏极；所述第二绝缘层设置在所述第二有源层与所述第二源极、所述第二漏极之间；所述第二源极穿过所述第二绝缘层上的第三过孔与所述第二有源层电连接；所述第二漏极穿过所述第二绝缘层上的第四过孔与所述第二有源层电连接；所述第二栅极与控制线电连接；所述第二源极与第一电压线电连接；所述第二漏极与所述第一漏极电连接；其中，每个区域中多个所述亚像素中的所述第三过孔的尺寸相同，沿所述第一方向，多个区域中所述亚像素中的所述第三过孔的尺寸逐渐增大。

在一些实施例中，所述第一有源层与所述第二有源层同层同材料；所述第一绝缘层与所述第二绝缘层同层同材料。

在一些实施例中，所述第二过孔与所述第四过孔共用。

在一些实施例中，每个所述亚像素还包括第三晶体管、驱动晶体管和发光器件，所述第三晶体管包括第三有源层、第三栅极、第三绝缘层、第三源极和第三漏极；所述第三绝缘层设置在所述第三有源层与所述第三源极、所述第三漏极之间；所述发光器件包括依次设置的阳极、发光功能层和阴极；所述第三源极穿过所述第三绝缘层上的第五过孔与所述第三有源层电连接，所述第三漏极穿过所述第三绝缘层上的第六过孔与所述第三有源层电连接；所述第三栅极与控制线电连接；所述第三源极与所述驱动晶体管的漏极电连接；所述第三漏极与所述阳极电连接；其中，每个区域中多个所述亚像素中的所述第五过孔的尺寸相同，所述第六过孔的尺寸相同；沿所述第一方向，多个区域中所述亚像素中的所述第五过孔和/或所述第六过孔的尺寸逐渐增大。

在一些实施例中，所述第三有源层和所述第一有源层同层同材料；所述第一绝缘层与所述第三绝缘层同层同材料。

在一些实施例中，所述阵列基板还包括设置在所述第三晶体管和所述阳极之间的平坦层；所述阳极穿过所述平坦层上的第七过孔与所述第三漏极电连接；每个区域中多个亚像素中的所述第七过孔的尺寸相同；沿所述第一方向，多个区域中所述亚像素中的所述第七过孔的尺寸逐渐增大。

在一些实施例中，所述阵列基板还包括像素界定层，所述像素界定层包括多个开口区域，每个所述开口区域设置一个发光器件；其中，多个所述开口区域的尺寸不完全相同。

在一些实施例中，每个区域中多个所述亚像素中的所述第二过孔的尺寸相同；沿所述第一方向，多个区域中所述亚像素中的所述第一过孔和/或所述第二过孔的尺寸逐渐增大。

在一些实施例中，每个所述亚像素还包括像素电极；所述阵列基板还包括设置在所述第一晶体管和所述像素电极之间的第四绝缘层；所述像素电极穿过所述第四绝缘层上的第八过孔与所述第一漏极电连接；每个区域中多个所述亚像素中的所述第八过孔的尺寸相同；沿所述第一方向，多个区域中所述亚像素中的所述第八过孔的尺寸逐渐增大。

第二方面，提供一种电致发光显示面板，包括上述的阵列基板。

第三方面，提供一种液晶显示面板，包括上述的阵列基板。

第四方面，提供一种显示装置，包括显示面板和设置在所述显示面板边缘的驱动芯片；所述显示面板为上述的电致发光显示面板；或者，所述显示面板为上述的液晶显示面板；其中，第一方向为远离所述驱动芯片的方向。

本发明实施例提供一种阵列基板、显示面板及显示装置，阵列基板包括多个亚像素，每个亚像素包括第一晶体管，第一晶体管包括第一有源层、第一绝缘层、第一栅极、第一源极和第一漏极，第一源极穿过第一绝缘层上的第一过孔与第一有源层电连接。阵列基板划分为沿第一方向依次排列的多个区域，每个区域包括至少一排沿第二方向依次排列的多个亚像素，每个区域中多个亚像素中的第一过孔的尺寸相同；沿第一方向，多个区域中亚像素中的第一过孔的尺寸逐渐减小。在数据线上的电压经过沿第一方向排列的多个亚像素时，由于沿第一方向，多个区域中亚像素中的第一过孔的尺寸逐渐减小，因而沿与第一方向相反的方向，每个亚像素中第一晶体管导致的数据线上的压降逐渐减小，从而沿与第一方向相反的方向，对因数据线存在阻抗导致的数据线电压逐渐减小导致的电致发光显示面板的显示亮度逐渐减小进行补偿，进而改善了沿第一方向，电致发光显示面板出现长程显示亮度不均的问题，提高了电致发光显示面板的显示亮度均一性。在此基础上，提高了大尺寸电致发光显示面板的显示亮度均一性，有利于实现高品质显示。

附图说明

为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种显示面板显示亮度不均匀的示意图；

图2为本发明实施例提供的一种显示装置的结构示意图；

图3为本发明实施例提供的一种显示面板的区域划分示意图；

图4为本发明实施例提供的一种电致发光显示面板的结构示意图；

图5为本发明实施例提供的一种像素电路的结构示意图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的一种晶体管的结构示意图；

图8为本发明实施例提供的另一种晶体管的结构示意图；

图9为图6所示的像素电路的结构示意图；

图10为本发明实施例提供的一种阵列基板上第一过孔的尺寸分布示意图；

图11为相关技术提供的一种阵列基板上第一过孔的尺寸分布示意图；

图12为本发明实施例提供的一种阵列基板上第三过孔的尺寸分布示意图；

图13为本发明实施例提供的一种阵列基板上第五过孔或第六过孔的尺寸分布示意图；

图14为本发明实施例提供的一种阵列基板上第七过孔的尺寸分布示意图；

图15为本发明实施例提供的一种液晶显示面板的结构示意图；

图16为本发明实施例提供的另一种液晶显示面板的结构示意图；

图17为本发明实施例提供的一种阵列基板上第一过孔或第二过孔的尺寸分布示意图。

附图标记：

01-区域；1-框架；2-盖板玻璃；3-显示面板；4-电路板；5-驱动芯片（ic）；31-显示区；32-周边区；33-亚像素；34-阵列基板；340-第一衬底；341-阳极；342-发光功能层；343-阴极；35-封装层；101-第一有源层；102-第二有源层；103-第三有源层；201-第一绝缘层；2011-第一过孔；2012-第二过孔；2013-第一栅绝缘层；2014-第一层间界定层；202-第二绝缘层；2021-第三过孔；2022-第四过孔；2023-第二栅绝缘层；2024-第二层间界定层；203-第三绝缘层；2031-第五过孔；2032-第六过孔；2033-第三栅绝缘层；2034-第三层间界定层；301-第一栅极；302-第二栅极；303-第三栅极；401-第一源极；402-第二源极；403-第三源极；501-第一漏极；502-第二漏极；503-第三漏极；601-第一栅绝缘层；602-第二栅绝缘层；603-第三栅绝缘层；344-像素界定层；345-平坦层；345a-第七过孔；346-像素电极；347-第四绝缘层；347a-第八过孔；348-公共电极；36-对盒基板；360-第二衬底；361-彩色滤光层；362-黑矩阵图案；37-液晶层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示装置，显示装置可以为液晶显示装置；也可以为电致发光显示装置。在显示装置为电致发光显示装置的情况下，电致发光显示装置为有机电致发光显示装置或量子点电致发光显示装置。

如图2所示，显示装置的主要结构包括框架1、盖板玻璃2、显示面板3、电路板4以及驱动芯片5等其它配件。在显示装置为液晶显示装置的情况下，显示装置还包括背光组件。附图2中未示意出背光组件。

其中，框架1的纵截面呈u型，显示面板3、电路板4、驱动芯片5以及其它配件均设置于框架1内，电路板4设置于显示面板3的下方，盖板玻璃2设置于显示面板3远离电路板4的一侧。驱动芯片5设置在显示面板3的边缘。在显示装置为液晶显示装置，液晶显示装置包括背光组件的情况下，背光组件设置于显示面板3和电路板4之间。

本发明实施例提供的驱动芯片5例如可以为ic。

在此基础上，可以采用cog（chiponglass）方式绑定驱动芯片5，即将驱动芯片5直接设置在下述的阵列基板34上；也可以采用cof（chiponfilm）方式绑定驱动芯片5，即将驱动芯片5设置在薄膜上。通过cof方式绑定驱动芯片5时，驱动芯片5可以绑定在下述的阵列基板34的背面。

如图3所示，显示面板3划分为显示区31和周边区32，图3以周边区32包围显示区31为例进行示意。显示区31设置有多个亚像素33，多个亚像素33至少包括红色亚像素、绿色亚像素和蓝色亚像素。示例的，沿水平方向，红色亚像素、绿色亚像素和蓝色亚像素周期性排布，沿竖直方向，红色亚像素、绿色亚像素和蓝色亚像素均呈列分布。周边区32用于布线，此外，也可将栅极驱动电路设置于周边区32。

在显示装置为电致发光显示装置的情况下，显示面板3为电致发光显示面板。电致发光显示面板可以为有机电致发光显示面板，也可以为量子点电致发光显示面板。如图4所示，电致发光显示面板包括阵列基板34和用于封装阵列基板34的封装层35。

此处，封装层35可以为封装薄膜，也可以为封装基板。

本发明实施例提供一种阵列基板34，可以应用于上述的电致发光显示面板中，阵列基板34包括多个亚像素，每个亚像素包括像素电路。像素电路如图5和图6所示，包括第一晶体管t1，如图7、图8以及图9所示，第一晶体管t1包括第一有源层101、第一绝缘层201、第一栅极301、第一源极（source）401和第一漏极（drain）501；第一绝缘层201设置在第一有源层101与第一源极401、第一漏极501之间；第一源极401穿过第一绝缘层201上的第一过孔2011与第一有源层101电连接；第一漏极501穿过第一绝缘层201上的第二过孔2012与第一有源层101电连接；第一栅极301与栅线（gate）电连接；第一源极401与数据线（date）电连接。

如图10所示，阵列基板34划分为沿第一方向依次排列的多个区域01，每个区域01包括至少一排沿第二方向依次排列的多个亚像素33，第一方向和第二方向相交；其中，每个区域01中多个亚像素33中的第一过孔2011的尺寸相同；沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸逐渐减小。

应当理解到，在阵列基板34应用于电致发光显示面板的情况下，如图5和图6所示，像素电路还包括驱动晶体管td、发光器件l以及存储电容cst。可以是如图5所示，驱动晶体管td的源极与第一电压线vdd电连接，驱动晶体管td的漏极与发光器件l的阳极341电连接，发光器件l的阴极343与第二电压线vss电连接。第一晶体管t1的第一漏极501与驱动晶体管td的栅极电连接。存储电容cst的一端与驱动晶体管td的漏极电连接，另一端与驱动晶体管td的栅极电连接。也可以是如图6所示，驱动晶体管td的源极与第一晶体管t1的第一漏极501电连接，驱动晶体管td的漏极与发光器件的阳极341电连接。存储电容cst的一端与第一电压线vdd电连接，另一端与驱动晶体管td的栅极电连接，发光器件l的阴极343与第二电压线vss电连接。

如图4所示，发光器件l包括依次设置在第一衬底340上的阳极（anode）341、发光功能层342以及阴极343。当显示面板3为电致发光显示面板时，显示面板3可以是顶发射型显示面板，在此情况下，阳极341呈不透明，阴极343呈透明或半透明；显示面板3也可以是底发射型显示面板，在此情况下，阳极341呈透明或半透明，阴极343呈不透明；显示面板3也可以为双面发光型显示面板，在此情况下，阳极341和阴极343均呈透明或半透明。

在一些实施例中，发光器件l的发光功能层342包括发光层。在另一些实施例中，发光功能层342除包括发光层外，还包括电子传输层（electiontransportinglayer，简称etl）、电子注入层（electioninjectionlayer，简称eil）、空穴传输层(holetransportinglayer，简称htl)以及空穴注入层(holeinjectionlayer，简称hil)中的一层或多层。在显示面板3为有机电致发光显示面板的情况下，发光层为有机发光层。在显示面板3为量子点电致发光显示面板的情况下，发光层为量子点发光层。

本发明实施例提供的像素电路包括但不限于是图5和图6所示的像素电路，还可以是其它类型的像素电路，本发明实施例不再一一列举。附图9以图6所示的像素电路为例示意出像素电路的结构示意图。附图10中每个亚像素33仅示意出第一过孔2011。

其中，第一方向为远离驱动芯片5的方向。针对附图10，驱动芯片5设置在阵列基板34上方。

此处，可以是第一方向和第二方向相互垂直，也可以是第一方向和第二方向之间的夹角为锐角。

本发明实施例提到的晶体管可以为n型晶体管，也可以为p型晶体管。

应当理解到，本发明实施例提到的“过孔的尺寸”均指的是在平行于第一衬底340的平面内，过孔的尺寸，即过孔的横向尺寸。

每个区域01可以包括一排沿第二方向依次排列的多个亚像素33；也可以包括两排或两排以上沿第二方向依次排列的多个亚像素33。附图10以每个区域01包括两排沿第二方向依次排列的多个亚像素33为例进行示意。此外，各个区域01包括沿第二方向排列的多个亚像素33的排数可以相同，也可以不相同。例如，如图10所示，每个区域01均包括两排沿第二方向依次排列的多个亚像素33。又例如，多个区域01中的一个区域包括两排沿第二方向依次排列的多个亚像素33，多个区域01中的一个区域包括五排沿第二方向依次排列的多个亚像素33。

在此基础上，对于第一晶体管t1的结构不进行限定，在一些实施例中，如图7所示，第一晶体管t1包括依次设置在第一衬底340上的第一栅极301、第一栅绝缘层601、第一有源层（poly）101、第一绝缘层201、第一源极401和第一漏极501。在另一些实施例中，如图8所示，第一绝缘层201包括第一栅绝缘层2013和第一层间界定层2014，第一晶体管t1包括依次设置在第一衬底340上的第一有源层101、第一栅绝缘层2013、第一栅极301、第一层间界定层2014、第一源极401和第一漏极501。

本领域技术人员应该明白，对于电致发光显示面板，数据线date上的vdate电压越小，输出到发光器件l上的电流越大，发光器件l发出光的亮度越大。此外，第一过孔2011的尺寸越大，第一源极401与第一有源层101的接触面积越大，电阻越小，数据线上的电压经过第一晶体管t1时损失的电压越小，即压降越小。

相关技术中，如图11所示，阵列基板34上多个亚像素33中的第一过孔2011的尺寸相同。由于阵列基板34上多个亚像素33中的第一过孔2011的尺寸相同，因而数据线上的电压经过沿第一方向排列的多个亚像素33时，每个亚像素33中第一晶体管t1导致的数据线的压降相同。而由驱动芯片5向数据线输入信号，由于数据线存在一定的阻抗，因而沿远离驱动芯片5的方向（即第一方向），数据线上的电压逐渐减小，即vdate写入量减小，因此沿第一方向，电致发光显示面板会出现长程显示亮度不均的问题。

而本发明实施例提供一种阵列基板34，阵列基板34包括多个亚像素33，每个亚像素33包括第一晶体管t1，第一晶体管t1包括第一有源层101、第一绝缘层201、第一栅极301、第一源极401和第一漏极501，第一源极401穿过第一绝缘层201上的第一过孔2011与第一有源层101电连接。阵列基板34划分为沿第一方向依次排列的多个区域01，每个区域01包括至少一排沿第二方向依次排列的多个亚像素33，每个区域01中多个亚像素33中的第一过孔2011的尺寸相同；沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸逐渐减小。在数据线上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸逐渐减小，因而沿与第一方向相反的方向，每个亚像素33中第一晶体管t1导致的数据线上的压降逐渐减小，从而沿与第一方向相反的方向，对因数据线存在阻抗导致的数据线电压逐渐减小导致的电致发光显示面板的显示亮度逐渐减小进行补偿，进而改善了沿第一方向，电致发光显示面板出现长程显示亮度不均的问题，提高了电致发光显示面板的显示亮度均一性。在此基础上，提高了大尺寸电致发光显示面板的显示亮度均一性，有利于实现高品质显示。

在一些实施例中，如图6所示，每个亚像素33的像素电路还包括第二晶体管t2，如图7、图8以及图9所示，第二晶体管t2包括第二有源层102、第二栅极302、第二绝缘层202、第二源极402和第二漏极502；第二绝缘层202设置在第二有源层102与第二源极402、第二漏极502之间；第二源极402穿过第二绝缘层202上的第三过孔2021与第二有源层102电连接；第二漏极502穿过第二绝缘层202上的第四过孔2022与第二有源层102电连接；第二栅极302与控制线em电连接；第二源极402与第一电压线vdd电连接；第二漏极502与第一漏极501电连接。

其中，如图12所示，每个区域01中多个亚像素33中的第三过孔2021的尺寸相同，沿第一方向，多个区域01中亚像素33中的第三过孔2021的尺寸逐渐增大。

在此基础上，对于第二晶体管t2的结构不进行限定，在一些实施例中，如图7所示，第二晶体管t2包括依次设置在第一衬底340上的第二栅极302、第二栅绝缘层602、第二有源层102、第二绝缘层202、第二源极402和第二漏极502。在另一些实施例中，如图8所示，第二绝缘层202包括第二栅绝缘层2023和第二层间界定层2024，第二晶体管t2包括依次设置在第一衬底340上的第二有源层102、第二栅绝缘层2023、第二栅极302、第二层间界定层2024、第二源极402和第二漏极502。

本领域技术人员应该明白，对于电致发光显示面板，第一电压线vdd上的电压越大，输出到发光器件l上的电流越大，发光器件l发出光的亮度越大。此外，第三过孔2021越大，第二源极402与第二有源层102的接触面积越大，电阻越小，第一电压线vdd上的电压经过第二晶体管t2时损失的电压越小，即压降越小。

相关技术中，阵列基板34上多个亚像素33中的第三过孔2021的尺寸相同。由于阵列基板34上多个亚像素33中的第三过孔2021的尺寸相同，因而第一电压线vdd上的电压经过沿第一方向排列的多个亚像素33时，每个亚像素33中第二晶体管t2导致的第一电压线vdd的压降相同。而由驱动芯片5向第一电压线vdd输入信号，由于第一电压线vdd存在一定的阻抗，因而沿第一方向，第一电压线vdd上的电压逐渐减小，因此沿第一方向，电致发光显示面板会出现长程显示亮度不均的问题。

而本发明实施例中，每个区域01中多个亚像素33中的第三过孔2021的尺寸相同，沿第一方向，多个区域01中亚像素33中的第三过孔2021的尺寸逐渐增大。在第一电压线vdd上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第三过孔2021的尺寸逐渐增大，因而沿第一方向，每个亚像素33中第二晶体管t2导致的第一电压线vdd上的压降逐渐减小，提高远离驱动芯片5位置处的驱动回路电流，从而改善了沿第一方向，因第一电压线vdd存在阻抗导致的第一电压线vdd电压逐渐减小的问题，使得沿第一方向，第一电压线vdd上的电压都相同或相近，因而对电致发光显示面板远离驱动芯片5位置处的显示亮度进行补偿，进而改善了沿第一方向，电致发光显示面板出现长程显示亮度不均的问题，进一步提高了电致发光显示面板的显示亮度均一性。

可选的，第一有源层101与第二有源层102同层同材料；第一绝缘层201与第二绝缘层202同层同材料。

在第一绝缘层201包括第一栅绝缘层2013和第一层间界定层2014，第二绝缘层202包括第二栅绝缘层2023和第二层间界定层2024的情况下，第一栅绝缘层2013与第二栅绝缘层2023同层同材料，第一层间界定层2014和第二层间界定层2024同层同材料。

本发明实施例，由于第一有源层101与第二有源层102同层同材料，因而可以同时制作第一有源层101与第二有源层102。由于第一绝缘层201与第二绝缘层202同层同材料，因而可以同时制作第一绝缘层201与第二绝缘层202，从而简化了阵列基板34的制作工艺。

由于第二晶体管t2的第二漏极502与第一晶体管t1的第一漏极501电连接，因而可选的，如图9所示，第二过孔2012与第四过孔2022共用。

参考图9，在第二过孔2012与第四过孔2022共用的情况下，第一漏极501与第二漏极502共用。

本发明实施例中，由于第二过孔2012与第四过孔2022共用，因而可以减小阵列基板34上过孔的数量，简化阵列基板34的制作工艺。

在一些实施例中，如图6所示，每个亚像素33的像素电路还包括第三晶体管t3，第三晶体管t3包括第三有源层103、第三栅极303、第三绝缘层203、第三源极403和第三漏极503；第三绝缘层203设置在第三有源层103与第三源极403、第三漏极503之间；第三源极403穿过第三绝缘层203上的第五过孔2031与第三有源层103电连接，第三漏极503穿过第三绝缘层203上的第六过孔2032与第三有源层103电连接；第三栅极303与控制线em电连接；第三源极403与驱动晶体管td的漏极电连接；第三漏极503与阳极341电连接。

其中，如图13所示，每个区域01中多个亚像素33中的第五过孔2031的尺寸相同，第六过孔2032的尺寸相同；沿第一方向，多个区域01中亚像素33中的第五过孔2031和/或第六过孔2032的尺寸逐渐增大。

此处，可以是沿第一方向，多个区域01中亚像素33中的第五过孔2031的尺寸逐渐增大，第六过孔2032的尺寸相同；也可以是沿第一方向，多个区域01中亚像素33中的第六过孔2032的尺寸逐渐增大，第五过孔2031的尺寸相同；当然还可以是沿第一方向，多个区域01中亚像素33中的第五过孔2031的尺寸逐渐增大，第六过孔2032的尺寸逐渐增大。

在此基础上，对于第三晶体管t3的结构不进行限定，在一些实施例中，如图7所示，第三晶体管t3包括依次设置在第一衬底340上的第三栅极303、第三栅绝缘层603、第三有源层103、第三绝缘层203、第三源极403和第三漏极503。在另一些实施例中，如图8所示，第三绝缘层203包括第三栅绝缘层2033和第三层间界定层2034，第三晶体管t3包括依次设置在第一衬底340上的第三有源层103、第三栅绝缘层2033、第三栅极303、第三层间界定层2034、第三源极403和第三漏极503。

本领域技术人员应该明白，第五过孔2031尺寸越大，第三源极403与第三有源层103的接触面积越大，电阻越小，第六过孔2032的尺寸越大，第三漏极503与第三有源层103的接触面积越大，电阻越小，第一电压线vdd上的电压经过第三晶体管t3时损失的电压越小，即压降越小。

本发明实施例中，每个区域01中多个亚像素33中的第五过孔2031的尺寸相同，第六过孔2032的尺寸相同；沿第一方向，多个区域01中亚像素33中的第五过孔2031和/或第六过孔2032的尺寸逐渐增大。在第一电压线vdd上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第五过孔2031和/或第六过孔2032的尺寸逐渐增大，因而沿第一方向，每个亚像素33中第三晶体管t3导致的第一电压线vdd上的压降逐渐减小，提高远离驱动芯片5位置处的驱动回路电流，从而改善了沿第一方向，因第一电压线vdd存在阻抗导致的第一电压线vdd电压逐渐减小的问题，使得沿第一方向，第一电压线vdd上的电压都相同或相近，因而对电致发光显示面板远离驱动芯片5位置处的显示亮度进行补偿，进而改善了沿第一方向，电致发光显示面板出现长程显示亮度不均的问题，进一步提高了电致发光显示面板的显示亮度。

可选的，如图9所示，第三有源层103和第一有源层101同层同材料；第一绝缘层201与第三绝缘层203同层同材料。

在一些实施例中，第三有源层103、第二有源层102以及第一有源层101同层同材料，第一绝缘层201、第二绝缘层202以及第三绝缘层203同层同材料。

在第一绝缘层201包括第一栅绝缘层2013和第一层间界定层2014，第三绝缘层203包括第三栅绝缘层2033和第三层间界定层2034的情况下，第一栅绝缘层2013与第三栅绝缘层2033同层同材料，第一层间界定层2014和第三层间界定层2034同层同材料。

本发明实施例，由于第一有源层101与第三有源层103同层同材料，因而可以同时制作第一有源层101与第三有源层103。由于第一绝缘层201与第三绝缘层203同层同材料，因而可以同时制作第一绝缘层201与第三绝缘层203，从而简化了阵列基板34的制作工艺。

本发明的像素电路包括但不限于上述的第一晶体管t1、第二晶体管t2、第三晶体管t3、驱动晶体管td以及存储电容cst。在一些实施例中，如图6和图9所示，每个亚像素33的像素电路还包括第四晶体管t4、第五晶体管t5以及第六晶体管t6。第四晶体管t4的栅极与栅线电连接，源极与驱动晶体管td的栅极电连接，漏极与驱动晶体管td的漏极电连接。第五晶体管t5的栅极与重置信号线reset电连接，源极与初始信号线vinit电连接，漏极与第四晶体管t4的源极电连接。第六晶体管t6的栅极与重置信号线reset电连接，源极与初始信号线vinit电连接，漏极与发光器件l的阳极341电连接。

参考图9，在一些实施例中，驱动晶体管td的漏极与有源层之间的过孔与第五过孔2031共用，驱动晶体管td的源极与有源层之间的过孔与第二过孔2012共用。

需要说明的是，在亚像素33的像素电路还包括除第一晶体管t1、第二晶体管t2以及第三晶体管t3以外的其它晶体管的情况下，其它晶体管的结构可以为如图7或图8所示的结构。

基于上述，为了简化阵列基板34的制作工艺，每个亚像素33的像素电路中各个晶体管的结构相同。

可选的，如图4所示，阵列基板34还包括设置在第三晶体管t3和阳极341之间的平坦层345；阳极341穿过平坦层345上的第七过孔345a与第三漏极503电连接；如图14所示，每个区域01中多个亚像素33中的第七过孔345a的尺寸相同；沿第一方向，多个区域01中亚像素33中的第七过孔345a的尺寸逐渐增大。

本领域技术人员应该明白，对于电致发光显示面板，第七过孔345a的尺寸越大，阳极341与第三漏极503的接触面积越大，电阻越小，第一电压线vdd上的电压经过第七过孔345a时损失的电压较小，即压降越小。

本发明实施例中，在第一电压线vdd上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第七过孔345a的尺寸逐渐增大，因而沿第一方向，每个亚像素33中第七过孔345a导致的第一电压线vdd上的压降逐渐减小，提高远离驱动芯片5位置处的驱动回路电流，从而改善了沿第一方向，因第一电压线vdd存在阻抗导致的第一电压线vdd电压逐渐减小的问题，因而对电致发光显示面板远离驱动芯片5位置处的显示亮度进行补偿，进而改善了沿第一方向，电致发光显示面板出现长程显示亮度不均的问题，进一步提高了电致发光显示面板的显示亮度。

可选的，如图4所示，阵列基板34还包括像素界定层344，像素界定层344包括多个开口区域，每个开口区域设置一个发光器件；其中，多个开口区域的尺寸不完全相同。

本发明实施例中，“开口区域的尺寸”指的是在平行于第一衬底340的平面内，开口区域的尺寸，即附图4中开口区域的横向尺寸。

应当理解到，开口区域的尺寸不相同，则设置在开口区域内的发光器件的尺寸不相同。而发光器件的尺寸越大，该开口区域内发出光的亮度越大。

此处，可以根据需要设置多个开口区域的尺寸。在一些实施例中，每个区域01中多个开口区域的尺寸相同，沿第一方向，多个区域01中的开口区域的尺寸逐渐增大。

本发明实施例中，由于多个开口区域的尺寸不完全相同，因而多个开口区域发出光的亮度不完全相同，从而可以解决不同颜色效率差异以及长程显示亮度不均共同产生的色差或颜色不均的（discolor）问题。

在显示装置为液晶显示装置的情况下，显示面板3为液晶显示面板。如图15和图16所示，液晶显示面板包括相对设置的阵列基板34和对盒基板36、以及设置在阵列基板34和对盒基板36之间的液晶层37。

本发明实施例提供还一种阵列基板34，可以应用于上述的液晶显示面板中，阵列基板34包括多个亚像素，如图15和图16所示，每个亚像素33均包括设置在第一衬底340上的第一晶体管t1和像素电极346。第一晶体管t1包括第一有源层101、第一绝缘层201、第一栅极301、第一源极401和第一漏极501；第一绝缘层201设置在第一有源层101与第一源极401、第一漏极501之间；第一源极401穿过第一绝缘层201上的第一过孔2011与第一有源层101电连接；第一漏极501穿过第一绝缘层201上的第二过孔2012与第一有源层101电连接；第一栅极301与栅线电连接；第一源极401与数据线电连接。

如图17所示，阵列基板34划分为沿第一方向依次排列的多个区域01，每个区域01包括至少一排沿第二方向依次排列的多个亚像素33，第一方向和第二方向相交；其中，每个区域01中多个亚像素33中的第一过孔2011的尺寸相同；沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸逐渐增大；和/或，每个区域01中多个亚像素33中的第二过孔2012的尺寸相同；沿第一方向，多个区域01中亚像素33中的第二过孔2012的尺寸逐渐增大。

其中，第一方向为远离驱动芯片5的方向。针对附图17，驱动芯片5设置在阵列基板34上方。

上述实施例已经对第一晶体管t1的结构、第一晶体管t1的类型以及每个区域01中的多个亚像素33进行了详细的描述，因而此处不再赘述。

此处，可以是沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸逐渐增大，第二过孔2012的尺寸相同；也可以是沿第一方向，多个区域01中亚像素33中的第二过孔2012的尺寸逐渐增大，第一过孔2011的尺寸相同；当然还可以是沿第一方向，多个区域01中亚像素33中的第一过孔2011的尺寸和第二过孔2012的尺寸均逐渐增大。

本领域技术人员应该明白，对于液晶显示面板，数据线上的vdate电压越大，透过液晶显示面板的光的亮度越大。此外，第一过孔2011的尺寸越大，第一源极401与第一有源层101的接触面积越大，电阻越小，第二过孔2012的尺寸越大，第一漏极501与第一有源层101的接触面积越大，电阻越小，数据线上的电压经过第一晶体管t1时损失的电压越小，即压降越小。

本发明实施例提供一种阵列基板34，在数据线上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第一过孔2011和/或第二过孔2012的尺寸逐渐增大，因而沿第一方向，每个亚像素33中第一晶体管t1导致的数据线上的压降逐渐减小，提高了远离驱动芯片5位置处数据线上电压的写入量，从而改善了沿第一方向，因数据线存在阻抗导致的数据线电压逐渐减小的问题，使得沿第一方向，数据线上的电压都相同或相近，因而对液晶显示面板远离驱动芯片5位置处的显示亮度进行补偿，进而改善了沿第一方向，液晶显示面板出现长程显示亮度不均的问题，进一步提高了液晶显示面板的显示亮度均一性。

在一些实施例中，如图15和图16所示，阵列基板34还包括设置在第一晶体管t1和像素电极346之间的第四绝缘层347；像素电极346穿过第四绝缘层347上的第八过孔347a与第一漏极501电连接；每个区域01中多个亚像素33中的第八过孔347a的尺寸相同；沿第一方向，多个区域01中亚像素33中的第八过孔347a的尺寸逐渐增大。

本领域技术人员应该明白，对于液晶显示面板，第八过孔347a的尺寸越大，像素电极346与第一漏极501的接触面积越大，电阻越小，数据线date上的电压经过第八过孔347a时损失的电压较小，即压降越小。

本发明实施例中，在数据线date上的电压经过沿第一方向排列的多个亚像素33时，由于沿第一方向，多个区域01中亚像素33中的第八过孔347a的尺寸逐渐增大，因而沿第一方向，每个亚像素33中第八过孔347a导致的数据线date上的压降逐渐减小，从而改善了沿第一方向，因数据线date存在阻抗导致的数据线date电压逐渐减小的问题，因而对液晶显示面板远离驱动芯片5位置处的显示亮度进行补偿，进而改善了沿第一方向，液晶显示面板出现长程显示亮度不均的问题，进一步提高了液晶显示面板的显示亮度均一性。

在一些实施例中，如图15所示，阵列基板34还包括设置在第一衬底340上的公共电极348。像素电极346和公共电极348可以设置在同一层，在此情况下，像素电极346和公共电极348均为包括多个条状子电极的梳齿结构。像素电极346和公共电极348也可以设置在不同层，在此情况下，第四绝缘层347包括层叠设置的第四绝缘子层347b和第四绝缘子层347c。如图15所示，像素电极346和公共电极348之间设置有第四绝缘子层347b。在公共电极348设置在第一晶体管t1和像素电极346之间的情况下，如图15所示，公共电极348与第一晶体管t1之间还设置有第四绝缘子层347c。

在另一些实施例中，如图16所示，对盒基板36包括公共电极348。

如图15和图16所示，对盒基板36包括设置在第二衬底360上的彩色滤光层361，在此情况下，对盒基板36也可以称为彩膜基板（colorfilter，简称cf）。其中，彩色滤光层361至少包括红色光阻单元、绿色光阻单元以及蓝色光阻单元，红色光阻单元、绿色光阻单元以及蓝色光阻单元分别与阵列基板34上的亚像素一一正对。对盒基板36还包括设置在第二衬底360上的黑矩阵图案362，黑矩阵图案362用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。