像素传感结构、传感装置及像素传感结构的形成方法与流程

本发明涉及传感技术领域，尤其涉及一种像素传感结构、传感装置及像素传感结构的形成方法。

背景技术：

有机薄膜晶体管(organicthinfilmtransistor，otft)使用“按需制造”的印刷工艺，具有可以在低温工艺下大面积加工、低成本、优异的机械柔韧性等优点，基于otft的传感器也有诸多报道。然而，otft相对较差的电学性能限制了其在各种传感系统中的应用。低温多晶硅薄膜晶体管((lowtemperaturepoly-sithinfilmtransistor，ltpstft)和非晶氧化物薄膜晶体管(amorphousoxidesemiconductorsthinfilmtransistor，aostft)均具有高迁移率、较好的电学稳定性等优点，作为像素开关可以实现更快的开关速度，从而提高像素传感装置的响应速率。此外，ltpstft和aostft也可以制作在柔性塑料基板上，有助于进行柔性传感器的制造。

综合上述情况，如果能将两种薄膜晶体管技术各自的优势结合起来，得到集成结构的像素传感单元，则可以实现具有快速信号读取功能、超高灵敏度、检测目标多样性的传感装置。然而现有的电路集成技术往往将不同器件相互分离，占用较大面积；工艺流程相对比较复杂，限制了它的市场前景。

因此，如何改善传感装置的性能，简化传感装置的形成工艺，是目前亟待解决的技术问题。

技术实现要素：

本发明提供一种像素传感结构、传感装置及像素传感结构的形成方法，用于解决现有的传感装置性能较差的问题。

为了解决上述问题，本发明提供了一种像素传感结构，包括：

衬底；

第一晶体管，位于所述衬底表面，包括第一源电极、第一漏电极、第一有源层、第一顶栅电极和第一漏极金属层；所述第一源电极、所述第一漏电极与所述第一有源层同层设置，且所述第一有源层位于所述第一源电极与所述第一漏电极之间，所述第一晶体管为低温多晶硅薄膜晶体管或者非晶氧化物薄膜晶体管；

第二晶体管，位于所述衬底表面，包括第二源电极、所述第一漏极金属层、第二底栅电极、第二顶栅电极和第二有源层；所述第二底栅电极与所述第一顶栅电极同层设置；所述第一漏极金属层、所述第二源电极与所述第二有源层同层设置，且所述第二有源层位于所述第二源电极与所述第一漏极金属层之间；所述第一漏极金属层与所述第一漏电极电连接。

优选的，还包括：

第一栅绝缘层，覆盖所述第一源电极、所述第一漏电极和所述第一有源层，所述第一顶栅电极和第二底栅电极均位于所述第一栅绝缘层表面；

中间绝缘层，覆盖所述第一顶栅电极和第二底栅电极，所述第一漏极金属层、所述第二源电极和所述第二有源层均位于所述中间绝缘层表面；

第一封装层，覆盖所述第一漏极金属层、所述第二源电极和所述第二有源层，并具有暴露所述第二有源层的第一开口；

第二栅绝缘层，位于所述第一开口内，并覆盖所述第二有源层，所述第二顶栅电极位于所述第二栅绝缘层表面。

优选的，所述第一晶体管还包括：

第一源极金属层，与所述第一漏极金属层同层设置；

第一导电连接柱，沿垂直于所述衬底的方向延伸，所述第一导电连接柱一端电连接所述第一源极金属层、另一端电连接所述第一源电极；

第二导电连接柱，沿垂直于所述衬底的方向延伸，所述第二导电连接柱一端电连接所述第一漏极金属层、另一端电连接所述第一漏电极。

优选的，所述第二栅绝缘层的电容值大于所述中间绝缘层的电容值。

优选的，还包括：

第二封装层，覆盖所述第一封装层，并具有暴露所述第二顶栅电极的第二开口。

为了解决上述问题，本发明还提供了一种传感装置，包括：

像素矩阵，包括多个上述任一项所述的像素传感结构，且多个所述像素传感结构呈阵列排布；

扫描驱动电路，与所述第一顶栅电极电连接，用于向每个像素传感结构提供扫描控制信号；

数据读出电路，与所述第一源电极电连接，用于读取每个像素传感结构的传感输出信号。

为了解决上述问题，本发明还提供了一种像素传感结构的形成方法，包括如下步骤：

提供衬底；

形成位于同层的第一源电极、第一漏电极和第一有源层于所述衬底表面，且所述第一有源层位于所述第一源电极与所述第一漏电极之间；

形成覆盖所述第一源电极、所述第一漏电极和所述第一有源层的第一栅绝缘层；

形成位于同层的第一顶栅电极和第二底栅电极于所述第一栅绝缘层表面；

形成覆盖所述第一顶栅电极和第二底栅电极的中间绝缘层；

形成位于同层的第二源电极、第二有源层和第一漏极金属层于所述中间绝缘层表面，且所述第二有源层位于所述第二源电极与所述第一漏极金属层之间，所述第一漏极金属层与所述第一漏电极电连接，得到包括第一漏电极、第一源电极、第一有源层、第一顶栅电极和第一漏极金属层的第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或者非晶氧化物薄膜晶体管；

形成覆盖所述第二有源层的第二栅绝缘层；

形成第二顶栅电极于所述第二栅绝缘层表面，得到包括第一漏极金属层、第二源电极、第二有源层、第二底栅电极和第二顶栅电极的第二晶体管。

优选的，形成位于同层的第一源电极、第一漏电极和第一有源层于所述衬底表面的具体步骤包括：

沉积非晶硅材料于所述衬底表面，形成非晶硅层；

对所述非晶硅层进行退火处理，形成多晶硅层；

于所述多晶硅层中定义第一有源区、第一源极区和第一漏极区；

分别对所述第一有源区、所述第一源极区和第一漏极区进行离子掺杂，形成所述第一源电极、所述第一漏电极和所述第一有源层。

优选的，形成位于同层的第二源电极、第二有源层和第一漏极金属层于所述中间绝缘层表面的具体步骤包括：

刻蚀所述中间绝缘层和所述第一栅绝缘层，形成暴露所述第一源电极的第一过孔和暴露所述第一漏电极的第二过孔；

沉积金属材料于所述中间绝缘层表面、所述第一过孔内和所述第二过孔内，同时形成所述第二源电极、所述第一漏极金属层、第一源极金属层、第一导电连接柱和第二导电连接柱，所述第一导电连接柱一端电连接所述第一源极金属层、另一端电连接所述第一源电极，所述第二导电连接柱一端电连接所述第一漏极金属层、另一端电连接所述第一漏电极。

优选的，形成覆盖所述第二有源层的第二栅绝缘层的具体步骤包括：

形成覆盖所述第二源电极、所述第一漏极金属层和所述中间绝缘层的第一封装层；

刻蚀所述第一封装层，形成暴露位于所述第二源电极和所述第一漏极金属层之间的中间绝缘层的第一开口；

形成所述第二有源层于所述第二源电极和所述第一漏极金属层之间；

于所述第一开口内形成覆盖所述第二有源层的所述第二栅绝缘层。

优选的，形成第二顶栅电极于所述第二栅绝缘层表面的具体步骤包括：

形成所述第二顶栅电极于所述第二栅绝缘层表面；

形成覆盖所述第一封装层和所述第二顶栅电极的第二封装层；

刻蚀所述第二封装层，形成暴露所述第二顶栅电极的第二开口。

本发明提供的像素传感结构、传感装置及像素传感结构的形成方法，采用双晶体管结构，其中第一晶体管作为开关晶体管、第二晶体管作为传感晶体管，且第一晶体管的第一漏极金属层同时作为第二晶体管的漏极，实现了第一晶体管与第二晶体管的电连接，无需设置额外的互连结构，提高了传感装置的集成度；且采用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管作为开关晶体管，利用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管具有较高的迁移率、能够产生较大的电流的优势，提高了传感装置的开关速度，进而提高了传感装置在使用过程中数据读出电路的刷新频率，实现了对传感装置性能的有效改善。

附图说明

附图1是本发明具体实施方式中像素传感结构的示意图；

附图2是本发明具体实施方式中像素传感结构在使用过程中的结构示意图；

附图3是本发明具体实施方式中传感装置的电路结构示意图；

附图4是本发明具体实施方式中像素传感结构的形成方法流程图；

附图5是本发明具体实施方式中采用标准低温多晶硅薄膜晶体管工艺形成第一晶体管时的结构示意图。

具体实施方式

下面结合附图对本发明提供的像素传感结构、传感装置及像素传感结构的形成方法的具体实施方式做详细说明。

本具体实施方式提供了一种像素传感结构，附图1是本发明具体实施方式中像素传感结构的示意图。如图1所示，本具体实施方式提供的像素传感结构包括：

衬底100；

第一晶体管11，位于所述衬底100表面，包括第一源电极106、第一漏电极107、第一有源层102、第一顶栅电极104和第一漏极金属层113；所述第一源电极106、所述第一漏电极107与所述第一有源层102同层设置，且所述第一有源层102位于所述第一源电极106与所述第一漏电极107之间，所述第一晶体管11为低温多晶硅薄膜晶体管或者非晶氧化物薄膜晶体管；

第二晶体管12，位于所述衬底100表面，包括第二源电极111、所述第一漏极金属层113、第二底栅电极105、第二顶栅电极118和第二有源层116；所述第二底栅电极105与所述第一顶栅电极104同层设置；所述第一漏极金属层113、所述第二源电极111与所述第二有源层116同层设置，且所述第二有源层116位于所述第二源电极111与所述第一漏极金属层113之间；所述第一漏极金属层113与所述第一漏电极107电连接。

具体来说，所述第一晶体管11采用顶栅底接触结构，作为所述像素传感结构的开关晶体管；所述第二晶体管12为双栅型晶体管，其第二顶栅电极118表面经过特殊功能化处理可以具有电化学活性，从而产生对目标检测物的特异性，使得所述第二顶栅电极118作为工作电极(即敏感电极)。所述第一晶体管11可以采用标准低温多晶硅薄膜晶体管制造工艺或者标准非晶氧化物薄膜晶体管制造工艺形成，从而使得所述第一晶体管11具有较高的迁移率，能够产生较大的电流，实现传感装置的快速开关，提高了传感装置内部电路的刷新频率。同时，所述第一晶体管11中的所述第一漏极金属层113同时作为所述第二晶体管12的漏电极，使得所述第一晶体管11与所述第二晶体管12电连接，无需设置额外的互连结构，提高了传感装置的集成度。且所述第一晶体管11与所述第二晶体管的形成工艺能够与现有的量产工艺兼容，从而有效降低了掩模版数目，简化了工艺流程，降低了制造成本。

优选的，所述像素传感结构还包括：

第一栅绝缘层103，覆盖所述第一源电极106、所述第一漏电极107和所述第一有源层102，所述第一顶栅电极104和第二底栅电极105均位于所述第一栅绝缘层103表面；

中间绝缘层108，覆盖所述第一顶栅电极104和第二底栅电极105，所述第一漏极金属层113、所述第二源电极111和所述第二有源层116均位于所述中间绝缘层108表面；

第一封装层114，覆盖所述第一漏极金属层113、所述第二源电极111和所述第二有源层116，并具有暴露所述第二有源层116的第一开口；

第二栅绝缘层117，位于所述第一开口内，并覆盖所述第二有源层116，所述第二顶栅电极118位于所述第二栅绝缘层117表面。

具体来说，所述衬底100表面还具有缓冲层101。所述第一栅绝缘层103覆盖第一源电极106、所述第一漏电极107、所述第一有源层102和所述缓冲层101，所述第一顶栅电极104与所述第二底栅电极105可以同步形成于所述第一栅绝缘层103的表面。所述中间绝缘层108同时作为所述第二晶体管12的底栅绝缘层，覆盖所述第一顶栅电极104、第二底栅电极105和所述第一栅绝缘层103，所述第一漏极金属层113、所述第二源电极111和所述第二有源层116可以同步形成于所述中间绝缘层108表面。所述第一封装层114覆盖所述第一漏极金属层113、所述第二源电极111、所述第二有源层116和所述中间绝缘层108。所述第二栅绝缘层117填充于所述第一开口内，以电性隔离所述第二顶栅电极118与所述第二有源层116。

优选的，所述第二栅绝缘层117的电容值大于所述中间绝缘层108的电容值。更优选的，所述第二栅绝缘层117的电容值是所述中间绝缘层108的电容值的两倍以上。

这是因为，所述第二栅绝缘层117作为所述第二晶体管12的顶栅绝缘层，所述中间绝缘层108作为所述第二晶体管12的底栅绝缘层，通过在所述第二晶体管12中形成具有非对称电容的底栅绝缘层和顶栅绝缘层，有助于对所述第二晶体管12的阈值电压进行调控，从而提高所述第二晶体管12的检测灵敏度。

优选的，所述像素传感结构还包括：

第二封装层119，覆盖所述第一封装层114，并具有暴露所述第二顶栅电极118的第二开口120。

优选的，所述第一晶体管11还包括：

第一源极金属层112，与所述第一漏极金属层113同层设置；

第一导电连接柱109，沿垂直于所述衬底100的方向延伸，所述第一导电连接柱109一端电连接所述第一源极金属层112、另一端电连接所述第一源电极106；

第二导电连接柱110，沿垂直于所述衬底100的方向延伸，所述第二导电连接柱110一端电连接所述第一漏极金属层113、另一端电连接所述第一漏电极107。

具体来说，所述第一导电连接柱109穿过所述中间绝缘层108并延伸至所述第一栅绝缘层103内，以与所述第一源电极106电连接。所述第二导电连接柱110穿过所述中间绝缘层108并延伸至所述第一栅绝缘层103内，以与所述第一漏电极107电连接。

附图2是本发明具体实施方式中像素传感结构在使用过程中的结构示意图。具体来说，在使用所述像素传感结构对目标物进行检测的过程中，所述第二顶栅电极118经过特殊功能化处理(例如探针修饰或者离子敏感膜修饰)而具有生物活性，用作工作电极。所述第二顶栅电极118通过电解质溶液201与参考电极202电连接。

附图3是本发明具体实施方式中传感装置的电路结构示意图。在所述传感装置中包括多个呈阵列排布的像素传感结构、扫描驱动电路310和数据读出电路320。多个呈阵列排布的像素传感结构构成像素矩阵300，图3中仅示出了一个像素传感结构。

所述像素传感结构的中的所述第一晶体管11可以为p-型晶体管或者n-型晶体管，所述第二晶体管12也可以为n-型晶体管或者p-型晶体管。较佳的，所述第一晶体管11为n-型晶体管，所述第二晶体管12为p-型晶体管。以下以所述第一晶体管11可以为n-型晶体管、所述第二晶体管12相应为p-型晶体管，且所述第一晶体管11采用标准低温多晶硅薄膜晶体管工艺形成为例进行说明。

所述第二晶体管12的所述第二顶栅电极118表面经特殊功能化而具有电化学活性，从而产生对目标检测物的特异性，用作工作电极。所述像素矩阵300中所有像素传感结构所暴露出来的所述第二顶栅电极118通过电解质溶液与一个共用的参考电极202电连接。所述扫描驱动电路310通过扫描控制信号线311与所述第一晶体管11的所述第一顶栅电极104电连接，用于向每个像素传感结构提供扫描控制信号。所述数据读出电路320通过数据信号线321与所述第一晶体管11的所述第一源电极106电连接，用于读取每个像素传感结构的传感输出信号。电源端vdd为公共电源，与所述第二晶体管12的所述第二源电极111电连接。传感控制信号端vg与所述第二晶体管12的第二底栅电极105电连接；参考电压端vref与所述参考电极202电连接。

不仅如此，本具体实施方式还提供了一种像素传感结构的形成方法，附图4是本发明具体实施方式中像素传感结构的形成方法流程图，附图5是本发明具体实施方式中采用标准低温多晶硅薄膜晶体管工艺形成第一晶体管时的结构示意图，本具体实施方式形成的像素传感结构可参见图1。如图1、图4和图5所示，本具体实施方式提供的传感像素结构的形成方法，包括如下步骤：

步骤s41，提供衬底100。所述衬底100的材料可以采用硅片、玻璃或塑料薄膜等材料。

步骤s42，形成位于同层的第一源电极106、第一漏电极107和第一有源层102于所述衬底100表面，且所述第一有源层102位于所述第一源电极106与所述第一漏电极107之间。

优选的，形成位于同层的第一源电极106、第一漏电极107和第一有源层102于所述衬底100表面的具体步骤包括：

沉积非晶硅材料于所述衬底100表面，形成非晶硅层；

对所述非晶硅层进行退火处理，形成多晶硅层；

于所述多晶硅层中定义第一有源区、第一源极区和第一漏极区；

分别对所述第一有源区、所述第一源极区和第一漏极区进行离子掺杂，形成所述第一源电极106、所述第一漏电极107和所述第一有源层102。

具体来说，首先，可以采用化学气相沉积工艺沉积氮化硅或者氧化硅薄膜于所述衬底100表面，形成缓冲层101；然后，再次采用化学气相沉积工艺沉积非晶硅薄膜于所述缓冲层101表面，形成所述非晶硅层；之后，在对所述缓冲层101和所述非晶硅层进行除氢处理之后，对所述非晶硅层进行准分子激光退火，使得所述非晶硅层转化为多晶硅层，并对所述多晶硅层进行干法刻蚀，形成图形化的所述多晶硅层；接着，对图形化的所述多晶硅层进行沟道掺杂，形成沟道区域；随后，覆盖光刻胶层于沟道区域表面，以遮盖所述沟道区域，接着对源极区域和漏极区域分别进行重掺杂，去除光刻胶层之后形成所述第一源电极106、所述第一漏电极107和所述第一有源层102。

步骤s43，形成覆盖所述第一源电极106、所述第一漏电极107和所述第一有源层102的第一栅绝缘层103。

其中，所述第一栅绝缘层103的材料可以为无机材料，例如氧化硅、氧化铪、氧化钇或氮化硅等。本领域技术人员可以根据实际需要选择采用化学气相沉积工艺或旋涂工艺等形成所述第一栅绝缘层103。

步骤s44，形成位于同层的第一顶栅电极104和第二底栅电极105于所述第一栅绝缘层103表面。

具体来说，可以在所述第一栅绝缘层103的表面采用磁控溅射工艺同步形成所述第一顶栅电极104和所述第二底栅电极105。其中，所述第一顶栅电极104和所述第二底栅电极105的材料可以均为金、银、铜、铝或钼等金属材料。

为了避免hci(hotcarrierinjection，热载流子注入)现象，在形成所述第一顶栅电极104之后，以所述第一顶栅电极104为掩蔽，对所述第一源电极106和所述第一漏电极107进行ldd(lightlydopeddrain，轻掺漏区)处理。为了确保ldd工艺的顺利进行，所述第一顶栅电极104的线宽须略小于进行源漏重掺杂时覆盖所述沟道区域的光刻胶层的宽度。其中，ldd掺杂的离子类型与形成所述第一漏电极107、所述第一源电极106时的掺杂离子类型相同。

步骤s45，形成覆盖所述第一顶栅电极104和第二底栅电极105的中间绝缘层108。

具体来说，可以采用化学气相沉积工艺形成所述中间绝缘层108。所述中间绝缘层108可以是由氮化硅层和氧化硅层构成的叠层。

步骤s46，形成位于同层的第二源电极111、第二有源层116和第一漏极金属层113于所述中间绝缘层108表面，且所述第二有源层116位于所述第二源电极111与所述第一漏极金属层113之间，所述第一漏极金属层113与所述第一漏电极107电连接，得到包括第一漏电极107、第一源电极106、第一有源层102、第一顶栅电极104和第一漏极金属层113的第一晶体管11，所述第一晶体管11为低温多晶硅薄膜晶体管或者非晶氧化物薄膜晶体管。

优选的，形成位于同层的第二源电极111、第二有源层116和第一漏极金属层113于所述中间绝缘层108表面的具体步骤包括：

刻蚀所述中间绝缘层108和所述第一栅绝缘层103，形成暴露所述第一源电极106的第一过孔和暴露所述第一漏电极107的第二过孔；

沉积金属材料于所述中间绝缘层108表面、所述第一过孔内和所述第二过孔内，同时形成所述第二源电极111、所述第一漏极金属层113、第一源极金属层112、第一导电连接柱109和第二导电连接柱110，所述第一导电连接柱109一端电连接所述第一源极金属层112、另一端电连接所述第一源电极106，所述第二导电连接柱110一端电连接所述第一漏极金属层113、另一端电连接所述第一漏电极107，得到如图5所示的结构。

具体来说，可以采用磁控溅射工艺同步形成所述第二源电极111、所述第一漏极金属层113、第一源极金属层112、第一导电连接柱109和第二导电连接柱110。所述第一源极金属层112用于将所述第一源极106的触点引出；所述第一漏极金属层113一方面用于将所述第一漏极107的触点引出，另一方面作为所述第二晶体管12的漏电极。所述第二源电极111、所述第一漏极金属层113、第一源极金属层112、第一导电连接柱109和第二导电连接柱110的材料可以同为金、银、铜、铝或者钼。

步骤s47，形成覆盖所述第二有源层116的第二栅绝缘层117。

优选的，形成覆盖所述第二有源层116的第二栅绝缘层117的具体步骤包括：

形成覆盖所述第二源电极111、所述第一漏极金属层113和所述中间绝缘层108的第一封装层114；

刻蚀所述第一封装层114，形成暴露位于所述第二源电极111和所述第一漏极金属层13之间的中间绝缘层108的第一开口115，如图5所示；

形成所述第二有源层116于所述第二源电极111和所述第一漏极金属层113之间；

于所述第一开口115内形成覆盖所述第二有源层116的所述第二栅绝缘层117。

所述第一封装层114的材料可以是但不限于聚乙烯，可以通过涂覆工艺形成所述第一封装层114。所述第二有源层116的材料可以为有机小分子或者有机高分子聚合物，其形成方法可以采用真空的热蒸发工艺或者溶液法的涂布工艺。本领域技术人员可以采用化学气相沉积工艺形成所述第二栅绝缘层117。所述第二栅绝缘层117可以为采用较高介电常数和较低介电常数材料构成的双层结构，也可以为采用较高介电常数材料构成的单层结构，还可以为采用较低介电常数材料构成的超薄单层结构，使得所述第二栅绝缘层117的电容大于第二晶体管12的底栅绝缘层(即所述中间绝缘层108)的电容的一倍以上。

步骤s48，形成第二顶栅电极118于所述第二栅绝缘层117表面，得到包括第一漏极金属层113、第二源电极111、第二有源层116、第二底栅电极105和第二顶栅电极118的第二晶体管12。

优选的，形成第二顶栅电极118于所述第二栅绝缘层117表面的具体步骤包括：

形成所述第二顶栅电极118于所述第二栅绝缘层117表面；

形成覆盖所述第一封装层114和所述第二顶栅电极118的第二封装层119；

刻蚀所述第二封装层119，形成暴露所述第二顶栅电极118的第二开口120。

本具体实施方式中所述的第二晶体管为具有双栅结构的有机薄膜晶体管。所述第二顶栅电极118可以采用印刷工艺形成于所述第二栅绝缘层117表面。所述第二封装层119的材料可以是但不限于聚乙烯，也可以通过涂覆工艺形成。

本具体实施方式提供的像素传感结构、传感装置及像素传感结构的形成方法，采用双晶体管结构，其中第一晶体管作为开关晶体管、第二晶体管作为传感晶体管，且第一晶体管的第一漏极金属层同时作为第二晶体管的漏极，实现了第一晶体管与第二晶体管的电连接，无需设置额外的互连结构，提高了所述像素传感结构的集成度；且采用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管作为开关晶体管，利用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管具有较高的迁移率、能够产生较大的电流的优势，提高了像素传感结构的开关速度，进而提高了传感装置在使用过程中数据读出电路的刷新频率，有效改善了传感装置的性能。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。