一种正装集成单元二极管芯片的制作方法

本发明涉及半导体材料和器件工艺领域，特别是半导体光电器件。

背景技术：

常规的正装集成单元二极管芯片，电流扩散不均匀，导致发光效率的损失，现有结构下的二极管单元二极管芯片散热通过蓝宝石衬底实现，散热性较差，从而影响单元二极管芯片的效率和稳定性，因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5瓦以下的中小功率单元二极管芯片市场，无法提供单位面积流明输出高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局限性，目前市场上的整装二极管技术无法提供有效的解决方案。

现有技术一为专利公开号为us6614056b1的美国专利申请，如图1所示，21/23为n型电极，19/20ab为p型电极。电流的扩散的机理如下：ito(氧化铟锡)与p-gan形成欧姆接触后，在ito上沉积19/20ab金属，通过电极线的方式，将空穴扩散到p-gan，到达量子阱有源区，在量子阱有源区与21/22n型电极扩散过来的电子通过辐射复合发光，获得发光的led器件。采用ito透明导电欧姆接触，加金属引线的电流扩散方式，由于ito电阻率大，且p型gan材料电导率也不佳，因此总体电流扩散非常不均匀。并且考虑ito对光的吸收问题，ito层的厚度不能太大，也限制了总体的电流扩散。此外由于led单元二极管芯片的电流扩散长度与电流密度的平方根成反比，因此在大电流的注入下，电流的扩散长度更短，导致单元二极管芯片的电流扩散更加的不均匀，效率更低，散热更加困难。

正装集成单元二极管芯片电流扩散的不均匀导致发光效率的损失。现有结构下的二极管单元二极管芯片散热通过蓝宝石衬底实现，散热性较差，从而影响单元二极管芯片的效率和稳定性，因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5瓦以下的中小功率单元二极管芯片市场，无法提供单位面积流明输出高的产品。电流扩散的不均匀、热扩散的不均匀和光提取的不均匀，导致其在流明效率、流明密度输出、流明成本三个重要的参数上有极大的局限性，目前市场上的正装发光二极管技术无法提供有效的解决方案。

现有技术二为proc.ofspievol.10021100210x-12016的会议论文，如图2所示，正装led芯片的近场分析图(上)和中线上归一化的电流分布图(下)，芯片的尺寸为1.2mm×1.2mm。近场分析图中的光强分布与电流扩散的分布成正比。图中可见，在7a/cm²的小电流下，边缘某些区域的电流密度不到中间区域的80％,当电流增大70a/cm²到时，边缘某些区域的电流密度甚至不到中间区域的50％。因此，大电流下的led光效、散热和稳定性都会受到严重的限制。

目前led设计中透明导电膜ito(透明电极)的厚度普遍在60～120纳米左右，越厚的ito对光的吸收越大，从而降低了led出光的效率。而ito厚度越薄，则方块电阻越大，导致横向的电流扩散效率越差。因此现有led设计中ito的厚度通常限制在60～120纳米的工艺窗口内。

技术实现要素：

本发明为解决现有技术存在的透明电极厚度对led芯片出光效率和电流扩散影响过大问题，提出了一种单元尺寸小、透明电极薄的正装集成单元二极管芯片。

为实现上述目的，本发明提供一种正装集成单元二极管芯片，包括：第一导电类型电极，第二导电类型电极，及位于所述第一导电类型电极和第二导电类型电极之间的二极管台面结构；所述二极管台面结构包括n个二极管单元，n个二极管单元呈几何形状排列，其中，n≥2，台面结构面积根据电流扩散长度确定；

所述n个二极管单元包括绝缘介质层，透明电极，第一导电类型层，第一导电类型电极，第二导电类型层，第二导电类型电极，第二导电类型电极和量子阱有源区位于所述第一导电类型层上，第二导电类型层位于量子阱有源区上，绝缘介质层位于所述第一导电类型层上并部分覆盖所述第二导电类型层，透明电极位于所述第二导电类型层上并部分覆盖所述绝缘介质层，第二导电类型电极位于所述绝缘介质层上并部分覆盖所述透明电极。

优选的，所述第二导电类型电极、透明电极和第二导电类型层在垂直方向上不连通；所述部分覆盖第二导电类型层的绝缘介质层为电流阻挡层。

优选的，所述二极管台面结构包括沟槽结构，所述沟槽结构位于二极管单元之间。

优选的，所述透明电极厚度为60纳米～120纳米，或1纳米～60纳米。

优选的，所述二极管台面结构包括第一导电类型焊盘、第二导电类型焊盘，第一导电类型电极与第一导电类型焊盘连接，第二导电类型电极与第二导电类型焊盘连接。

优选的，所述绝缘介质层部分覆盖第二导电类型层形成第一接触面；所述透明电极覆盖绝缘介质层形成第二接触面；所述第二导电类型电极部分覆盖透明电极形成第三接触面。

优选的，所述第一接触面面积大于第三接触面面积。

优选的，所述第一接触面面积为0.001微米×0.001微米～200微米×200微米；所述第二接触面面积为0.001微米×0.001微米～200微米×200微米；所述第三接触面面积为0.001微米×0.001微米～200微米×200微米。

优选的，所述第一接触面纵向长度大于所述第三接触面纵向长度。

优选的，所述第一接触面纵向长度为0.001微米～200微米；所述第二接触面纵向长度为0.001微米～200微米；所述第三接触面纵向长度为0.001微米～200微米。

优选的，所述二极管台面结构包括线条型电极线；所述线条型电极线包括第一导电类型电极线和第二导电类型电极线。

优选的，所述第一导电类型电极与第一导电类型焊盘第一导电类型电极线连接，第二导电类型电极与第二导电类型焊盘由第二导电类型电极线连接。

优选的，所述线条型电极线为二极管单元间电极连接线。

优选的，所述绝缘介质层材料为二氧化硅、氧化铝、氮化硅。

优选的，所述二极管单元的连接方式为：并联，串联或设定比例的串并联混合。

优选的，所述二极管单元形状为：三角形、正方形、长方形、五边形、六边形、圆形、任意自定义形状。

优选的，所述二极管单元数量为2个～1000亿个。

优选的，所述二极管单元沿y轴方向长度为0.001微米～200微米。

优选的，所述线条型电极线宽度为0.001微米～20微米，所述线条型电极线厚度为0.001微米～10微米。

优选的，线条型电极线布局方式为：1个以上第一导电类型电极线包围台面的布局；或1个以上第二导电类型电极线包围台面布局；或第一导电类型电极线和第二导电类型电极线数量相等布局；或第一型电极线和第二型电极线平行，在垂直空间上绝缘重叠布局，不同导电类型电极线的重叠部分之间隔有绝缘介质材料；或第一导电类型电极线和第二导电类型电极线绝缘垂直交叉布局，不同导电类型电极线的交叉部分之间隔有绝缘介质材料；或第一导电类型电极线和第二导电类型电极线的部分或全部设计采用非直线布局；

优选的，所述非直线布局包括折线布局，曲线布局。

优选的，所述线条型电极线采用线条形金属和/或氧化铟锡材料；所述线条形金属材料为铝、银、钛、镍、金、铂、铬，或以上任意两种以上的金属的合金。

优选的，所述二极管台面结构包括孔结构。

优选的，所述二极管台面结构与衬底之间具有本征氮化镓层。

优选的，所述衬底位于反射镜上。

优选的，所述反射镜材料为银、铝或分布式布拉格反射镜。优选的，所述二极管台面结构内的沟槽横截面形状为三角形、四边形、弧形以及其它任意定义形状。

本发明所采用的正装集成单元二极管芯片，通过纳微米尺寸结构效应，在光、电、热三个层面突破现有正装led技术的局限性。第一接触面面积大于第三接触面面积和第一接触面纵向长度大于第三接触面纵向长度使得电流阻挡层从空间上隔断第二导电类型电极与第二导电类型层在垂直方向上的电流扩散。集成单元二极管芯片尺寸的缩小带来更大的侧壁散热面积，具备更佳的散热性能，可以允许超大电流密度的注入而不影响其稳定性。透明电极厚度小于60纳米，吸光能力弱，从而提升了led出光的效率，解决了现有技术存在的透明电极厚度瓶颈。单元二极管芯片的尺寸设计控制在电流扩散长度以内，其较高自由度的几何优化设计方式，可同时解决困扰led单元二极管芯片设计的n-电极和p-电极电流扩散不均匀的问题，从而得到更高的光电转换效率/流明效率；每个二极管单元的纳微结构，以及台面内部的孔结构可增加侧壁的出光面积，从而提升光萃取效率。

附图说明

图1是现有技术的二极管单元结构图。

图2是现有技术的二极管单元结构图。

图3是本发明实施例一提供的正装集成单元二极管芯片俯视图。

图4是本发明的实施例二提供的正装集成单元二极管芯片俯视图。

图5是本发明实施例三提供的正装集成单元二极管芯片俯视图。

图6是本发明提供的一种正装集成单元二极管芯片台面结构内二极管单元示意图。

图7是本发明提供的一种正装集成单元二极管芯片台面结构局部三维图。

第一导电类型电极1，第二导电类型电极2，透明电极3，绝缘介质层4，第二导电类型层5，量子阱有源区(mqws)6，第一导电类型层7，本征氮化镓层8，衬底9，反射镜10，第一导电类型焊盘11，第二导电类型焊盘12，第一导电类型电极线13、第二导电类型电极线14，台面结构15，二极管单元16，沟槽结构17。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。

鉴于现有的二极管结构流明效率、流明密度输出、流明成本三个重要的参数上极大的局限性，本发明实施例提供一种流明效率高、流明密度输出大的正装装集成单元二极管，以下结合附图对本发明进行详细说明。

一种正装集成单元二极管芯片，包括：第一导电类型电极，第二导电类型电极，及位于第一导电类型电极和第二导电类型电极之间的二极管台面结构；二极管台面结构包括n个二极管单元，所述n个二极管单元呈几何形状排列，其中，n≥2，台面结构面积根据电流扩散长度确定。

n个二极管单元包括绝缘介质层，透明电极，第一导电类型层，第一导电类型电极，第二导电类型层，第二导电类型电极，第二导电类型电极和量子阱有源区位于第一导电类型层上，第二导电类型层位于量子阱有源区上，绝缘介质层位于第一导电类型层上并部分覆盖第二导电类型层，透明电极位于第二导电类型层上并部分覆盖绝缘介质层，第二导电类型电极位于绝缘介质层上并部分覆盖所述透明电极。所述第二导电类型电极、透明电极和第二导电类型层在垂直方向上不连通；所述部分覆盖第二导电类型层的绝缘介质层为电流阻挡层。

二极管台面结构包括沟槽结构，沟槽结构位于二极管单元之间，二极管台面结构还包括第一导电类型焊盘、第二导电类型焊盘，第一导电类型电极与第一导电类型焊盘连接，第二导电类型电极与第二导电类型焊盘连接。二极管台面结构还包括线条型电极线，线条型电极线宽度为0.001微米～20微米，所述线条型电极线厚度为0.001微米～10微米。线条型电极线包括第一导电类型电极线和第二导电类型电极线，第一导电类型电极与第一导电类型焊盘第一导电类型电极线连接，第二导电类型电极与第二导电类型焊盘由第二导电类型电极线连接。线条型电极线为二极管单元间电极连接线。其中第一导电类型电极为n型电极，第二导电类型电极为p型电极，第一导电类型焊盘为n型焊盘，第二导电类型为p型焊盘，第一导电类型电极线为n型电极线，第二导电类型电极线为p型电极线，第一导电类型层为n-gan层，第二导电类型层为p-gan层。

线条型电极线布局方式为：1个以上第一导电类型电极线包围台面的布局；或1个以上第二导电类型电极线包围台面布局；或第一导电类型电极线和第二导电类型电极线数量相等布局；或第一型电极线和第二型电极线平行，在垂直空间上绝缘重叠布局，不同导电类型电极线的重叠部分之间隔有绝缘介质材料；或第一导电类型电极线和第二导电类型电极线绝缘垂直交叉布局，不同导电类型电极线的交叉部分之间隔有绝缘介质材料；或第一导电类型电极线和第二导电类型电极线的部分或全部设计采用非直线布局；非直线布局包括折线布局，曲线布局。线条型电极线采用线条形金属和/或氧化铟锡材料；所述线条形金属材料为铝、银、钛、镍、金、铂、铬，或以上任意两种以上的金属的合金。

绝缘介质层部分覆盖第二导电类型层形成第一接触面。透明电极覆盖绝缘介质层形成第二接触面。第二导电类型电极部分覆盖透明电极形成第三接触面。第一接触面面积、第二接触面面积、第三接触面面积大小不等或部分相等，第一接触面面积大于第三接触面面积。第一接触面面积为0.001微米×0.001微米～200微米×200微米，第二接触面面积为0.001微米×0.001微米～200微米×200微米，所述第三接触面面积为0.001微米×0.001微米～200微米×200微米。第一接触面纵向长度、所述第二接触面纵向长度、所述第三接触面纵向长度不等或部分相等，第一接触面纵向长度大于第三接触面纵向长度。第一接触面纵向长度为0.001微米～200微米，所述第二接触面纵向长度为0.001微米～200微米，所述第三接触面纵向长度为0.001微米～200微米。

透明电极厚度为60纳米～120纳米，或1纳米～60纳米，绝缘介质层材料为二氧化硅、氧化铝、氮化硅。

二极管单元的连接方式为：并联，串联或设定比例的串并联混合。二极管单元形状为：三角形、正方形、长方形、五边形、六边形、圆形、任意自定义形状。二极管单元数量为2个～1000亿个。二极管单元沿y轴方向长度为0.001微米～200微米。

二极管台面结构包括孔结构，二极管台面结构与衬底之间具有本征氮化镓层，衬底位于反射镜上，反射镜材料为银、铝或分布式布拉格反射镜。

实施例1

本实施例提供一种正装集成单元二极管芯片，如图3所示，包括：n型电极1，n型焊盘11，p型焊盘12，n型电极线13，p型电极线14，二极管台面结构15，二极管单元16和沟槽17。二极管台面结构包括6排共52个等大小均匀分布的正方形二极管单元16，二极管单元沿y轴方向长度为40微米。二极管台面结构采用正方形排列，台面结构的尺寸小于电流注入的扩散长度。二极管单元形状为正长方形，按照均匀的对称排列分布。

在一些优选的实施例中，二极管单元沿y轴方向长度为100纳米；在另一些优选实施例中，二极管单元沿y轴方向长度为10纳米。

第一导电类型电极线13和第二导电类型电极线14为线条型电极线，线条型电极线宽度为0.001微米～20微米，厚度为0.001微米～10微米，电极线采用氧化铟锡材料，直线布局设计。第一导电类型焊盘11和第二导电类型焊盘12形状为一条为弧形的不规则多边形，焊盘个数均为1，位于台面结构边沿。沟槽17的形状为十字形，横截面形状为长方形，水平方向均匀分布。

如图6所示，二极管台面结构内的n个二极管单元包括n型焊盘11，p型电极2，透明电极3，绝缘介质层4，n-gan层7，p-gan层5，量子阱有源区6。p型电极2和量子阱有源区6位于n-gan层上7，p-gan层5位于量子阱有源区6上，绝缘介质层4位于n-gan层7上并部分覆盖p-gan层5，透明电极3位于p-gan层5上并部分覆盖绝缘介质层4，p型电极2位于绝缘介质层4上并部分覆盖所述透明电极3。

如图7所示，绝缘介质层4部分覆盖p-gan层5形成第一接触面，透明电极3覆盖绝缘介质层4形成第二接触面，p型电极2部分覆盖透明电极3形成第三接触面。其中部分覆盖p-gan层的绝缘介质层为电流阻挡层，由于第一接触面面积大于第三接触面面积且第一接触面纵向长度大于第三接触面纵向长度，电流阻挡层在空间上完全阻挡了p型电极2、透明电极3和p-gan层在垂直方向上的电流扩散。

在一些优选的实施例中，第一接触面面积为20微米×20微米，第一接触面纵向长度为20微米；第二接触面面积为15微米×15微米，第二接触面纵向长度为15微米；第三接触面面积为10微米×10微米，第三接触面纵向长度为10微米。

在另一些优选实施例中，第一接触面面积为10微米×10微米，第一接触面纵向长度为10微米；第二接触面面积为8微米×8微米，第二接触面纵向长度为8微米；第三接触面面积为5微米×5微米，第三接触面纵向长度为5微米。

实施例2

本实施例提供一种正装集成单元二极管芯片，如图4所示，包括：第一导电类型电极1，第一导电类型焊盘11，第二导电类型焊盘12，第一导电类型电极线13，第二导电类型电极线14，二极管台面结构15，二极管单元16和沟槽17。二极管台面结构包括6排共102个等大小均匀分布的三角形二极管单元16，二极管单元沿y轴方向长度为80微米。二极管台面结构采用三角形排列，台面结构的尺寸小于电流注入的扩散长度。二极管单元形状为三角形，按照均匀的对称排列分布。

在一些优选的实施例中，二极管单元沿y轴方向长度为100微米；在另一些优选实施例中，二极管单元沿y轴方向长度为10微米；在另一些优选实施例中，二极管单元沿y轴方向长度为1微米。

第一导电类型电极线13和第二导电类型电极线14为线条型电极线，线条型电极线宽度为0.001微米～20微米，厚度为0.001微米～10微米，电极线采用氧化铟锡材料，直线布局设计。第一导电类型焊盘11和第二导电类型焊盘12形状为一条为弧形的不规则多边形，焊盘个数均为1，位于台面结构边沿。沟槽17的形状为十字形，横截面形状为长方形，水平方向均匀分布。如图4所示，每个二极管单元增设孔结构，孔结构包括1个孔单元，孔单元为圆形孔单元直径为1nm～20微米。孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列。孔单元形状还可以为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状，并不局限于图4中展示的形状。

如图6所示，二极管台面结构内的n个二极管单元包括第一导电类型焊盘11，第二导电类型电极2，透明电极3，绝缘介质层4，第一导电类型层7，第二导电类型层5，量子阱有源区6。第二导电类型电极2和量子阱有源区6位于第一导电类型层上7，第二导电类型层5位于量子阱有源区6上，绝缘介质层4位于第一导电类型层7上并部分覆盖第二导电类型层5，透明电极3位于第二导电类型层5上并部分覆盖绝缘介质层4，第二导电类型电极2位于绝缘介质层4上并部分覆盖所述透明电极3。其中第一导电类型层为n-gan层，第二导电类型层为p-gan层，二极管单元的沟槽深度至n-gan层。绝缘介质层4部分覆盖第二导电类型层5形成第一接触面，透明电极3覆盖绝缘介质层4形成第二接触面，第二导电类型电极2部分覆盖透明电极3形成第三接触面。第一接触面面积为0.006微米×0.006微米，第二接触面面积为0.004微米×0.004微米，第三接触面面积为0.002微米×0.002微米。第一接触面纵向长度为0.006微米，第二接触面纵向长度为0.004微米，第三接触面纵向长度为0.002微米。

在一些优选的实施例中，第一接触面面积为0.1微米×0.1微米，第一接触面纵向长度为0.1微米；第二接触面面积为0.08微米×0.08微米，第二接触面纵向长度为0.08微米；第三接触面面积为0.05微米×0.05微米，第三接触面纵向长度为0.05微米。

在另一些优选实施例中，第一接触面面积为1微米×1微米，第一接触面纵向长度为1微米；第二接触面面积为0.8微米×0.8微米，第二接触面纵向长度为0.8微米；第三接触面面积为0.5微米×0.5微米，第三接触面纵向长度为0.5微米。

实施例3

本实施例提供一种正装集成单元二极管芯片，如图5所示，包括：第一导电类型电极1，第一导电类型焊盘11，第二导电类型焊盘12，第一导电类型电极线13，第二导电类型电极线14，二极管台面结构15，二极管单元16和沟槽17。二极管台面结构包括6排共52个等大小均匀分布的正方形二极管单元16，二极管单元沿y轴方向长度为40微米。二极管台面结构采用正方形排列，台面结构的尺寸小于电流注入的扩散长度。二极管单元形状为正长方形，按照均匀的对称排列分布。每个二极管单元增设孔结构，孔结构包括二个孔单元，孔单元为圆形孔单元直径为1nm～20微米。孔单元对称排列，非对称排列，周期性排列，非周期性排列或随机排列。孔单元形状还可以为三角形、正方形、长方形、五边形、六边形、圆形、以及其它任意定义形状，并不局限于图5中展示的形状。

第一导电类型电极线13和第二导电类型电极线14为线条型电极线，线条型电极线宽度为0.001微米～20微米，厚度为0.001微米～10微米，电极线采用氧化铟锡材料，直线布局设计。第一导电类型焊盘11和第二导电类型焊盘12形状为一条为弧形的不规则多边形，焊盘个数均为1，位于台面结构边沿。沟槽17的形状为十字形，横截面形状为长方形，水平方向均匀分布。

如图6所示，二极管台面结构内的n个二极管单元包括第一导电类型焊盘11，第二导电类型电极2，透明电极3，绝缘介质层4，第一导电类型层7，第二导电类型层5，量子阱有源区6。第二导电类型电极2和量子阱有源区6位于第一导电类型层上7，第二导电类型层5位于量子阱有源区6上，绝缘介质层4位于第一导电类型层7上并部分覆盖第二导电类型层5，透明电极3位于第二导电类型层5上并部分覆盖绝缘介质层4，第二导电类型电极2位于绝缘介质层4上并部分覆盖所述透明电极3。其中第一导电类型层为n-gan层，第二导电类型层为p-gan层，二极管单元的沟槽深度至n-gan层。

绝缘介质层4部分覆盖第二导电类型层5形成第一接触面，透明电极3覆盖绝缘介质层4形成第二接触面，第二导电类型电极2部分覆盖透明电极3形成第三接触面。第一接触面面积为0.03微米×0.03微米，第二接触面面积为0.02微米×0.02微米，第三接触面面积为0.01微米×0.01微米。第一接触面纵向长度为0.03微米，第二接触面纵向长度为0.02微米，第三接触面纵向长度为0.01微米。

在一些优选的实施例中，第一接触面面积为0.06微米×0.06微米，第一接触面纵向长度为0.06微米，第二接触面面积为0.04微米×0.04微米；第二接触面纵向长度为0.04微米；第三接触面面积为0.02微米×0.02微米，第三接触面纵向长度为0.02微米。

在另一些优选的实施例中，第一接触面面积为0.8微米×0.8微米，第一接触面纵向长度为0.8微米，第二接触面面积为0.5微米×0.5微米；第二接触面纵向长度为0.5微米；第三接触面面积为0.3微米×0.3微米，第三接触面纵向长度为0.3微米。

0.5w常规的正装集成单元发光二极管产品，驱动电流通常为150ma，驱动电流密度在70a/cm²左右。本发明中，由于每个单元尺寸小于电流的扩散长度，且通过超均匀的电流分布设计，可以使得0.5w的正装集成单元发光二极管的驱动电流将在150a/cm²以上，每个发光二极管单元可以承受的电流密度是常规正装发光二极管产品的2倍以上。比如典型的0.5w正装led芯片，当驱动电流超过150ma时，由于电流扩散的不均匀，正装led芯片的电压vf急剧上升，热效应非常显著，因此芯片无法承受大电流的驱动；而对应的集成单元发光二极管芯片驱动电流可以增加到600ma以上，同时对比电压vf增加较小。因此集成单元发光二极管可以承受的电流密度是正装led的好几倍以上，带来了巨大的流明密度和流明成本的优势。

此处以0.5wled芯片举例，说明了集成单元发光二极管芯片的巨大流明密度和流明成本的优势。另外需要强调的一点是正装led芯片由于电流扩散和散热的困难，只能做0.5w输出的产品。但同等尺寸下的集成单元发光二极管产品，由于可以驱动到600ma以上的电流，实际上已经达到了2w的驱动功率，因此芯片的流明输出可以是正装产品的4倍以上，实现了正装中小功率led产品所不具备的超高流明密度输出。

本发明的实施例提供的正装集成单元二极管芯片，具有以下有益效果：

(1)本发明的二极管单元的长度设计控制在电流扩散长度以内，优化的具备一定自由度的几何设计可以更进一步的提升出光效率，可同时解决困扰led单元二极管芯片设计的n型电极和p型电极电流扩散不均匀的问题，从而得到更高的光电转换效率/流明效率。

(2)本发明的二极管单元的长度设计可以远远小于电流扩散长度，因此可以极大的减少透明电极的厚度，从而极大地减少透明电极对光的吸收，从而增加芯片的出光效率。

(3)电流阻挡层结构的设计，可以减少电流的聚集和吸光效应，提升芯片的出光效率。

(4)本发明的每个二极管单元的微纳结构增加侧壁的出光面积，从而提升光萃取效率。

(5)本发明的集成单元二极管芯片尺寸的优化，带来更大的侧壁散热面积，具备更佳的散热性能，允许超大电流密度的注入而不影响其稳定性，极大的提高单位面积单元二极管芯片的流明输出，降低流明成本。

(6)本发明的集成单元二极管芯片的设计，可以实现超均匀的电流注入，因此而获得更高的效率、更好的波长均匀性、发光谱更窄的半高宽、更好的散热均匀性和更好的器件稳定性，电流注入均匀性远超过正装50％左右的电流注入均匀性。

(7)本发明的集成单元二极管芯片适于uvc、uva、uvb、紫光、蓝光、绿光、黄光、红光、红外光等各色系的led产品，可用于led照明，背光，显示，植物照明，医疗和其他半导体发光器件应用领域。

以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。