垂直结构芯片及制作方法与流程

本发明涉及光电子技术领域，具体而言，涉及一种垂直结构芯片及制作方法。

背景技术：

随着发光二极管的快速发展，led的应用日新月异。采用垂直结构成为发光二极管技术中的一种重要发展分支。目前垂直结构芯片的n电极制作均采用在n型半导体表面制作金属电极(金属焊盘+金属电极)或者采用通孔式设计(欧司朗ux3)。

但在n型半导体表面制作金属电极容易遮挡出光，影响外量子效率；通孔式设计需要在外延层内部多处开孔，以达到与n型半导体形成欧姆接触的目的，工艺复杂且可靠性低。

技术实现要素：

本发明的目的在于提供一种垂直结构芯片及制作方法，以缓解现有技术中的垂直结构芯片中n型金属电极容易影响外量子效率的技术问题。

本发明提供一种垂直结构芯片，包括导电基板、p面金属层、外延层、透明导电层以及金属电极；

所述外延层通过所述p面金属层设置在所述导电基板的一面，所述外延层沿背离所述导电基板的方向依次包括p型半导体、有源层以及n型半导体，所述透明导电层和所述金属电极均设置在所述n型半导体背离所述导电基板的一面，所述金属电极同时与所述透明导电层和所述n型半导体电连接。

进一步的，所述金属电极的一部分与所述n型半导体固定连接，另一部分穿设在所述透明导电层的表面。

进一步的，所述金属电极固设在所述透明导电层和所述n型半导体之间。

进一步的，所述p面金属层包括p型欧姆接触层和键合层。

进一步的，还包括金属焊盘，所述金属焊盘设置在所述n型半导体背离所述导电基板的一面，且所述金属焊盘与所述透明导电层电连接。

本发明还提供一种垂直结构芯片制作方法，用于制作如上述所述的垂直结构芯片，包括如下步骤：

s1：在衬底上依次形成非故意掺杂半导体、n型半导体、有源层、p型半导体；

s2：在p型半导体背离衬底的一面制作p面金属层，在p面金属层背离衬底的一面固定设置导电基板；

s3：去除衬底以及非故意掺杂半导体，露出n型半导体；

s4：将n型半导体、有源层和p型半导体分隔形成多个芯片单元；

s5：在芯片单元中的n型半导体背离导电基板的一面制作透明导电层；

s6：制作金属电极和金属焊盘。

进一步的，在步骤s3中，通过剥离、蚀刻和研磨工艺将衬底和非故意掺杂半导体去除。

进一步的，在步骤s4中，采用mesa制作工艺将n型半导体、有源层和p型半导体分隔形成多个芯片单元。

本发明还提供一种垂直结构芯片制作方法，用于制作如上述所述的垂直结构芯片，包括如下步骤：

s1：在衬底上依次形成非故意掺杂半导体、n型半导体、有源层、p型半导体；

s2：在p型半导体背离衬底的一面制作p面金属层，在p面金属层背离衬底的一面固定设置导电基板；

s3：去除衬底以及非故意掺杂半导体，露出n型半导体；

s4：将n型半导体、有源层和p型半导体分隔形成多个芯片单元；

s5：在芯片单元中的n型半导体背离导电基板的一面制作金属电极和金属焊盘；

s6：在芯片单元中的n型半导体背离导电基板的一面制作透明导电层，并使金属电极同时与n型半导体和透明导电层连接。

相对于现有技术，本发明提供的垂直结构芯片及制作方法的有益效果如下：

本发明提供的垂直结构芯片，包括导电基板、p面金属层、外延层、透明导电层以及金属电极，其中，外延层通过p面金属层、固定在导电基板的一面，外延层沿背离导电基板的方向依次包括p型半导体、有源层以及n型半导体，透明导电层和金属电极均固定在n型半导体背离导电基板的一面，且金属电极同时与透明导电层和n型半导体电连接。

在本垂直结构芯片中，通过设置透明导电层，金属电极仅用来实现透明导电层和n型半导体之间的电连接，减少了遮光面积，保证了垂直结构芯片的外量子效率；此外，金属电极只要保证与n型半导体固定连接即可，不需要在外延层内部多处开孔，工艺简单，可靠性高。最后，透明导电层和金属电极共同组成n电极，在电路导通时，金属电极能够起到引导透明导电层和n型半导体之间的电流的作用，达到均匀扩展电流并形成欧姆接触的作用，使透明导电层和n型半导体不会产生电压差，提高了垂直结构芯片的性能。

本发明提供的一种垂直结构芯片制作方法，先在衬底上依次外延形成非故意掺杂半导体、n型半导体、有源层和p型半导体，随后再在p型半导体上制作p面金属层，在p面金属层上固定导电基板，然后，去处衬底和非故意掺杂半导体，以露出n型半导体。此时，先将n型半导体、有源层和p型半导体蚀刻形成多个芯片单元，然后再在单个芯片单元上依次制作透明导电层、金属电极和金属焊盘，该设置中，金属电极是穿过格栅状结构的透明导电层并与n型半导体固定连接，此时，金属电极的侧壁也与透明导电层固定连接，进而实现金属电极同时与n型半导体和透明导电层的电连接。本垂直结构芯片制作方法中的各个步骤中的制作工艺简单，制作形成的垂直结构芯片可靠性高。

本发明提供的另一种垂直结构芯片制作方法，与上述垂直结构芯片制作方法相比，是先在n型半导体上固设金属电极，然后在n型半导体上固设覆盖金属电极的透明导电层，使金属电极隐藏在n型半导体和透明导电层之间，该设置进一步保证了金属电极与n型半导体和透明导电层电连接的稳定性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的垂直结构芯片的结构示意图；图2为本发明实施例提供的垂直结构芯片在步骤s1时的结构示意图；

图3为本发明实施例提供的垂直结构芯片在步骤s2时的结构示意图；

图4为本发明实施例提供的垂直结构芯片在步骤s3时去除衬底后的结构示意图；

图5为本发明实施例提供的垂直结构芯片在步骤s3时去除非故意掺杂半导体后的结构示意图；

图6为本发明实施例提供的垂直结构芯片在步骤s4时的结构示意图；

图7为本发明实施例提供的垂直结构芯片在步骤s4中形成的芯片单元上制作透明导电层后的结构示意图；

图8为本发明实施例提供的垂直结构芯片在进行步骤6后的俯视结构示意图。

图标：1－导电基板；2－p面金属层；3－p型半导体；4－有源层；5－n型半导体；6－透明导电层；7－金属电极；8－金属焊盘；9－衬底；10－非故意掺杂半导体。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

实施例一

参照图1，本实施例提供的垂直结构芯片，包括导电基板1、p面金属层2、外延层、透明导电层6以及金属电极7，其中，外延层通过p面金属层2固定在导电基板1的一面，外延层沿背离导电基板1的方向依次包括p型半导体3、有源层4以及n型半导体5，透明导电层6和金属电极7均固定在n型半导体5背离导电基板1的一面，且金属电极7同时与透明导电层6和n型半导体5电连接。

在本垂直结构芯片中，通过设置透明导电层6，金属电极7仅用来实现透明导电层6和n型半导体5之间的电连接，减少了遮光面积，保证了垂直结构芯片的外量子效率；此外，金属电极7只要保证与n型半导体5固定连接即可，不需要在外延层内部多处开孔，工艺简单，可靠性高。最后，透明导电层6和金属电极7共同组成n电极，在电路导通时，金属电极7能够起到引导透明导电层6和n型半导体5之间的电流的作用，达到均匀扩展电流并形成欧姆接触的作用，使透明导电层6和n型半导体5不会产生电压差，提高了垂直结构芯片的性能。

具体的，本实施例还对垂直结构芯片的具体结构做以下详细介绍。

本实施例中，金属电极7的一端与n型半导体5固定连接，另一端穿设在透明导电层6的空隙中，金属电极7的侧壁与透明导电层6固定连接。

具体的，透明导电层6为格栅状结构，金属电极7与n型半导体5固定连接时，透明导电层6的间隙侧壁与金属电极7侧壁贴合接触，金属电极7与透明导电层6完成相对固定的同时，也完成两者的电连接。

本实施例中，金属电极7还可以固设在透明导电层6和n型半导体5之间。

此时，金属电极7可以只通过同时与n型半导体5和透明导电层6抵接来完成与两者的电连接，减少了金属电极7与n型半导体5和透明导电层6固定连接的工序，在保证了垂直结构芯片的可靠性的基础上，进一步简化垂直结构芯片的制作工艺。

本实施例中，p面金属层2包括p型欧姆接触层和键合层。

具体的，键合层与p型欧姆接触层同时设置在p型半导体3和导电基板1之间。

本实施例中，垂直结构芯片还包括金属焊盘8，金属焊盘8设置在n型半导体5背离导电基板1的一面，且金属焊盘8同时与透明导电层6和n型半导体5电连接。

金属焊盘8裸露在外，其作为焊接点，通过外部电路与焊盘焊接，以完成外部电路与垂直结构芯片n电极的电连接。

实施例二

参照图1－图8，本实施例提供一种垂直结构芯片制作方法，用于制作如上述所述的垂直结构芯片，包括如下步骤：

s1：在衬底9上依次形成非故意掺杂半导体10、n型半导体5、有源层4、p型半导体3；

s2：在p型半导体3背离衬底9的一面制作p面金属层2，在p面金属层2背离衬底9的一面固定设置导电基板1；

s3：去除衬底9以及非故意掺杂半导体10，露出n型半导体5；

s4：将n型半导体5、有源层4和p型半导体3分隔形成多个芯片单元；

s5：在芯片单元中的n型半导体5背离导电基板1的一面制作透明导电层6；

s6：制作金属电极7和金属焊盘8。

本发明提供的一种垂直结构芯片制作方法，先在衬底9上依次外延形成非故意掺杂半导体10、n型半导体5、有源层4和p型半导体3，随后再在p型半导体3上制作p面金属层2，在p面金属层2上固定导电基板1，然后，去处衬底9和非故意掺杂半导体10，以露出n型半导体5。此时，先将n型半导体5、有源层4和p型半导体3蚀刻形成多个芯片单元，然后再在单个芯片单元上依次制作透明导电层6、金属电极7和金属焊盘8，该设置中，金属电极7是穿过格栅状结构的透明导电层6并与n型半导体5固定连接，此时，金属电极7的侧壁也与透明导电层6固定连接，进而实现金属电极7同时与n型半导体5和透明导电层6的电连接。本垂直结构芯片制作方法中的各个步骤中的制作工艺简单，制作形成的垂直结构芯片可靠性高。

值得说明的，在步骤s3中，本实施例通过剥离、蚀刻和研磨工艺将衬底9和非故意掺杂半导体10去除。该设置保证露出的n型半导体5的高均匀性和一致性，保证了n型半导体5背离导电基板1的一面的平整性，方便后续透明导电层6、金属电极7和金属焊盘8在n型半导体5上的固定。

在步骤s4中，本实施例采用mesa制作工艺将n型半导体5、有源层4和p型半导体3分隔形成多个芯片单元。

通过mesa制作工艺蚀刻形成，能够在相邻芯片单元之间形成更窄的分离槽，在外延层总面积一定的情况下，可以形成更多数量的芯片单元。

mesa制作工艺是本领域技术人员用来刻蚀外延层分离槽的常规技术手段，此处不再赘述。

实施例三

参照图1－图7，本实施例提供另一种垂直结构芯片制作方法，用于制作如上述所述的垂直结构芯片，包括如下步骤：

s1：在衬底9上依次形成非故意掺杂半导体10、n型半导体5、有源层4、p型半导体3；

s2：在p型半导体3背离衬底9的一面制作p面金属层2，在p面金属层2背离衬底9的一面固定设置导电基板1；

s3：去除衬底9以及非故意掺杂半导体10，露出n型半导体5；

s4：将n型半导体5、有源层4和p型半导体3分隔形成多个芯片单元；

s5：在芯片单元中的n型半导体5背离导电基板1的一面制作金属电极7和金属焊盘8；

s6：在芯片单元中的n型半导体5背离导电基板1的一面制作透明导电层6，并使金属电极7位于n型半导体5和透明导电层6之间。

本实施例提供的垂直结构芯片制作方法，与上述垂直结构芯片制作方法相比，是先在n型半导体5上固设金属电极7，然后在n型半导体5上固设覆盖金属电极7的透明导电层6，使金属电极7隐藏在n型半导体5和透明导电层6之间，该设置进一步保证了金属电极7与n型半导体5和透明导电层6电连接的稳定性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。