一种内嵌浮空N+区的LIGBT型ESD防护器件的制作方法

本发明涉及一种内嵌浮空N+区的LIGBT型ESD防护器件，可用于电子技术领域。

背景技术：

ESD放电时会带来瞬时的高电压和强电流，而这会给芯片带来伤害，包括热损毁和栅氧击穿。N-沟道横向绝缘栅双极型晶体管(Lateral-Insulated-Gate-Bipolar-Transistor，LI GBT)是另一种常用的功率器件，其与LDMOS的主要区别是将漏极的N+注入区替换为P+注入区以形成一个PNPN路径来泄放更高的ESD电流。此外，LDMOS在结构上仍然是一个MOS器件，即一种单载流子器件；而LIGBT是MOS管与寄生PNP晶体管相结合的双载流子器件，在ESD防护设计方面，IGBT本身存在寄生的PNPN SCR结构，其开启条件和普通SCR类似，能够处理大电流能力。因此，LIGBT可作为高压防护一种不错的选择。

N-沟道横向绝缘栅双极型晶体管(Lateral-Insulated-Gate-Bipolar-Transistor，LIGBT)在ESD防护方面具有较强的鲁棒性，但是LIGBT ESD防护特性的几个关键参数却仍需要优化以确保器件能够实现有效的ESD防护能力：

1、LIGBT结构的器件的开启触发电压Vt1太高。LIGBT是靠低掺杂的N-epi漂移区和P-well雪崩击穿，易造成器件管脚内部栅氧层损坏，不满足器件的ESD防护要求。所以在设计中应使得触发电压Vt1的值在满足大于电路正常工作电压VDD并小于栅氧层击穿电压BVox的前提下尽量低。

2、LIGBT ESD防护结构由于存在NPN和PNP正反馈作用，维持电压Vh很低。低维持电压可以减小导通泄放ESD电流时的功耗，但是用作电源管脚的ESD防护，除了要求触发电压Vt1高于电源VDD外，维持电压Vh也同样需要高于VDD。如果维持电压Vh低于芯片VDD，就极易产生闩锁现象。所以要使设计出的ESD保护器件具有高的维持电压。

3、LIGBT ESD防护结构二次击穿电流It2反映的是其对ESD电流进行有效泄放的能力大小，因此在对结构进行改进时应使改该值能够尽量的大，使器件具有强鲁棒性。常规的LIGBT结构中，如图1所示，当漏极受到正向ESD脉冲后，依赖横向反偏P-body/N-epi结发生雪崩击穿后触发开启内部BJT的。

技术实现要素：

本发明的目的就是为了解决现有技术中存在的上述问题，提出一种内嵌浮空N+区的LIGBT型ESD防护器件。

本发明的目的将通过以下技术方案得以实现：一种内嵌浮空N+区的LIGBT型ESD防护器件，包括硅衬底，在硅衬底上设有埋氧层，埋氧层上设有漂移区，漂移区的左上方为漏极区，右上方为源极区；漂移区内中间引入浮空N+电荷区，在缓冲区中为漏极重掺杂P+区；在P型体区中为源极重掺杂N+区，重掺杂P+区；ESD防护器件上部为漏极P+与导线相连，多晶硅栅极、源极N+、源极P+导线相连接地；ESD防护器件上方阴影部分分别为第一场氧隔离区、第二场氧隔离区、多晶硅栅其覆盖的薄栅氧化层、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区构成。

优选地，所述硅衬底为SOI硅衬底。

优选地，所述浮空N+电荷区的长度为L，浮空N+电荷区与P型体区的距离为S，浮空N+电荷区的长度L与P型体区的距离S可调。

优选地，所述浮空N+区浓度和源极重掺杂N+区浓度相等。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：本发明可解决现有技术中普遍存在的触发电压过高、维持电压过低、抗闩锁能力不足的技术问题，设计了一种内嵌浮空N+区的LIGBT型ESD防护器件，由于浮空重掺杂N+电荷区的存在，触发时器件击穿结P-body/N-epi结冶金结处电场分布得到调制，更易发生雪崩击穿，因此降低了触发电压。另一方面，N+浮空接法用来降低P+掺杂向N-epi注入少数载流子(空穴)的效率，从而弱化电导调制，维持电压得到提高。再者，添加浮空N+区实际上也增加基区的等效掺杂浓度，降低了寄生PNP晶体管的电流增益，器件的维持电压得到进一步提升。

与现有技术相比新型LIGBT结构整体ESD防护能力得到了极大地提高，主要体现在以下几点：第一，触发电压Vt1比传统LIGBT结构触发电压降低；第二，维持电压Vh也得到提升，当新器件应用在电源与地之间保护时，可避免芯片在正常工作时导致的闩锁效应。第三，器件的ESD鲁棒性也保持在较高水平，所以该新型防护器件的性能还是得到了很大的改善。

附图说明

图1是现有技术中常规LIGBT结构的高压ESD保护器件。

图2是本发明的内嵌浮空N+区的LIGBT型ESD防护器件结构示意图。

图3是本发明的PN结辅助触发LIGBT与常规结构的TLPI-V曲线对比图。

具体实施方式

本发明的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本发明技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本发明要求保护的范围之内。

本发明揭示了一种内嵌浮空N+区的LIGBT型ESD防护器件，如图2所示，基于PN结辅助触发的LIGBT结构的高压ESD保护器件，在硅衬底101上具有埋氧层102，埋氧层上具有漂移区103，漂移区左上方为漏极区，右上方为源极区；漂移区内中间引入浮空N+电荷区107，浮空N+电荷区107的长度为L，浮空N+电荷区107与P-body的距离为S，浮空N+电荷区长度L、与P-body的距离S可调。所述硅衬底101为SOI硅衬底，所述浮空N+区107浓度和其他电极浓度相等，以降低工艺的复杂度，该技术亦可用于浮空N+区(107)浓度和其他电极欧姆接触区浓度不相等的场合。ESD防护器件，指Electrostatic Discharge，即是静电放电，是指具有不同静电电位的物体互相靠近或直接接触引起的电荷转移。当带了静电荷的物体(也就是静电源)跟其它物体接触时，这两个具有不同静电电位的物体依据电荷中和的原则，存在着电荷流动，传送足够的电量以抵消电压。这个电量在传送过程中，将产生具有潜在破坏作用的电压、电流以及电磁场，严重时会将物体击毁。

在N-epi区104中为漏极重掺杂P+区106；在P-body区105中为源极重掺杂N+区108，重掺杂P+区109；器件上部为漏极N+与导线相连117；多晶硅栅极113、源极N+108、源极P+109导线相连接地118。器件上方阴影为隔离层分别为第一场氧隔离区110、第二场氧隔离区111、多晶硅栅113其覆盖的薄栅氧化层112、第三场氧隔离区114、第四场氧隔离区115、第五场氧隔离区116构成。

所述浮空N+电荷区107浓度高，器件击穿结由原来的P-body/N-epi结变为P-body/N+结更易发生雪崩击穿，因此降低了触发电压。一方面，N+浮空107接法用来降低P+掺杂106向N-cpi 104注入少数载流子(空穴)的效率，弱化电导调制效应，维持电压得到提高。另一方面，添加浮空N+区107实际上也增加基区的等效掺杂浓度，从而降低寄生PNP晶体管的电流效益，器件的维持电压得到进一步提升。

与常规的LIGBT结构的高压ESD保护器件相比较，本发明创新之处在于新插入的浮空N+电荷区。常规的LIGBT结构中，当漏极受到正向ESD脉冲后，依赖横向反偏P-body/N-epi结发生雪崩击穿后触发开启内部BJT的。图2为新型器件，依赖横向反偏P-body/N+结反偏结发生雪崩击穿，N+区浓度较高，因此该结构在ESD应力下会更早的发生雪崩击穿，触发电压降低。

该结构的另外一个优势体现在：一方面N+浮空接法用来降低P+掺杂向N-epi注入少数载流子(空穴)的效率，从而降低寄生PNP晶体管的电导调制效应，维持电压得到提高。另一方面，添加浮空N+区实际上也增加基区的等效掺杂浓度，器件的维持电压得到进一步提升。

当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位，当所述浮空N+电荷区(107)和P-body区(105)发生雪崩击穿，会产生大量电子空穴对，电子被漏极重掺杂P+(106)收集，空穴流向阴极。N+浮空(107)接法用来降低P+掺杂(106)向N-epi(104)注入少数载流子(空穴)的效率，从而降低寄生PNP晶体管的电流效益，维持电压得到提高。

如图3所示为PN结辅助触发LIGBT与常规结构的TLP I-V曲线对该结构有效地降低了触发电压Vt1，并且维持电压Vh也提高；器件的ESD鲁棒性也能维持在较高水平。

由于浮空重掺杂N+电荷区的存在，调制了触发态时器件击穿结P-body/N-epi结冶金结面处的电场分布，使得该结构更易发生雪崩击穿，因此降低了触发电压。另一方面，N+浮空接法用来降低P+掺杂向N-epi注入少数载流子(空穴)的效率，从而弱化电导调制，维持电压得到提高。再者，添加浮空N+区实际上也增加基区的等效掺杂浓度，降低了寄生PNP晶体管的电流增益，器件的维持电压得到进一步提升。

本发明尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。