基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管及制作方法与流程

本发明涉及微电子器件技术领域，特别涉及一种少掺杂隧穿场效应晶体管，可用于大开态电流、低功耗数字集成电路的制备。

背景技术：

在低功耗数字集成电路领域，随着器件集成度的提高，基于传统硅基的金属氧化物半导体场效应晶体管的特征尺寸逐渐减小，当尺寸达到物理极限时，金属氧化物半导体场效应晶体管的制造工艺变得复杂，同时它也会受到短沟道热载流子效应、沟道载流子分布量子涨落、漏之势垒降低、负偏压温度不稳定性以及量子隧穿效应等因素的影响，金属氧化物半导体场效应晶体管的栅极和沟道会出现漏电现象，从而对晶体管的性能造成严重影响。另外，传统金属氧化物半导体场效应晶体管以热电子发射为工作机制，晶体管的开关比小、频率特性差，并且亚阈值摆幅值存在60mv/dec的极限，无法随着晶体管尺寸的减小而降低，从而导致器件的泄漏电流和功耗进一步增大。为获得具有更小亚阈值摆幅和更高开关比的低功耗器件，人们对隧穿场效应晶体管tfets进行了研究，隧穿场效应晶体管tfets的工作机制是带带隧穿btbt，隧穿场效应晶体管tfets能够和传统的cmos工艺相互兼容，在室温下获得低于60mv/dec的亚阈值摆幅，且不易受到短沟道效应的影响，隧穿场效应晶体管tfets能够进一步减少电源电压vdd，从而满足低功耗集成电路应用。

然而，隧穿场效应晶体管tfets普遍存在的固有缺点是开态电流小、频率特性差，为改善隧穿场效应晶体管tfets的开态电流和频率特性，人们提出多种新型器件结构，如双栅隧穿场效应晶体管dgtfet、异质结隧穿场效应晶体管htfet、垂直隧穿场效应晶体管vtfet和少掺杂隧穿场效应晶体管dltfet，如图1所示，其中少掺杂隧穿场效应晶体管dltfet的器件结构包括源区、沟道区、漏区、第一栅介质二氧化铪和第二栅介质二氧化硅。隧穿场效应晶体管tfets的开态电流主要依赖于沟道的电子带带隧穿效率，在上述器件结构中，少掺杂隧穿场效应晶体管dltfet的制备工艺简单，隧穿结处的电场增加，在一定程度上可以提高晶体管的开态电流。但是少掺杂隧穿场效应晶体管dltfet电子带带的遂穿效率没有发生明显增加，这就限制了开态电流的进一步提高。因此，需要改进传统少掺杂隧穿场效应晶体管dltfet，从而提高器件的开关比和频率特性。

技术实现要素：

本发明的目的在于针对上述现有技术的不足，提出一种基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管及制作方法，以降低晶体管的关态电流和亚阈值摆幅，减小电子隧穿距离，提高隧穿效率和开态电流，进而提高数字电路的开关性能。

本发明的技术思路是，通过引入双栅工艺和ge/sige异质结，提高隧穿场效应晶体管tfets的开态电流；通过在沟道区的上、下两侧分别引入两个面积大小相等的栅极，形成双栅电极，提高栅极对沟道的控制能力；通过源区和沟道分别采用窄带隙半导体ge材料和高载流子迁移率的sige材料，以在源/沟道隧穿结处形成ge/sige异质结，增强隧穿结处的电场强度，使能带变得更加陡峭，减小隧穿距离，提高开态电流。

根据上述思路，本发明的实现方案如下：

1.基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管，包括：漏区、沟道区、源区、第一上栅介质、第二上栅介质、第一下栅介质、第二下栅介质、源极、栅极和漏极；源区和沟道区自左向右依次位于漏区的左侧，栅极和第一上栅介质自上而下位于沟道区的上侧，第一下栅介质位于沟道区的下侧，源极位于第一上栅介质的左侧，漏极位于第一下栅介质的右侧，其特征在于：

第二上栅介质位于第一上栅介质的上侧，第二下栅介质位于第一下栅介质的下侧；

源区采用ge材料，沟道区采用sige材料，以形成异质结；

背栅极位于第一下栅介质的下侧。

2.一种制备锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管的方法，包括如下步骤：

1)选用p^-型衬底，并在p^-型衬底右侧涂抹光刻胶，在p^-型衬底的左侧使用反应离子刻蚀工艺生成一个高度为5±0.5nm、长度为35±1nm区域；

2)在步骤1)生成区域的右侧，利用气相外延工艺生长一层高度为5±0.5nm、长度为20±1nm、掺杂浓度为1×10¹⁸/cm³的沟道区；

3)在沟道区的左侧，利用气相外延工艺生长一层高度为5±0.5nm、长度为15±1nm、掺杂浓度为1×10¹⁸/cm³的源区；

4)在沟道区的上面利用原子层沉积工艺淀积一层高度为2±0.2nm、长度为50±1nm的第一上栅介质hfo2薄膜；

5)在第一上栅介质hfo2薄膜的上面利用原子层沉积工艺淀积一层高度为5±0.5nm、长度为50±1nm的第二上栅介质sio2薄膜；

6)在第一上栅介质和第二上栅介质的左侧区域利用反应离子刻蚀工艺刻蚀形成高度为7±0.5nm、长度为10±1nm的源极；

7)在沟道区和漏区上面的第二上栅介质sio2薄膜上，利用反应离子刻蚀工艺刻蚀形成高度为5±0.5nm、长度为35±1nm的栅极；

8)利用反应离子刻蚀工艺将沟道区下面的埋氧层进行刻蚀处理；

9)在沟道区的下面利用原子层沉积工艺淀积一层高度为2±0.2nm、长度为50±1nm的第一下栅介质hfo2薄膜；

10)在第一下栅介质hfo2薄膜的上面利用原子层沉积工艺淀积一层高度为5±0.5nm、长度为50±1nm的第二下栅介质sio2薄膜；

11)在第一下栅介质和第二下栅介质的右侧区域利用反应离子刻蚀工艺刻蚀形成高度为7±0.5nm、长度为10±1nm的漏极；

12)源区和沟道区下面的第二下栅介质sio2薄膜利用反应离子刻蚀工艺刻蚀形成高度为5±0.5nm、长度为35±1nm的背栅极；

13)在第一上栅介质左侧、第一下栅介质右侧、第一上栅介质上侧和第一下栅介质下面分别淀积源极、漏极、栅极和背栅极，完成器件制作。

本发明与现有技术相比，具有如下优点：

本发明由于在基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管的第一上栅介质上面淀积的栅极，同时在晶体管的第一下栅介质下面淀积背栅极，以形成晶体管的双栅，增强了栅极对沟道的控制能力；同时由于源区和沟道区分别采用窄带隙半导体ge材料和高载流子迁移率的sige材料，以形成ge/sige异质结，增强了源/沟道隧穿结处的电场强度，使能带变得更加陡峭，隧穿距离减小，提高电子隧穿效率，增大晶体管的开态电流。

附图说明

图1是现有少掺杂隧穿场效应晶体管dltfet的结构图；

图2是本发明基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管h-dltfet结构图；

图3是本发明制备基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管的工艺流程示意图；

图4是现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet的传输特性曲线对比图；

图5是现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet的截止频率对比图；

图6是现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet的增益带宽积对比图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合附图和实施例对本发明进行进一步详细说明。

参照图2，本发明的器件包括漏区1、沟道区2、源区3、第一上栅介质4、第二上栅介质5、第一下栅介质6、第二下栅介质7、源极8、栅极9和漏极10。其中：

沟道区2的高度为5±0.5nm、长度为20±1nm、掺杂浓度为1×10¹⁸/cm³，采用锗硅材料，其位于漏区1的左侧，用于提供高的沟道载流子迁移率；

源区3的高度为5±0.5nm、长度为25±1nm、掺杂浓度为1×10¹⁸/cm³，采用锗材料，其位于沟道区2的左侧，用于减小隧穿距离，提高电子隧穿效率，增大开态电流；

第一上栅介质4采用厚度为2±0.2nm的高k介质材料hfo2，其位于沟道区2的上面；

第二上栅介质5采用厚度为5±0.5nm的低k介质材料sio2，其位于第一上栅介质4的上面；

第一下栅介质6采用厚度为2±0.2nm的高k介质材料hfo2，其位于沟道区2的下面；

第二下栅介质7采用厚度为5±0.5nm的低k介质材料sio2，其位于第一下栅介质6的下面；

源极8的高度为7±0.5nm、长度为10±1nm，其位于第一上栅介质4的左侧；

栅极9的高度为5±0.5nm、长度为35±1nm，其位于第一上栅介质4的上面；

漏极10的高度为7±0.5nm、长度为10±1nm，其位于第一下栅介质6的右侧；

背栅极11的高度为5±0.5nm、长度为35±1nm，其位于第一下栅介质6的下侧，背栅级11和栅极9共同构成了晶体管的双栅，用于增强栅极对沟道的控制能力。

参照图3，本发明制备基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管的步骤如下：

步骤1，在选用的p^-型硅衬底的左侧通过反应离子刻蚀工艺生成一个区域。

1a)在p^-型硅衬底上表面涂100±5nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

1b)将完成1a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccm的cl2和20sccmo2，进行反应离子刻蚀，刻蚀后在衬底左边形成一个高度为5±0.5nm、长度为35±1nm的区域，如图3(a)；

1c)刻蚀完之后使用剥离液对衬底进行有机清洗，去除残留的光刻胶。

步骤2，利用气相外延工艺生长沟道区。

2a)将刻蚀后的p^-型硅衬底放入分子束外延薄膜生长设备，打开气瓶，向分子束外延薄膜生长设备中通入流速为50sccm的保护气体he气，设置反应生长炉内的压强为760mt；

2b)设置反应生长炉温度，20分钟升温到780℃，之后，保持780℃生长温度；

2c)通过粒子溅射源向反应生长炉通入比例为1:3的sih4和geh4，在步骤1)生成区域的右部分生长一层高度为5±0.5nm、长度为20±1nm、掺杂浓度为1×10¹⁸/cm³的沟道区，如图3(b)；

2d)生长完沟道区后，在反应生长炉中致密降温1小时。

步骤3，在沟道区的左侧用气相外延工艺生长形成源区。

3a)在生成沟道区后，继续通入流速为50sccm的he气体，并保持反应生长炉的压强为760mt；

3b)设置反应生长炉温度：20分钟升温到700℃，并保持700℃的生长温度；

3c)通过粒子溅射源向反应生长炉通入比例为1:3的gecl4和h2，在沟道区的左侧生成高度为5±0.5nm、长度为15±1nm、掺杂浓度为1×10¹⁸/cm³的源区，如图3(c)。

步骤4，在沟道区的上面用原子层淀积工艺生长一层hfo2薄膜。

将衬底移入原子层淀积系统中，使用纯度为99.95％四二乙基氨基铪tdeah作为第一前驱体铪源，使用纯度为99.95％去离子水h2o作为第二前驱体氧源，使用纯氮气作为载体，将第一前驱体铪源和第二前驱体氧源导入反应腔，氮气同时导出氧化物；

设置反应腔温度250℃、tdeah气压为3×10^-4pa、h2o气压为2×10^-1pa，在沟道区上面生长一层高度为2±0.2nm、长度为50±1nm的hfo2薄膜，如图3(d)。

步骤5，在第一上栅介质hfo2薄膜的上面利用原子层沉积工艺生长一层sio2薄膜。

将衬底移入原子层淀积系统中，使用纯度为99.95％氯硅烷sicl4作为第一前驱体硅源，使用纯度为99.95％双氧水h2o2作为第二前驱体氧源，使用纯氮气作为载体，将第一前驱体硅源和第二前驱体氧源导入反应腔，同时通过氮气导出氧化物；

设置反应腔温度250℃、sicl4气压为3×10^-4pa、h2o2气压为2×10^-1pa，在第一上栅介质hfo2薄膜的上面生长一层高度为5±0.5nm、长度为50±1nm的sio2薄膜，如图3(e)。

步骤6，在第一上栅介质和第二上栅介质的左侧区域利用反应离子刻蚀工艺刻蚀形成源极区域。

6a)取出步骤5)生成第一上栅介质和第二上栅介质后的衬底，在第二上栅介质的右侧表面涂100nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

6b)将完成6a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccm的cl2和20sccmo2，进行反应离子刻蚀，刻蚀后在第一上栅介质和第二上栅介质的左边形成一个高度为7±0.5nm、长度为10±1nm的源极区域，如图3(f)；

6c)刻蚀完之后使用剥离液对完成6b)操作后的衬底进行有机清洗，去除残留的光刻胶。

步骤7，将位于沟道区和漏区上面的第二上栅介质sio2薄膜利用反应离子刻蚀工艺刻蚀形成栅极区域。

7a)取出步骤6)生成源极后的衬底，在第二上栅介质的左侧表面涂100nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

7b)将完成7a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccmcl2和20sccmo2，进行反应离子刻蚀，刻蚀后在第二上栅介质的右边形成一个高度为5±0.5nm、长度为35±1nm的栅极区域，如图3(g)；

7c)刻蚀完之后使用剥离液对完成7b)操作后的衬底进行有机清洗，去除残留的光刻胶。

步骤8，将沟道区下面的埋氧层通过反应离子刻蚀工艺进行刻蚀处理。

8a)取出步骤7)生成栅极后的衬底，在第一上栅介质和第二上栅介质的上面涂100nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

8b)将完成8a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccm的cl2和20sccmo2，进行反应离子刻蚀，如图3(h)；

8c)刻蚀完之后使用剥离液对完成8b)操作后的衬底进行有机清洗，去除残留的光刻胶。

步骤9，在沟道区的下面用原子层淀积工艺生长一层hfo2薄膜。

将衬底移入原子层淀积系统中，使用纯度为99.95％四二乙基氨基铪tdeah作为第一前驱体铪源，使用纯度为99.95％去离子水h2o作为第二前驱体氧源，使用纯氮气作为载体，将第一前驱体铪源和第二前驱体氧源导入反应腔，同时通过氮气导出氧化物；

设置反应腔温度250℃、tdeah气压为3×10^-4pa、h2o气压为2×10^-1pa，在沟道区下面生长一层高度为2±0.2nm、长度为50±1nm的hfo2薄膜，如图3(i)。

步骤10，在第一下栅介质hfo2薄膜的下面利用原子层沉积工艺生长一层sio2薄膜。

将衬底移入原子层淀积系统中，使用纯度为99.95％氯硅烷sicl4作为第一前驱体硅源，使用纯度为99.95％双氧水h2o2作为第二前驱体氧源，使用纯氮气作为载体，将第一前驱体硅源和第二前驱体氧源导入反应腔，同时通过氮气导出氧化物；

设置反应腔温度250℃、sicl4气压为3×10^-4pa、h2o2气压为2×10^-1pa，在第一下栅介质hfo2薄膜的下面生长一层高度为5±0.5nm、长度为50±1nm的sio2薄膜，如图3(j)。

步骤11，在第一下栅介质和第二下栅介质的右侧区域利用反应离子刻蚀工艺刻蚀形成漏极区域。

11a)取出步骤10)生成第一下栅介质和第二下栅介质后的衬底，在第二下栅介质的左侧表面涂100nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

11b)将完成11a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccm的cl2和20sccmo2，进行反应离子刻蚀，刻蚀后在第一下栅介质和第二下栅介质的左边形成一个高度为7±0.5nm、长度为10±1nm的漏极区域，如图3(k)；

11c)刻蚀完之后使用剥离液对完成11b)操作后的衬底进行有机清洗，去除残留的光刻胶。

步骤12，将源区和沟道区下面的第二下栅介质sio2薄膜利用反应离子刻蚀工艺刻蚀形成背栅极区域。

12a)取出步骤11)生成漏极区域后的衬底，在第二上栅介质的右侧表面涂100nm厚度的光刻胶并显影，之后在超纯水液面下冲洗90秒，并在氮气氛围中冲干；

12b)将完成12a)操作后的衬底送入等离子刻蚀机，手动设置刻蚀腔体的压强为10mt，功率为20w，并通过供气系统向刻蚀腔体输入50sccm的cl2和20sccmo2，进行反应离子刻蚀，刻蚀后在第二上栅介质左边形成一个高度为5±0.5nm、长度为35±1nm的背栅极区域，如图3(l)；

12c)刻蚀完之后使用剥离液对完成12b)操作后的衬底进行有机清洗，去除残留的光刻胶。

步骤13，淀积源极、漏极、栅极和背栅极。

13a)取出步骤12)生成背栅极区域后的衬底，送入化学气相沉积炉，并设置其反应温度为200℃，分别通入流速为20sccm的sih4气体和流速为10sccm的n2o气体，分别在第一上栅介质左侧的源极区域和第一下栅介质右侧的漏极区域淀积一层al金属薄膜，以形成源极和漏极；

13b)打开真空泵，将化学气相沉积炉的气压抽到10pa以下，并设置其反应温度为600℃，通过热分解硅烷分别在在第二上栅介质右侧的栅极区域和第二下栅介质左侧的背栅极区域淀积一层多晶硅，形成栅极和背栅极；

13c)用乙醇和丙酮洗净残留的剥离液，完成基于锗硅异质结和双栅工艺的少掺杂隧穿场效应晶体管h-dltfet器件的制备，如图3(m)。

本发明的效果可以通过以下仿真结果进一步说明：

仿真1，将栅电压从0v增加到1v，仿真现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet在不同栅电压下的传输特性，结果是图4。

从图4可见，在相同的工作电压下，本发明相比现有少掺杂隧穿场效应晶体管dltfet，开态电流提高了一倍，关态电流降低了三个数量级，开关比提升了三个数量级。

仿真2，将栅电压从0v增加到1v，仿真现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet在不同栅电压下的截止频率，结果是图5。

从图5可见，在相同的工作电压下，本发明相比现有少掺杂隧穿场效应晶体管dltfet，其截止频率提高了三倍。

仿真3，将栅电压从0v增加到1v，仿真现有少掺杂隧穿场效应晶体管dltfet和本发明少掺杂隧穿场效应晶体管h-dltfet在不同栅电压下的增益带宽积，结果是图6。

从图6可见，在相同的工作电压下，本发明相比现有少掺杂隧穿场效应晶体管dltfet，其增益带宽积提高了四倍。

综上，本发明具有更高的开关比和频率，更适合应用于超低功耗集成电路。

以上所述仅是本发明的一个优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。