存储装置的制作方法

[相关申请案]

本申请案享有以日本专利申请案2019-42353号(申请日：2019年3月8日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

本发明的实施方式涉及一种存储装置。

背景技术：

作为大容量非易失性存储装置，有交叉点型双端子存储装置。交叉点型双端子存储装置容易实现存储单元的微细化、高集成化。

作为双端子存储装置，例如有磁阻式存储器(magnetoresistiverandomaccessmemory：mram)、阻变式存储器(resistiverandomaccessmemory：reram)、相变式存储器(phasechangememory：pcm)、铁电存储器(ferroelectricrandomaccessmemory：feram)等。双端子存储装置的存储单元具有会因电压或电流的施加而电阻变化的阻变元件。例如，将阻变元件的高电阻状态定义为数据“0”，将其低电阻状态定义为数据“1”。存储单元可维持不同的电阻状态，由此可存储1比特数据“0”与“1”。

在交叉点型存储器阵列中，例如交叉排列有多根被称为位线及字线的金属布线，在位线与字线的交点形成有存储单元。1个存储单元的写入是通过向连接于该单元的位线及字线施加电压来进行。

1根位线及字线连接有多个存储单元。因此，例如在写入时，想要写入的单元(选择单元)、及连接于相同位线及字线的多个单元(半选择单元)都会被施加电压(半选择电压：低于选择单元的电压)，从而有电流(半选择漏电流)流入。如果该半选择漏电流较大，那么会招致例如芯片的用电的增大。另外，布线中电压的下降会增大，而不再向选择单元施加足够高的电压。因此，在交叉点型存储器阵列中，需要实现半选择漏电流较小的存储单元。

为了实现半选择漏电流较小的存储单元，而设置例如串联连接于阻变元件的开关元件。开关元件具有在指定电压(以下，称为阈值电压)下电流急剧上升的非线性电流电压特性。通过开关元件可抑制流入至半选择单元的半选择漏电流。

为了实现存储装置的低电压动作，而要求存储单元动作的低电压化。为了实现存储单元动作的低电压化，而对开关元件的动作也要求低电压化，以期开关元件的阈值电压降低。但是，如果降低开关元件的阈值电压，那么有开关元件的漏电流增加，结果导致半选择漏电流增加的风险。

技术实现要素：

本发明提供一种可抑制半选择漏电流的存储装置。

实施方式的存储装置具备：第1导电层；第2导电层；阻变元件，设置在所述第1导电层与所述第2导电层之间；及中间层，设置在所述阻变元件与所述第1导电层之间、及所述阻变元件与所述第2导电层之间中任一处，且包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)。

附图说明

图1是第1实施方式的存储装置的框图。

图2是第1实施方式的存储装置的存储单元的示意剖视图。

图3是第1实施方式的存储装置的课题的说明图。

图4是第1实施方式的开关元件的电流电压特性的说明图。

图5(a)、(b)是表示第1实施方式的开关元件的电气特性的图。

图6是第2实施方式的存储装置的存储单元的示意剖视图。

具体实施方式

以下，一面参照附图一面对本发明的实施方式进行说明。此外，在以下说明中，对相同或类似的构件等标注相同的符号，关于已说明过一次的构件等，酌情省略其说明。

以下，参照附图对实施方式的存储装置进行说明。

(第1实施方式)

第1实施方式的存储装置具备：第1导电层；第2导电层；阻变元件，设置在第1导电层与第2导电层之间；及中间层，设置在阻变元件与第1导电层之间、及阻变元件与第2导电层之间中任一处，且包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)。

另外，第1实施方式的存储装置具备：多根第1布线；多根第2布线，与多根第1布线交叉；及存储单元，位于多根第1布线内的1根第1布线与多根第2布线内的1根第2布线交叉的区域；且存储单元具有：阻变元件，设置在1根第1布线与1根第2布线之间；及中间层，设置在阻变元件与1根第1布线之间、及阻变元件与1根第2布线之间中任一处，且包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)。

图1是第1实施方式的存储装置的框图。图2是第1实施方式的存储装置的存储单元的示意剖视图。图2示出了图1的存储单元阵列100中例如以虚线圆所表示的一个存储单元mc的剖面。

第1实施方式的存储装置的存储单元阵列100例如在半导体基板101上隔着绝缘层具备多根字线104(第1布线)、及与字线104交叉的多根位线106(第2布线)。位线106设置在字线104的上层。另外，在存储单元阵列100的周围，设置有第1控制电路108、第2控制电路110、感测电路112来作为周边电路。

在字线104与位线106交叉的区域设置有多个存储单元mc。第1实施方式的存储装置是具备交叉点构造的双端子磁阻式存储器。

多根字线104分别连接于第1控制电路108。另外，多根位线106分别连接于第2控制电路110。感测电路112连接于第1控制电路108及第2控制电路110。

第1控制电路108及第2控制电路110例如具备如下功能：选择所希望的存储单元mc，而进行向该存储单元mc的数据写入、存储单元mc的数据读出、存储单元mc的数据删除等。在数据读出时，存储单元mc的数据是以流入至字线104与位线106之间的电流量的形式被读出。感测电路112具备判定该电流量，而判断数据极性的功能。例如判定数据的“0”、“1”。

第1控制电路108、第2控制电路110及感测电路112例如包括使用形成在半导体基板101上的半导体器件的电子电路。

存储单元mc像图2所示那样，具备下部电极10(第1导电层)、上部电极20(第2导电层)、阻变元件30及开关元件40(中间层)。

下部电极10连接于字线104。下部电极10例如为金属。下部电极10例如为钛(ti)、钨(w)、钽(ta)、铂(pt)、或它们的氮化物。下部电极10例如为氮化钛。下部电极10也可为字线104的一部分。

上部电极20连接于位线106。上部电极20例如为金属。上部电极20例如为钛(ti)、钨(w)、钽(ta)、铂(pt)、或它们的氮化物。上部电极20例如为氮化钛。上部电极20也可为位线106的一部分。

阻变元件30设置在下部电极10与上部电极20之间。阻变元件30具有固定层30a、隧道层30b、自由层30c。阻变元件30具有包括固定层30a、隧道层30b、自由层30c的磁隧道结。

阻变元件30具有根据阻变来存储数据的功能。

固定层30a是铁磁体。在固定层30a中，磁化方向被固定为指定方向。

隧道层30b是绝缘体。在隧道层30b中，电子利用穿隧效应而穿过。

自由层30c是铁磁体。在自由层30c中，磁化方向变化。自由层30c的磁化方向可采用与固定层30a的磁化方向平行的方向、及与固定层30a的磁化方向相反的方向中任一状态。例如，可通过向下部电极10与上部电极20之间通入电流，而使自由层30c的磁化方向变化。

通过使自由层30c的磁化方向变化，阻变元件30的电阻会变化。在自由层30c的磁化方向成为与固定层30a的磁化方向反平行的情况下，成为电流难以流通的高电阻状态。另一方面，在自由层30c的磁化方向成为与固定层30a的磁化方向平行的方向的情况下，成为电流容易流通的低电阻状态。

开关元件40设置在阻变元件30与下部电极10之间、及阻变元件30与上部电极20之间中任一处。在图2中，示出了设置在阻变元件30与上部电极20之间的情况。开关元件40例如与阻变元件30相接。

开关元件40具有在指定电压(阈值电压)下电流急剧上升的非线性电流电压特性。开关元件40具有抑制流入至半选择单元的半选择漏电流增加的功能。

开关元件40包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)。开关元件40例如由包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)的化合物所形成。例如，si及ge、碲(te)及铝(al)的原子浓度的合计为50原子％以上100原子％以下。

开关元件40例如包含氮(n)。开关元件40的氮(n)的原子浓度例如为30原子％以上60原子％以下。

开关元件40例如包含氧(o)。开关元件40的氧(o)的原子浓度例如为5原子％以上60原子％以下。

开关元件40的si或ge的原子浓度例如高于铝(al)的原子浓度。例如，开关元件40的硅(si)的原子浓度高于铝(al)的原子浓度。例如，开关元件40的锗(ge)的原子浓度高于铝(al)的原子浓度。

开关元件40的硅(si)的原子浓度例如为20原子％以上。另外，开关元件40的锗(ge)的原子浓度例如为20原子％以上。

开关元件40的厚度例如为5nm以上20nm以下。

开关元件40中所含的原子的种类例如可通过能量色散x射线光谱仪(energydispersivex-rayspectroscopy，edx)、或二次离子质谱仪(secondaryionmassspectrometry，sims)进行测定。开关元件40中所含的原子的原子浓度例如可通过sims进行测定。开关元件40的厚度例如可通过透射式电子显微镜(transmissionelectronmicroscope，tem)进行测定。

接下来，对第1实施方式的存储装置的作用及效果进行说明。

第1实施方式的存储装置如上所述，通过使自由层30c的磁化方向变化，阻变元件30的电阻会变化。在自由层30c的磁化方向成为与固定层30a的磁化方向相反的方向的情况下，成为电流难以流通的高电阻状态。另一方面，在自由层30c的磁化方向成为与固定层30a的磁化方向平行的方向的情况下，成为电流容易流通的低电阻状态。

例如，将阻变元件30的高电阻状态定义为数据“1”，将其低电阻状态定义为数据“0”。存储单元mc可维持不同的电阻状态，由此可存储1比特数据“0”与“1”。1个存储单元的写入是通过向连接于该单元的位线与字线之间通入电流来进行。

图3是第1实施方式的存储装置的课题的说明图。图3示出了为了写入动作而选择了存储单元阵列内的1个存储单元mc时施加至存储单元mc的电压。字线与位线的交点表示各存储单元mc。

所选择的存储单元mc是存储单元a(选择单元)。对与存储单元a相连的字线施加写入电压vwrite。另外，对与存储单元a相连的位线施加0v。

以下，以对不与存储单元a连接的字线及位线施加写入电压一半的电压(vwrite/2)的情况为例进行说明。

对连接于不与存储单元a连接的字线及位线的存储单元c(非选择单元)施加的电压为0v。也就是说，不施加电压。

另一方面，对连接于与存储单元a连接的字线或位线的存储单元b(半选择单元)施加写入电压vwrite一半的电压(vwrite/2)。因此，半选择漏电流流入至存储单元b(半选择单元)。

如果该半选择漏电流较大，那么会招致例如芯片的用电的增大。另外，例如布线中电压的下降会增大，而不再向选择单元施加足够高的电压，从而写入动作变得不稳定。

图4是第1实施方式的开关元件的电流电压特性的说明图。横轴是施加至开关元件40的电压，纵轴是流入至开关元件40的电流。

开关元件40具有在阈值电压vth下电流急剧上升的非线性电流电压特性。阈值电压vth低于写入电压vwrite，且高于写入电压vwrite一半的电压(vwrite/2)。就串联连接于阻变元件30的开关元件40来说，在阈值电压vth以下的范围内流入其中的电流较小，因此可抑制流入至半选择单元的半选择漏电流。

为了实现存储装置的低电压动作，而要求存储单元动作的低电压化。为了实现存储单元动作的低电压化，而对开关元件40的动作也要求低电压化，以期开关元件40的阈值电压vth降低。但是，如果降低开关元件40的阈值电压vth，那么有开关元件40的漏电流增加，结果导致半选择漏电流增加的风险。

此处，假定施加至半选择单元的开关元件40的电压为vth/2。并且，将电压为vth/2时流入至开关元件40的电流值定义为半选择电流(ihalf)。以下，将半选择电流(ihalf)作为流入至半选择单元的开关元件40的电流值的指标。

第1实施方式的存储装置的开关元件40包含硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)。通过该构成，可抑制半选择电流增加，并且可降低开关元件40的阈值电压vth。

图5是表示第1实施方式的开关元件的电气特性的图。图5(a)是表示开关元件40的硅浓度与阈值电压vth的关系的图。图5(b)是表示开关元件40的硅浓度与半选择电流(ihalf)的关系的图。

所测定的开关元件40包含铝(al)、硅(si)、碲(te)及氮(n)。铝(al)与硅(si)的合计原子浓度固定为40原子％。碲(te)的原子浓度为20原子％，氮(n)的原子浓度为40原子％。通过使开关元件40的硅浓度变化，而使铝与硅的原子浓度比变化。

所测定的开关元件40是通过使用铝(al)、硅(si)及碲(te)各靶在氮气环境下进行共溅镀而形成。开关元件40的厚度为12nm。上下电极使用氮化钛。

从图5(a)明确可知，通过使开关元件40的硅浓度变高，阈值电压vth会降低。通过使硅浓度从0原子％变成30原子％，阈值电压vth会降低约0.5v。

并且，从图5(b)明确可知，即使使开关元件40的硅浓度变高，半选择漏电流(ihalf)也几乎保持固定。换句话来说，即使使开关元件40的硅浓度变高，半选择漏电流(ihalf)也不增加。

因此，根据第1实施方式，可抑制半选择漏电流增加，并且可降低开关元件40的阈值电压vth。

认为，即使在将开关元件40中所含的元素从硅(si)变成同为14族元素且性质类似的锗(ge)的情况下，也可获得相同的效果。

开关元件40中所含的硅(si)及锗(ge)中至少任一元素、碲(te)及铝(al)的原子浓度的合计优选50原子％以上，更优选60原子％以上。通过满足所述条件，可在电流电压特性方面获得良好的非线性。

开关元件40优选包含氮(n)。通过使开关元件40包含氮(n)，可降低半选择电流。就降低半选择电流的观点来说，开关元件40的氮(n)的原子浓度优选30原子％以上，更优选40原子％以上。

开关元件40优选包含氧(o)。通过使开关元件40包含氧(o)，可降低半选择电流。就降低半选择电流的观点来说，开关元件40的氧(o)的原子浓度优选5原子％以上，更优选10原子％以上。

就降低阈值电压vth的观点来说，硅(si)及锗(ge)中至少任一元素的原子浓度优选高于铝(al)的原子浓度。就降低阈值电压vth的观点来说，开关元件40的硅(si)及锗(ge)中至少任一元素的原子浓度优选20原子％以上，更优选30原子％以上。

就降低阈值电压vth的观点来说，开关元件40的硅(si)的原子浓度优选高于铝(al)的原子浓度。就降低阈值电压vth的观点来说，开关元件40的硅(si)的原子浓度优选20原子％以上，更优选30原子％以上。

就降低阈值电压vth的观点来说，开关元件40的锗(ge)的原子浓度优选高于铝(al)的原子浓度。就降低阈值电压vth的观点来说，开关元件40的锗(ge)的原子浓度优选20原子％以上，更优选30原子％以上。

以上，根据第1实施方式的存储装置，可抑制开关元件40的半选择电流增加，并且可降低阈值电压。因此，可抑制存储单元的半选择漏电流。由此，例如实现可进行低电压动作的存储装置。

(第2实施方式)

第2实施方式的存储装置为阻变式存储器(reram)，这一点与第1实施方式的存储装置不同。以下，关于与第1实施方式重复的内容，省略一部分记叙。

图6是第2实施方式的存储装置的存储单元的示意剖视图。图6示出了图1的存储单元阵列100中例如以虚线圆所表示的一个存储单元mc的剖面。

存储单元mc像图6所示那样，具备下部电极10(第1导电层)、上部电极20(第2导电层)、阻变元件30及开关元件40(中间层)。

阻变元件30具有高电阻层31及低电阻层32。

高电阻层31例如为金属氧化物。高电阻层31例如为氧化铝、氧化铪、氧化锆、氧化钽、或氧化铌、及它们的化合物。

低电阻层32例如为金属氧化物。低电阻层32例如为氧化钛、氧化铌、氧化钽、或氧化钨。

通过向阻变元件30施加电流，阻变元件30会从高电阻状态向低电阻状态、或从低电阻状态向高电阻状态变化。通过向阻变元件30施加电流，氧离子会在高电阻层31与低电阻层32之间移动，从而导致低电阻层32中的缺氧量(氧空位量)变化。阻变元件30的导电性根据低电阻层32中的缺氧量而变化。低电阻层32是所谓的空位调制导电氧化物(vacancymodulatedconductiveoxide)。

例如，将高电阻状态定义为数据“1”，将低电阻状态定义为数据“0”。存储单元可存储1比特数据“0”与“1”。

开关元件40(中间层)的构成与第1实施方式的存储装置相同。

以上，根据第2实施方式的存储装置，与第1实施方式同样地，可抑制开关元件40的半选择电流增加，并且可降低阈值电压。因此，可抑制存储单元的半选择漏电流。由此，例如实现可进行低电压动作的存储装置。

以上，对本发明的几个实施方式进行了说明，但这些实施方式是作为示例提出的，并未意图限定发明的范围。这些新颖的实施方式可采用其它各种方式进行实施，可在不脱离发明主旨的范围内进行各种省略、替换、变更。例如也可将一实施方式的构成要素替换或变更成其它实施方式的构成要素。这些实施方式及其变化包含在发明的范围或主旨内，并且包含在权利要求书中所记载的发明及其均等范围内。

[符号说明]

10下部电极(第1导电层)

20上部电极(第2导电层)

30阻变元件

40开关元件(中间层)

104字线(第1布线)

106位线(第2布线)

mc存储单元