鳍式场效晶体管结构及其制造方法与流程

本申请案主张2018/12/27申请的美国临时申请案第62/785,418号及2019/04/05申请的美国正式申请案第16/376,578号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种鳍式场效晶体管结构及其制造方法。尤其涉及一种具有不同通道长度的鳍式场效晶体管结构及其制造方法。

背景技术：

半导体装置基本上用于许多现代化的应用。伴随着电子科技的进化，半导体装置在持续变小的同时，提供较佳的功能性，并包括较大数量的集成电路(integratedcircuits)。由于半导体装置的小型化尺寸，鳍式结构(finstructures)广泛地使用在场效晶体管(field-effecttransistors)。

目前已提供一传统的鳍式场效晶体管(finfet)结构。所述的场效晶体管结构包括一半导体基底(semiconductorsubstrate)以及多个鳍件(fins)，鳍件朝远离半导体基底的方向延伸。然而，各鳍件具有相同的通道长度(channellength)，且沿着鳍件的侧壁及顶端流通电流并无法不同。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现要素：

本公开的一实施例提供一种鳍式场效晶体管结构。该鳍式场效晶体管结构包括一第一鳍件及一第二鳍件，该第一鳍件位于一第一基部(firstbase)上，该第一鳍件具有一第一通道区域(firstchannelregion)，其中该第一通道区域具有一第一通道长度，该第二鳍件位于一第二基部(secondbase)上，该第二鳍件具有一第二通道区域(secondchannelregion)，其中该第二通道区域具有一第二通道长度，且该第二通道长度不同于该第一通道长度。

在本公开的一些实施例中，该鳍式场效晶体管结构还包括一半导体基底，其中该半导体基底包含该第一基部及该第二基部。

在本公开的一些实施例中，该第一鳍件从该半导体基底以一第一方向突伸，该第一通道长度沿着与该第一方向正交的一第二方向进行测量，该第二鳍件从该半导体基底以该第一方向突伸，且该第二通道区域所具有的该第二通道长度，沿着该第二方向所测量。

在本公开的一些实施例中，该第一鳍件包括一第一底部以及一第一顶部，该第一底部埋设在位于该第一基部上的一第一绝缘层内，该第一顶部位于该第一底部上，该第二鳍件包括一第二底部及一第一顶部，该第二底部埋设在位于该第二基部上的一第二绝缘层内，该第二顶部位于该第二底部上，该第一顶部包含该第一通道区域，且该第二顶部包含该第二通道区域。

在本公开的一些实施例中，该第一顶部具有一第一漏极区域、一第一源极区域以及该第一通道区域，该第一通道区域位于该漏极区域与该源极区域之间，而该第一漏极区域、该第一通道区域以及该源极区域沿着该第二方向配置。

在本公开的一些实施例中，该第一顶部的该第一通道区域具有一第一通道宽度，该第一通道宽度沿着垂直正交于该第二方向与该第一方向的一第三方向进行测量，该第一鳍件的该第一漏极区域及该第一源极区域具有一第一顶端宽度，而该第一通道宽度不同于该第一顶端宽度。

在本公开的一些实施例中，该第一通道宽度小于该第一顶端宽度。

在本公开的一些实施例中，该第一底部具有沿着该第三方向的一第一底端宽度，该第一通道宽度小于该第一底端宽度。

在本公开的一些实施例中，该第一鳍件与该第二鳍件与该半导体基底为一体成型的单片(monolithically)。

在本公开的一些实施例中，还包括一第一栅极及一第二栅极，该第一栅极覆盖在该第一通道区域上，该第二栅极覆盖在该第二通道区域上。

在本公开的另一实施例中提供一种鳍式场效晶体管结构的制造方法。该制造方法的步骤包括：在一半导体基底上形成一第一鳍件，其中该第一鳍件包括一第一底部及一第一顶部，该第一底部埋设在位于该半导体基底上的一第一绝缘层内，该第一顶部位于该第一底部上；形成一阻挡层(blockinglayer)，其中该阻挡层包括二阻挡屏障(blockingdams)，该二阻挡屏障位于该第一顶部上，其中至少一阻挡屏障具有一第一屏障宽度，该第一屏障宽度沿着一第二方向所测量；以及削减该阻挡屏障，以使该阻挡屏障的一宽度从该第一屏障宽度缩减为一第二屏障宽度，而该第二屏障宽度小于该第一屏障宽度，其中位于该二阻挡屏障之间的该第一顶部的一部位界定成一第一通道区域，且该第一通道区域具有一第一通道长度，该第一通道长度沿着该第二方向所测量。

在本公开的一些实施例中，还包括形成一假性栅极(dummygate)，覆盖在形成一阻挡层之前的该第一顶部的一部位，其中该假性栅极位于形成该阻挡层之后的该二阻挡屏障之间；以及移除该假性栅极，以暴露该二阻挡屏障极该第一顶部的该部位。

在本公开的一些实施例中，该阻挡层还包括一阻挡盖(blockingcap)，该阻挡盖位于该假性栅极的一顶端，其中该阻挡盖在移除该假性栅极期间而被移除。

在本公开的一些实施例中，该制造方法还包括在移除阻挡盖与该假性栅极之前形成一介电层，该介电层覆盖在该第一鳍件与该第一绝缘层上。

在本公开的一些实施例中，该制造方法还包括在移除阻挡盖与该假性栅极之前形成一遮罩，该遮罩覆盖在该介电层上，其中该遮罩具有一隙缝(aperture)，该隙缝对应该假性栅极设置。

在本公开的一些实施例中，该二阻挡屏障相互间隔设置，且该二阻挡屏障沿着该第二方向配置。

在本公开的一些实施例中，在将该第一通道区域进行削减之前，该第一通道区域具有一第一顶端宽度，该第一顶端宽度沿着垂直正交于该第二方向的一第三方向所测量。

在本公开的一些实施例中，该第一鳍件从该半导体基底以一第一方向垂直地延伸，该第一方向垂直正交于该第三方向及该第二方向。

在本公开的一些实施例中，该制造方法还包括削减该第一通道区域，以使该第一通道区域的一宽度从该第一顶端宽度缩减为一第一通道宽度，而该第一通道宽度小于该第一顶端宽度。

在本公开的一些实施例中，该制造方法还包括形成邻近该第一通道区域的一第一漏极区域及一第一源极区域，其中该第一漏极区域、该第一通道区域及该第一源极区域沿着该第二方向配置，该第一鳍件的该第一漏极区域与该第一源极区域，各具有一第一顶端宽度，该第一顶端宽度沿着该第三方向所测量，其中该第一顶端宽度大于该第一通道宽度。

根据上述的鳍式场效晶体管结构的架构，可调整鳍件的通道长度。

上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离随附的权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号指相同的元件。

图1为依据本公开一些实施例的一种鳍式场效晶体管结构的俯视示意图。

图2为依据本公开一些实施例的一种鳍式场效晶体管结构的一第一鳍件的部分立体示意图。

图3为依据本公开一些实施例的一种鳍式场效晶体管结构的一第二鳍件的部分立体示意图。

图4为依据本公开一些实施例中在图1中的第一鳍件的第一通道区域的剖视示意图。

图5为依据本公开一些实施例中在图1中的第二鳍件的第二通道区域的剖视示意图。

图6为依据本公开一些实施例中一种鳍式场效晶体管结构的制造方法的流程示意图。

图7至图13为依据本公开一些实施例中鳍式场效晶体管结构的制造方法的结构示意图。

附图标记如下：

10鳍式场效晶体管结构

100第一鳍件

102第一通道区域

103第一通道长度

104第一通道宽度

106第一底端部

107第一底端宽度

108第一顶端部

109第一漏极区域

110第一源极区域

111第一顶端宽度

112第一绝缘层

114阻挡层

115阻挡盖

116阻挡屏障

117第一屏障宽度

118第二屏障宽度

200第二鳍件

202第二通道区域

203第二通道区域

204第二通道宽度

206第二底端部

207第二底端宽度

208第二顶端部

209第二漏极区域

210第二源极区域

211第二顶端宽度

212第二绝缘层

300半导体基底

301第一基部

302第二基部

304介电层

306掩膜层

307隙缝

400鳍式场效晶体管结构的制造方法

402～414操作

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。

本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(cormprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。

为了清楚地解释以下的实施例，一些实施例在z轴方向(第一方向)、y轴方向(第二方向)以及x轴方向(第三方向)的基础上进行描述，且这些方向大致上相互垂直正交。

图1为依据本公开一些实施例的一种鳍式场效晶体管结构10的俯视示意图，图2为依据本公开一些实施例的一种鳍式场效晶体管结构10的一第一鳍件100的部分立体示意图，以及图3为依据本公开一些实施例的一种鳍式场效晶体管结构10的一第二鳍件200的部分立体示意图。

请参考图2，在一些实施例中，鳍式场效晶体管结构10包括一半导体基底(semiconductorsubstrate)300，而半导体基底300具有一第一基部(firstbase)301，且第一鳍件100位于第一基部301上。在一些实施例中，第一鳍件100与半导体基底300为一体成型的单片，且以z轴方向从半导体基底300突伸。在一些实施例中，第一鳍件100通过蚀刻半导体基底300所形成，或者是经由外延成长工艺(epitaxialgrowthprocess)所形成。在一些实施例中，第一鳍件100由硅(silicon)、多晶硅(polycrystallinesilicon)或者是单晶硅(single-crystalsilicon)所长成。

请参考图2，第一鳍件100具有一第一通道区域102，其由一第一栅极(未在图2中示出)所覆盖。在一些实施例中，第一鳍件100包括一第一底端部106以及一第一顶端部108，第一底端部106埋设(embedded)位于第一基部301上的一第一绝缘层112中，而第一顶端部108位于第一顶端部106上。在一些实施例中，第一顶端部108包括第一通道区域102。在一些实施例中，可经由化学气相沉积(chemicalvapordeposition，cvd)、旋涂式沉积(spin-ondeposition，sod)或其他类似工艺，将第一绝缘层112沉积在邻近第一鳍件100的多个沟槽(trenches)上。

请参考图2，第一顶端部108具有一第一漏极区域109、一第一源极区域110以及所述第一通道区域102，而第一通道区域102位于第一漏极区域109与第一源极区域110之间。在一些实施例中，第一漏极区域109、第一通道区域102以及第一源极区域110沿着y轴方向配置。

请参考图3，在一些实施例中，半导体基底300具有一第二基部(secondbase)302，且第二鳍件200位于第二基部302上。在一些实施例中，第二鳍件200与半导体基底300为一体成型的单片，且以z轴方向从半导体基底300突伸。在一些实施例中，第二鳍件200通过蚀刻半导体基底300所形成，或者是通过外延成长工艺(epitaxialgrowthprocess)所形成。在一些实施例中，第二鳍件200由硅(silicon)、多晶硅(polycrystallinesilicon)或者是单晶硅(single-crystalsilicon)所长成。

请参考图3，第二鳍件200具有一第二通道区域202，其由一第二栅极(未在图3中示出)所覆盖。在一些实施例中，第二鳍件200包括一第二底端部206以及一第二顶端部208，第二底端部206埋设在位于第二基部302上的一第二绝缘层212上，且第二顶端部208位于第二底端部206上。在一些实施例中，第二顶端部208包括第二通道区域202。在一些实施例中，可经由化学气相沉积(chemicalvapordeposition，cvd)、旋涂式沉积(spin-ondeposition，sod)或其他类似工艺，将第二绝缘层212沉积在邻近第二鳍件200的多个沟槽(trenches)上。

请参考图3，在一些实施例中，第二顶端部208具有一第二漏极区域209、一第二源极区域210以及第二通道区域202，而第二通道区域202位于第二漏极区域209与第二源极区域210之间。在一些实施例中，第二漏极区域209、第二通道区域202以及第二源极区域210沿着y轴方向配置。

请往回参考图1，在一些实施例中，第一通道区域102具有一第一通道长度103，其沿y轴方向所测量。在一些实施例中，第二通道区域202具有一第二通道区域203，其沿y轴方向所测量。在一些实施例中，第二通道长度203不同于第一通道长度103。在一些实施例中，第二通道长度203小于第一通道长度103。

图4为依据本公开一些实施例中在图1中的第一鳍件100的第一通道区域102的剖视示意图。请参考图4，在一些实施例中，第一鳍件200的第一通道区域102具有一第一通道宽度104，其沿着x轴方向测量。在一些实施例中，第一底端部106沿着x轴方向具有一第一底端宽度107，且第一通道宽度104小于第一底端宽度107。

请参考图2及图4，在一些实施例中，第一鳍件100的第一漏极区域109及第一源极区域110具有在图2中的一第一顶端宽度111，且在图4中的第一通道宽度104不同于第一顶端宽度111。在一些实施例中，第一通道宽度104小于第一顶端宽度111。

图5为依据本公开一些实施例中在图1中的第二鳍件200的第二通道区域202的剖视示意图。请参考图5，在一些实施例中，第二鳍件200的第二通道区域202具有一第二通道宽度204，其沿x轴方向所测量。在一些实施例中，第二底端部206具有一第二底端宽度207，其沿x轴方向所测量，且第二通道宽度204与第二底端宽度207相同。

如图3及图5所示，在一些实施例中，第二鳍件200的第二漏极区域209具有一第二顶端宽度211，且第二通道宽度204与第二顶端宽度211相同。

图6为依据本公开一些实施例中一种鳍式场效晶体管结构的制造方法400的流程示意图。图7至图13为依据本公开一些实施例中鳍式场效晶体管结构的制造方法的结构示意图。在一些实施例中，该制造方法400包括多个操作(402、404、406、408、410、412以及414)，且以下的描述与图示并不视为操作顺序的的限制。

如图7及图8所示，在一些实施例中，依据操作402，第一鳍件100形成在一半导体基底300上。第一鳍件100包括一第一底端部106以及一第一顶端部108，第一底端部106埋设在位于半导体基底300上的一第一绝缘层112中，而第一顶端部108位于第一底端部106上。在一些实施例中，第一鳍件100在z轴方向从半导体基底300垂直地延伸。

在一些实施例中，第一鳍件100通过蚀刻半导体基底300所形成，或者是经由外延成长工艺(epitaxialgrowthprocess)所形成。在一些实施例中，第一鳍件100由硅(silicon)、多晶硅(polycrystallinesilicon)或者是单晶硅(single-crystalsilicon)所长成。在一些实施例中，可经由化学气相沉积(chemicalvapordeposition，cvd)、旋涂式沉积(spin-ondeposition，sod)或其他类似工艺，将第一绝缘层112沉积在邻近第一鳍件100的多个沟槽(trenches)上。

如图7及图8所示，在一些实施例中，依据操作404，形成一假性闸级302。在一些实施例中，第一顶端部108的一部位被假性闸级302所覆盖。在一些实施例中，假性闸级302可包含多晶硅(polysilicon)、氧化材料(oxidematerial)或类似材料。

如图7及图8所示，在一些实施例中，依据操作406，一阻挡层(blockinglayer)114形成在假性闸级302上。在一些实施例中，阻挡层114包含一阻挡盖(blockingcap)115以及二阻挡屏障(blockingdams)116，阻挡盖115位于假性闸级302上，二阻挡屏障116位于第一鳍件100的第一顶端部108上。在一些实施例中，二阻挡屏障116相互间隔设置，且二阻挡屏障116沿y轴方向配置。在一些实施例中，假性闸级302位于二阻挡屏障116之间。在一些实施例中，至少一阻挡屏障116具有一第一屏障宽度117(如图10所示)，其沿y轴方向所测量。在一些实施例中，阻挡层114可被沉积或被蚀刻，以形成如图7及图8的形状。

在一些实施例中，如图7及图8所示，依据操作408，形成一介电层304。在一些实施例中，介电层304覆盖第一鳍件100与第一绝缘层112。在一些实施例中，介电层304包含氧化材料或其类似材料。在一些实施例中，介电层304可经由任何适当的工艺所形成，例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(atomiclayerdeposition，ald)，或其他类似工艺。

在一些实施例中，如图7及图8所示，依据操作410，形成一掩膜层306。在一些实施例中，介电层304被掩膜层306所覆盖。在一些实施例中，掩膜层306具有一隙缝(aperture)307，而隙缝307对应假性闸级302设置。在一些实施例中，掩膜层306可经由任何适当的工艺所形成，例如化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(atomiclayerdeposition，ald)，或其他类似工艺。

如图9所示，在一些实施例中，依据操作412，移除假性闸级402及阻挡盖114。在一些实施例中，二阻挡屏障116与第一顶端部108的一部位暴露。在一些实施例中，如此的移除操作可通过使用任何适当的蚀刻工艺、抛光工艺(polishingprocess)，或其类似工艺来完成。

图10及图11为图9的部分放大图。如图10及图11所示，在一些实施例中，依据操作414，削减阻挡屏障116，以使阻挡屏障116的一宽度从第一屏障宽度117缩减至一第二屏障宽度118，其中第二屏障宽度118小于第一屏障宽度117。在一些实施例中，第一顶端部108的一部位位于二阻挡屏障116之间，以界定出如第一通道区域102。在一些实施例中，第一通道区域102具有一第一通道长度103，其沿y轴方向所测量。在一些实施例中，阻挡屏障116可通过一蚀刻工艺而被削减。

在一些实施例中，如图12所示，在削减第一通道区域102之前，第一通道区域102具有一第一顶端宽度111，其沿x轴方向所测量。在一些实施例中，如图12及图13所示，削减第一通道区域102，以使第一通道区域102的一宽度从第一顶端宽度111缩减到一第一通道宽度104，而第一通道宽度104小于第一顶端宽度111。在一些实施例中，第一通道区域102经由一蚀刻工艺而被削减。

总而言之，带有鳍式场效晶体管结构的架构，各个鳍件的通道长度可不同，以便不同的鳍件可沿着通道区域而具有不同的电流。

本公开提供一种鳍式场效晶体管结构。该场效晶体管结构包括一第一鳍件，位于一第一基部上，该第一鳍件具有一第一通道区域，其中该第一通道区域具有一第一通道长度；以及一第二鳍件，位于一第二基部上，该第二鳍件具有一第二通道区域，其中该第二通道区域具有一第二通道长度，且该第二通道长度不同于该第一通道长度。

本公开另提供一种鳍式场效晶体管结构的制造方法。该制造方法方法包括在一半导体基底上形成一第一鳍件，其中该第一鳍件包括一第一底部及一第一顶部，该第一底部埋设在位于该半导体基底上的一第一绝缘层内，该第一顶部位于该第一底部上；形成一阻挡层(blockinglayer)，其中该阻挡层包括二阻挡屏障(blockingdams)，该二阻挡屏障位于该第一顶部上，其中至少一阻挡屏障具有一第一屏障宽度，该第一屏障宽度沿着一y轴方向所测量；以及削减该阻挡屏障，以使该阻挡屏障的一宽度从该第一屏障宽度缩减为一第二屏障宽度，而该第二屏障宽度小于该第一屏障宽度，其中位于该二阻挡屏障之间的该第一顶部的一部位界定成一第一通道区域，且该第一通道区域具有一第一通道长度，该第一通道长度沿着该y轴方向所测量。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。

再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。