具有鳍型有源区的半导体装置及其制造方法与流程

优先权申请的引用

本申请要求于2018年12月28日提交的韩国专利申请no.10-2018-0171528的优先权，该申请的公开以引用方式并入本文中。

本发明涉及半导体装置及其形成方法。

背景技术：

作为用于提高半导体装置的密度的多种缩放技术之一，提出了一种可使用鳍型硅体和绝缘栅极实现的多栅极晶体管，所述绝缘栅极形成于鳍型硅体表面上，并且可被控制为由此来调制鳍型硅体内半导体有源区/沟道区的导电性。由于多栅极晶体管可以利用三维沟道，因此可以相对容易地执行缩放。此外，即使不增大多栅极晶体管的栅极长度，也可提高电流控制能力。最后，可能能够有效地抑制其中通道区的电位受到施加的漏极电压的不利影响的sce(短沟道效应)。

技术实现要素：

本发明构思的各方面提供了一种其中减小了接触件的接触电阻的半导体装置及其制造方法。

本发明构思的各方面还提供了一种具有改善的沟道迁移率的半导体装置及其制造方法。

根据本发明构思的一些方面，一种半导体装置包括第一鳍型图案，其包括多个鳍，它们各自在衬底的第一区中在第一方向上延伸并且具有由第一沟槽限定的侧壁。提供了第一栅极结构，其与第一鳍型图案交叉并且在第二方向上延伸。提供了第二鳍型图案，其在衬底的第二区中包括在第三方向上延伸并且具有由第二沟槽限定的侧壁的单个鳍。提供了第二栅极结构，其与第二鳍型图案交叉并且在第四方向上延伸。提供了场绝缘膜，其在衬底上填充第一沟槽的至少一部分以及第二沟槽的至少一部分。场绝缘膜包括第一上表面和第二上表面，所述第一上表面与第一鳍型图案的侧壁接触，所述第二上表面与第二鳍型图案的侧壁接触。从第一沟槽的底部至场绝缘膜的第一上表面的第一高度可与从第二沟槽的底部至场绝缘膜的第二上表面的第二高度不同。

根据本发明构思的一些方面，一种半导体装置包括：第一鳍型图案，其在衬底的第一区中在第一方向上延伸；第二鳍型图案，其在衬底的第二区中在第三方向上延伸；场绝缘膜，其包围第一鳍型图案和第二鳍型图案的至少一部分；第一栅极结构，其在场绝缘膜上与第一鳍型图案交叉，并且在第二方向上延伸；以及第二栅极结构，其在场绝缘膜上与第二鳍型图案交叉，并且在第四方向上延伸。还提供了第一外延图案，其在第一鳍型图案上在第一方向上间隔开。还提供了第二外延图案，其在第二鳍型图案上在第三方向上间隔开。场绝缘膜包括第一栅极结构下方的第一部分、设置在第一部分的至少一侧上的第二部分、第二栅极结构下方的第三部分和设置在第三部分的至少一侧上的第四部分。第一部分具有从衬底的上表面至第一栅极结构的底部的第一厚度。第二部分具有从衬底的上表面至场绝缘膜的上表面的第二厚度。第三部分具有从衬底的上表面至第二栅极结构的底部的第三厚度。第四部分具有从衬底的上表面至场绝缘膜的上表面的第四厚度。第一厚度与第二厚度之间的差可小于第三厚度与第四厚度之间的差。第一外延图案的第一体积可小于第二外延图案的第二体积。

根据本发明构思的一些方面，提供了一种半导体装置，其包括在第一方向上延伸的第一鳍型图案、在第三方向上延伸的第二鳍型图案、与第一鳍型图案交叉并且在第二方向上延伸的第一栅极结构、与第二鳍型图案交叉并且在第四方向上延伸的第二栅极结构、包围第一鳍型图案和第二鳍型图案的至少一部分的场绝缘膜、第一鳍型图案上的第一外延图案以及第二鳍型图案上的第二外延图案。第一鳍型图案的下表面在第二方向上的第一宽度可小于第二鳍型图案的下表面在第四方向上的第二宽度，并且第一外延图案的第一体积可小于第二外延图案的第二体积。

根据本发明构思的一些额外方面，提供了一种用于制造半导体装置的方法，其包括：在衬底的第一区中形成在第一方向上延伸的第一鳍型图案；在衬底的第二区中形成在第三方向上延伸的第二鳍型图案；形成包围第一鳍型图案和第二鳍型图案的至少一部分的场绝缘膜；形成与第一鳍型图案交叉并且在第二方向上延伸的第一虚设栅极；形成与第二鳍型图案交叉并且在第四方向上延伸的第二虚设栅极；利用第一虚设栅极在第一鳍型图案上形成在第一方向上间隔开的第一外延区；利用第二虚设栅极在第二鳍型图案上形成在第三方向上间隔开的第二外延区；形成覆盖第一区的场绝缘膜、第一鳍型图案和第一外延区的硬掩模；以及蚀刻第二区以使第二区的场绝缘膜凹陷。

根据本发明构思的一些额外方面，一种制造半导体装置的方法包括：在衬底的第一区中形成在第一方向上延伸的多个第一半导体图案；在衬底的第二区中形成在第三方向上延伸的多个第二半导体图案；在第一区中在所述多个第一半导体图案的侧壁上形成在第二方向上间隔开的多个第一掩模图案；在第二区中在所述多个第二半导体图案的侧壁上形成在第四方向上间隔开的多个第二掩模图案；利用所述多个第一掩模图案在第一区中形成在第一方向上延伸的第一鳍型图案；利用所述多个第二掩模图案在第二区中形成在第三方向上延伸的第二鳍型图案；蚀刻第一鳍型图案的至少一部分以在第一鳍型图案上形成第一外延区；蚀刻第二鳍型图案的至少一部分，以在第二鳍型图案上形成第二外延区；以及填充第一外延区和第二外延区，以形成第一外延图案和第二外延图案。所述多个第一掩模图案在第二方向上的第一宽度可与所述多个第二掩模图案在第四方向上的第二宽度不同。第一外延图案和第二外延图案的体积也可彼此不同。

然而，本发明构思的各方面不限于本文阐述的这些。通过参照下面给出的本发明构思的详细描述，本发明构思的以上和其它方面将对于本发明构思所属领域的普通技术人员之一而言将变得更加显而易见。

附图说明

通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它方面和特征将变得清楚。

图1是用于解释根据一些实施例的半导体装置的示例性布局图；

图2a和图2b是沿着图1的线a-a’和线b-b’截取的剖视图；

图3是沿着图1的线c-c’和线d-d’截取的剖视图；

图4是沿着图1的线e-e’和线f-f’截取的剖视图；

图5是图4的区r的放大图；

图6是图4的区s的放大图；

图7是沿着图1的线g-g’和线h-h’截取的剖视图；

图8至图16是用于解释根据一些实施例的半导体装置的示图；

图17是用于描述根据一些实施例的半导体装置的示例性布局图；

图18至图20是沿着图17的线j-j’和线k-k’截取的剖视图；

图21是示出根据一些实施例的半导体装置的示例性布局图；

图22至图30是用于解释根据一些实施例的半导体装置的示例性剖视图；

图31是用于解释根据一些实施例的半导体装置的示例性布局图；

图32至图34是沿着图31的线p-p’和线q-q’截取的剖视图；

图35至图37是用于解释根据一些实施例的用于区分第一鳍型图案的下表面的第一宽度和第二鳍型图案的下表面的第二宽度的方法的示例性图；

图38至图42是用于解释根据一些实施例的用于制造半导体装置的方法的示例性图。

具体实施方式

图1是用于解释根据一些实施例的半导体装置的示例性布局图。图2a和图2b是沿着图1的线a-a’和线b-b’截取的剖视图。图3是沿着图1的线c-c’和线d-d’截取的剖视图。图4是沿着图1的线e-e’和线f-f’截取的剖视图。图5是图4的区r的放大图。图6是图4的区s的放大图。图7是沿着图1的线g-g’和线h-h’截取的剖视图。为了便于解释，图1中省略了诸如第一层间绝缘膜至第三层间绝缘膜的一些构成元件。将参照图1至图7描述根据一些实施例的半导体装置。

根据一些实施例的半导体装置可包括衬底100、场绝缘膜105、第一鳍型图案110、第二鳍型图案120、第一栅极结构g1、第二栅极结构g2、第一外延图案310、第二外延图案340、第一接触件ct1、第二接触件ct2、第一栅极保护层320和第二栅极保护层350、第一层间绝缘膜330、第二层间绝缘膜360和第三层间绝缘膜370。

衬底100可为体硅或绝缘体上硅(soi)。可替换地，衬底100可为硅衬底，或者可包括诸如硅锗、绝缘体上硅锗(sgoi)、锑化铟、碲铅化合物、砷化铟、磷化铟、砷化镓或锑化镓的其它材料。或者，衬底100可具有形成在基础衬底上的外延层。

例如，场绝缘膜105可包括氧化膜、氮化膜、氧氮化膜和其任何组合中的至少一个。

第一栅极结构g1可包括第一栅极绝缘膜205、第一栅电极210和第一栅极间隔件gs1。第二栅极结构g2可包括第二栅极绝缘膜215、第二栅电极220和第二栅极间隔件gs2。

第一栅极绝缘膜205和第二栅极绝缘膜215中的每一个可包括氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铅锌铌酸盐中的至少一种，但是实施例不限于此。

第一栅电极210和第二栅电极220中的每一个可包括导电材料。第一栅电极210和第二栅电极220可包括相同的材料或者可包括不同的材料。在一些图中，虽然第一栅电极210和第二栅电极220被示出为单膜，但这仅是为了便于解释，实施例不限于此。例如，第一栅电极210和第二栅电极220可为多组分膜和/或多层膜。例如，第一栅电极210和第二栅电极220可包括用于调整功函数的功函数导电膜和用于填充由功函数导电膜形成的空间的填充导电膜。例如，第一栅电极210和第二栅电极220可包括tin、wn、tan、ru、tic、tac、ti、ag、al、tial、tialn、tialc、tacn、tasin、mn、zr、w和它们的组合中的至少一种。可替换地，第一栅电极210和第二栅电极220可包括硅(si)、硅锗(sige)等而不是金属。例如，第一栅电极210和第二栅电极220可通过置换工艺(或后栅极工艺)形成，但是实施例不限于此。

例如，第一栅极间隔件gs1和第二栅极间隔件gs2可包括氮化硅(sin)、氧氮化硅(sion)、氧化硅(sio2)、氧碳氮化硅(siocn)、碳氮化硅(sicn)和它们的组合中的至少一种，但是实施例不限于此。在一些图中，第一栅极间隔件gs1和第二栅极间隔件gs2被示出为单膜结构，但是实施例不限于此，并且第一栅极间隔件gs1和第二栅极间隔件gs2可具有多膜结构。

例如，当衬底100是pmos区时，第一外延图案310和/或第二外延图案340可包括p型杂质或者用于防止p型杂质扩散的杂质。例如，第一外延图案310和/或第二外延图案340可包括硼(b)、碳(c)、铟(in)、镓(ga)、铝(al)和它们的组合中的至少一种。另外，当衬底100是pmos区时，第一外延图案310和/或第二外延图案340可包括压应力材料。例如，第一外延图案310和/或第二外延图案340可包括在其中提供压应力的硅锗(sige)。

相反，当衬底100是nmos区时，源/漏区可包括n型杂质或者用于防止n型杂质扩散的杂质。例如，第一外延图案310和/或第二外延图案340可包括磷(p)、锑(sb)、砷(as)和它们的组合中的至少一种。另外，当衬底100是nmos区时，第一外延图案310和/或第二外延图案340可包括拉应力材料。例如，第一外延图案310和/或第二外延图案340可包括例如碳化硅(sic)。可利用seg(选择性外延生长)工艺来形成第一外延图案310和第二外延图案340，但是实施例不限于此。

第一接触件ct1和第二接触件ct2可分别连接至第一外延图案310和第二外延图案340。第一接触件ct1和第二接触件ct2可包括金属材料。虽然未示出，但是第一接触件ct1和第二接触件ct2可包括金属势垒和硅化物。硅化物可形成在其中第一接触件ct1和第二接触件ct2分别连接至第一外延图案310和第二外延图案340的一部分中。

第一栅极保护层320和第二栅极保护层350可分别防止第一栅极结构g1和第二栅极结构g2与其它结构接触。根据一些实施例，第一栅极保护层320和第二栅极保护层350可不包括氧化物，但是实施例不限于此。

例如，第一层间绝缘膜330至第三层间绝缘膜370可包括氧化硅、氮化硅、氧氮化硅和低介电常数材料中的至少一种。例如，低介电常数材料可包括但不限于fox、tosz、usg、bsg、psg、bpsg、peteos、fsg、cdo、干凝胶、气凝胶、非晶氟化碳、osg、聚对二甲苯、bcb、silk、聚酰亚胺、多孔聚合物材料和它们的组合。

参照图1，衬底100可包括第一区i和第二区ii。根据一些实施例，在第一区i和第二区ii中，可布置相同的导电类型的半导体结构，或者可布置彼此不同的导电类型的半导体结构。例如，第一区i和第二区ii二者可为pmos区或nmos区。在另一示例中，如果第一区i是pmos区，则第二区ii可为nmos区。可替换地，当第一区i是nmos区时，第二区ii可为pmos区。

根据一些实施例，第一区i和第二区ii可为其中布置有用于执行不同的功能的半导体结构的区。例如，第一区i可为sram区，第二区ii可为低密逻辑区(lessdenselogicregion)。然而，实施例不限于此，具有本发明构思的技术领域中的普通知识的人员可根据需要按照合适方式来区分第一区i和第二区ii。

在第一区i中，第一鳍型图案110可沿着第一方向x1延伸。第一鳍型图案110可包括多个鳍。例如，包括在第一鳍型图案110中的多个鳍可沿着第二方向y1彼此间隔开，并且可沿着第一方向x1延伸。第一鳍型图案110的下表面可在第二方向y1上具有第一宽度w1。在第一区i中，第一沟槽t1可沿着第二方向y1彼此间隔开并且可沿着第一方向x1延伸。第一沟槽t1可限定第一鳍型图案110的对应的侧壁。

在第二区ii中，第二鳍型图案120可沿着第三方向x2延伸。第二鳍型图案120可包括一个鳍。第二鳍型图案120的下表面可在第四方向y2上具有第二宽度w2。例如，第一鳍型图案110的下表面的第一宽度w1和第二鳍型图案120的下表面的第二宽度w2可相同。下文中，高度、宽度和/或深度“相同”的表达意味着包括由于处理误差和测量误差而造成的细微差别。在第二区ii中，第二沟槽t2可沿着第三方向x2延伸。第二沟槽t2可限定第二鳍型图案120的侧壁。第一方向x1和第三方向x2可为相同的方向或不同的方向。另外，第二方向y1和第四方向y2可为相同的方向或不同的方向。

根据一些实施例，第一鳍型图案110和第二鳍型图案120可通过蚀刻衬底100来形成，但是实施例不限于此。例如，第一鳍型图案110和第二鳍型图案120可通过在衬底100上生长外延材料来形成。另外，根据一些实施例，包括在第一鳍型图案110中的所述多个鳍和包括在第二鳍型图案120中的鳍可通过相同的工艺来形成。例如，多个鳍可形成在衬底100的第一区i和第二区ii中，并且可去除形成在第二区ii中的所述多个鳍中的一些，以形成第二鳍型图案120。

第一栅极结构g1可与第一鳍型图案110交叉。例如，第一栅极结构g1在第一区i中在第二方向y1上延伸，并且可与第一鳍型图案110交叉。第二栅极结构g2可与第二鳍型图案120交叉。例如，第二栅极结构g2可在第二区ii中在第四方向y2上延伸，并且可与第二鳍型图案120交叉。

第一接触件ct1可与第一鳍型图案110交叉。例如，第一接触件ct1可在第一区i中在第二方向y1上延伸，并且可与第一鳍型图案110交叉。第二接触件ct2可与第二鳍型图案120交叉。例如，第二接触件ct2可在第二区ii中在第四方向y2上延伸，并且可与第二鳍型图案120交叉。

参照图1和图2a，在第一区i中，第一鳍型图案110可从衬底100在第五方向z1上突出。第一鳍型图案110的侧壁可由第一沟槽t1限定。在第一栅极结构g1下，将第一鳍型图案110的高度定义为第一高度h11。在第二区ii中，第二鳍型图案120可从衬底100在第六方向z2上突出。第二鳍型图案120的侧壁可由第二沟槽t2限定。在第二栅极结构g2下，将第二鳍型图案120的高度定义为第二高度h21。第五方向z1和第六方向z2可为相同的方向。根据一些实施例，第一高度h11和第二高度h21可彼此相等。

场绝缘膜105可包围第一鳍型图案110和第二鳍型图案120的至少一部分。换句话说，场绝缘膜105可填充第一沟槽t1的至少一部分和第二沟槽t2的至少一部分。

在第一区i中，第一栅极绝缘膜205可在第二方向y1上延伸。第一栅极绝缘膜205可形成在第一鳍型图案110和场绝缘膜105上。例如，第一栅极绝缘膜205可沿着第一鳍型图案110的侧壁的一部分和场绝缘膜105的轮廓来形成。在第二区ii中，第二栅极绝缘膜215可在第四方向y2上延伸。第二栅极绝缘膜215可形成在第二鳍型图案120和场绝缘膜105上。例如，第二栅极绝缘膜215可沿着第二鳍型图案120的侧壁的一部分和场绝缘膜105的轮廓来形成。

在第一区i中，第一栅电极210可在第二方向y1上延伸。第一栅电极210可形成在第一栅极绝缘膜205上。在第二区ii中，第二栅电极220可在第四方向y2上延伸。第二栅电极220可形成在第二栅极绝缘膜215上。

参照图2b，第一有源区act1可限定在第一区i中。例如，第一有源区act1可由第一深沟槽dt1限定。第二有源区act2可限定在第二区ii中。例如，第二有源区act2可由第二深沟槽dt2限定。下文中，为了便于解释，未单独示出有源区，但是具有本发明构思的技术领域的普通技术人员可适当地地形成深沟槽，以限定有源区。

参照图3，在第一区i中，第一栅极间隔件gs1可在第一方向x1上间隔开。例如，第一栅极间隔件gs1可形成在第一栅电极210上，以在第一方向x1上间隔开。第一栅极绝缘膜205可沿着第一栅极间隔件gs1的至少一个侧壁延伸。在第二区ii中，第二栅极间隔件gs2可在第三方向x2上间隔开。例如，第二栅极间隔件gs2可形成在第二栅电极220上，以在第三方向x2上间隔开。第二栅极绝缘膜215可沿着第二栅极间隔件gs2的至少一个侧壁延伸。

在第一区i中，第一外延图案310可形成在第一鳍型图案110上。第一外延图案310可在第一方向x1上间隔开。在第一外延图案310下，将第一鳍型图案110的高度定义为第三高度h12。在第二区ii中，第二外延图案340可形成在第二鳍型图案120上。第二外延图案340可在第三方向x2上间隔开。在第二外延图案340下，将第二鳍型图案120的高度定义为第四高度h22。根据一些实施例，第三高度h12和第四高度h22可相等。第一外延图案310和第二外延图案340可为从第一栅极结构g1和第二栅极结构g2的底表面向上突出的抬高的源区和漏区，但是实施例不限于此。

在第一区i中，第一接触件ct1可形成在第一外延图案310上。第一接触件ct1可通过填充形成在第一外延图案310的至少一部分中的第一凹陷rc1来形成。将第一凹陷rc1的深度定义为第一深度d1。第一深度d1可为从第三层间绝缘膜370的底表面至第一凹陷rc1的下表面的深度。

在第二区ii中，第二接触件ct2可形成在第二外延图案340上。第二接触件ct2可通过填充形成在第二外延图案340的至少一部分中的第二凹陷rc2来形成。将第二凹陷rc2的深度定义为第二深度d2。第二深度d2可为从第三层间绝缘膜370的底表面至第二凹陷rc2的下表面的深度。根据一些实施例，第一深度d1和第二深度d2可相同。

第一层间绝缘膜330可形成在第一外延图案310和第一接触件ct1上。例如，第一层间绝缘膜330可形成在第一接触件ct1与第一栅极结构g1之间。然而，实施例不限于此，并且与示出的示例不同，第一层间绝缘膜330可不形成在第一接触件ct1与第一栅极结构g1之间。第二层间绝缘膜360可形成在第二外延图案340和第二接触件ct2上。例如，第二层间绝缘膜360可形成在第二接触件ct2与第二栅极结构g2之间。类似地，与示出的示例不同，第二层间绝缘膜360可不形成在第二接触件ct2与第二栅极结构g2之间。

第一栅极保护层320可形成在第一栅极结构g1上。第二栅极保护层350可形成在第二栅极结构g2上。第三层间绝缘膜370可形成在第一接触件ct1、第一层间绝缘膜330、第一栅极保护层320、第二接触件ct2、第二层间绝缘膜360和第二栅极保护层350上。

将参照图4至图7提供描述。为了便于解释，定义了一些术语。将其中场绝缘膜105与第一鳍型图案110的侧壁彼此接触的部分定义为场绝缘膜的第一上表面105u1。将其中场绝缘膜105与第二鳍型图案120的侧壁彼此接触的部分定义为场绝缘膜的第二上表面105u2。在第一外延图案310具有其中合并了多个外延图案的形状的情况下，通过将第一外延图案310的总体积除以合并的外延图案的数量来定义第一外延图案310的第一体积。例如，在图4的情况下，第一外延图案310的第一体积意指将第一外延图案310的总体积除以3的体积。另一方面，当第一外延图案310仅包括一个外延图案时，第一外延图案310的第一体积意指第一外延图案310的总体积。相似地，如果第二外延图案340仅包括一个外延图案，则第二外延图案340的第二体积意指第二外延图案340的总体积。在第一外延图案310具有其中合并了多个外延图案的形状的情况下，基于所述多个合并的外延图案之中的布置在最外侧的外延图案的第一中心线cl1，第一外延图案310的第三宽度w3意指邻近于第一中心线cl1的侧表面310s的宽度。当第一外延图案310仅包括一个外延图案时，基于第一外延图案310的第一中心线cl1，第一外延图案310的第三宽度w3意指邻近于第一中心线cl1的侧表面310s的宽度。当第二外延图案340仅包括一个外延图案时，基于第二外延图案340的第二中心线cl2，第二外延图案340的第四宽度w4意指邻近于第二中心线cl2的第二外延图案的侧表面340s的宽度。在第一外延图案310具有其中合并了多个外延图案的形状的情况下，通过将第一外延图案310与第一接触件ct1接触的总面积除以合并的外延图案的数量而获得的值来定义第一外延图案310与第一接触件ct1彼此接触的第一面积cta1。例如，在图4的情况下，其中第一外延图案310与第一接触件ct1接触的第一面积cta1意指通过将第一外延图案310与第一接触件ct1接触的总面积除以3而获得的面积。当第一外延图案310仅包括一个外延图案时，将第一外延图案310与第一接触件ct1接触的总面积定义为第一面积cta1。当第二外延图案340仅包括一个外延图案时，将第二外延图案340与第二接触件ct2接触的总面积定义为第二面积cta2。

参照图4至图6，在第一区i中，第一外延图案310可具有其中合并了多个外延图案的形状。第一外延图案310可从场绝缘膜的第一上表面105u1生长。将从第一沟槽t1的底表面至场绝缘膜的第一上表面105u1的高度定义为第五高度h1。根据一些实施例，第一鳍型图案110的第三高度h12可与第五高度h1相同，但是实施例不限于此。

在第二区ii中，第二外延图案340可从场绝缘膜的第二上表面105u2生长。从第二沟槽t2的底表面至场绝缘膜的第二上表面105u2的高度可为第六高度h2。根据一些实施例，第六高度h2可与第二鳍型图案120的第四高度h22不同。例如，如图4中所示，第六高度h2可小于第二鳍型图案120的第四高度h22。

因此，如以上参照图1至图6描述的，提供了一种集成电路装置，其包括位于衬底的第一区i中的第一鳍型图案。该第一鳍型图案110包括多个间隔开的鳍，其在第一方向上延伸并且具有由衬底中的第一沟槽限定的对应的侧壁。提供了第一栅极结构g1，其与第一鳍型图案交叉并在第二方向上延伸。第二鳍型图案设置在衬底的第二区ii中。第二鳍型图案120包括这样的鳍，其在第三方向上延伸并且具有由衬底中的第二沟槽限定的侧壁。提供了第二栅极结构g2，其与第二鳍型图案交叉并且在第四方向上延伸。提供了场绝缘膜105，其填充第一沟槽的至少一部分和第二沟槽的至少一部分。场绝缘膜105具有第一上表面和第二上表面，第一上表面与第一鳍型图案的至少一个侧壁接触并与第一沟槽的底部间隔开第五高度h1，第二上表面与第二鳍型图案的侧壁接触并且与第二沟槽的底部间隔开与第五高度h1不同的第六高度h2。还提供了第一外延图案310和第二外延图案340，第一外延图案310在所述多个鳍中的对应的鳍上延伸，并且至少部分地合并在一起成为单一外延图案310，第二外延图案340在第二鳍型图案上延伸。

可替换地，这些图示出了集成电路装置，其具有：第一finfet，其包括彼此平行地延伸的多个间隔开的鳍形沟道区110；以及第一栅极结构g1，其与多个间隔开的鳍形沟道区110叠置。提供了多个源极侧外延半导体区，其至少部分地合并在一起成为与所述多个间隔开的鳍形沟道区的源极侧端部接触的单一外延图案310。提供了源极接触件ct1，其通过所述多个源极侧外延半导体区电耦接至多个间隔开的鳍形沟道区110的源极侧端。

参照图7，在第一区i中，场绝缘膜105可包括第一栅极结构g1下方的第一部分105p1和第一部分105p1的至少一个侧壁上的第二部分105p2。场绝缘膜105的第一部分105p1可具有从衬底100的上表面至场绝缘膜105的上表面(或至第一栅极结构g1的底部)的第一厚度thk1，场绝缘膜105的第二部分105p2可具有从衬底100的上表面至场绝缘膜105的上表面的第二厚度thk2。第一厚度thk1和第二厚度thk2可相差第一阶差d3。在第二区ii中，场绝缘膜105可包括第二栅极结构g2下方的第三部分105p3和第三部分105p3的至少一个侧壁上的第四部分105p4。场绝缘膜105的第三部分105p3可具有从衬底100的上表面至场绝缘膜105的上表面(或者至第二栅极结构g2的底部)的第三厚度thk3，并且场绝缘膜105的第四部分105p4可具有从衬底100的上表面至场绝缘膜105的上表面的第四厚度thk4。第三厚度thk3和第四厚度thk4可相差第二阶差d4。

根据一些实施例，第五高度h1可大于第六高度h2。当第五高度h1大于第六高度h2时，第一阶差d3可小于第二阶差d4。由于第一外延图案310和第二外延图案340分别从场绝缘膜的第一上表面105u1和第二上表面105u2生长，因此第二外延图案340可从低于第一外延图案310的位置生长。因此，当第五高度h1大于第六高度h2或者当第一阶差d3小于第二阶差d4时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

为了改善集成度，有必要利用仅包括一个鳍的半导体结构。然而，如果仅包括一个鳍，则由于外延图案的体积减小，因此不会确保足够的驱动电流。然而，根据一些实施例，在第二区ii的半导体结构中，由于第二外延图案340的体积相对大，因此可增大从第二外延图案340施加至沟道区的应力。因此，在第二区ii中，可增大沟道区的迁移率。由于在第二区ii中沟道区的迁移率增大，因此可增大包括在第二区ii中的半导体结构的驱动电流。此外，其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2大于其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1，可减小第二外延图案340与第二接触件ct2之间的接触电阻。因此，虽然形成在第二区ii中的半导体结构仅包括一个鳍，但是由于第二外延图案340的第二体积(或第四宽度w4或第二面积cta2)大，因此可确保必要驱动电流。

图8至图16是用于解释根据一些实施例的半导体装置的示图。为了便于解释起见，将省略或简要解释与上述内容重复或相似的内容。

将参照图8描述根据一些实施例的半导体装置。与图2a和图2b中所示的示例不同，其余鳍120r可形成在衬底100的第二区ii中。其余鳍120r可通过剩下当形成第二鳍型图案120时去除的一部分鳍来形成。

将参照图1、图3和图9描述根据一些实施例的半导体装置。根据一些实施例，第一凹陷rc1的第一深度d1可为大于第二凹陷rc2的第二深度d2。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1至图7描述的半导体装置中减小了第二凹陷rc2的第二深度d2。此时，其中第一外延图案310与第一接触件ct1接触的第一面积cta1与其中第二外延图案340与第二接触件ct2接触的第二面积cta2相同。

根据一些实施例，由于第二凹陷rc2的第二深度d2小于第一凹陷rc1的第一深度d1，因此可减小形成第二凹陷rc2的负担。即，在将第二外延图案340与第二接触件ct2之间的接触电阻保持在第一外延图案310与第一接触件ct1之间的接触电阻的水平(level)的同时，可减小形成第二凹陷rc2的负担。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

将参照图1、图3和图10描述根据一些实施例的半导体装置。根据一些实施例，第二接触件ct2可被形成为覆盖第二外延图案340的一个侧壁。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1至图7描述的半导体装置中改变了第二接触件ct2的形状。此时，可增大其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

根据一些实施例，可减小第二外延图案340与第二接触件ct2之间的接触电阻。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

将参照图1、图3和图11描述根据一些实施例的半导体装置。根据一些实施例，第二接触件ct2可延伸至场绝缘膜105的上表面。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1至图7描述的半导体装置中改变了第二接触件ct2的形状。此时，可增大其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

将参照图1、图12和图13描述根据一些实施例的半导体装置。根据一些实施例，第一鳍型图案110的第三高度h12可大于第二鳍型图案120的第四高度h22。根据一些实施例，当减小从第二沟槽t2的底表面至场绝缘膜的第二上表面105u2的第六高度h2时，也可减小第二鳍型图案120的第四高度h22。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1可小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

将参照图1、图12和图14描述根据一些实施例的半导体装置。根据一些实施例，第一凹陷rc1的第一深度d1可大于第二凹陷rc2的第二深度d2。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1、图12和图13的半导体装置中减小了第二凹陷rc2的第二深度d2。其中第一外延图案310与第一接触件ct1接触的第一面积cta1可与其中第二外延图案340与第二接触件ct2接触的第二面积cta2相同。第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

将参照图1、图12和图15描述根据一些实施例的半导体装置。根据一些实施例，第二接触件ct2可被形成为覆盖第二外延图案340的一个侧壁。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1、图12和图13描述的半导体装置中改变了第二接触件ct2的形状。由于第二接触件ct2包围第二外延图案340的一个侧壁，因此可增大其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

将参照图1、图12和图16描述根据一些实施例的半导体装置。根据一些实施例，第二接触件ct2可延伸至场绝缘膜105的上表面。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在利用图1、图12和图13描述的半导体装置中改变了第二接触件ct2的形状。此时，可增大其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

图17是用于描述根据一些实施例的半导体装置的示例性布局图。图18至图20是沿着图17的线j-j’和线k-k’截取的剖视图。为了便于解释，省略了第一接触件ct1、第二接触件ct2和第一层间绝缘膜330至第三层间绝缘膜370。另外，为了便于解释起见，将省略或简要解释叠置或相似的内容。

参照图17，在下表面上具有第一宽度w1的第一鳍型图案110可在第一方向x1上延伸，并且在下表面上具有第二宽度w2的第二鳍型图案120可在第三方向x2上延伸。第一宽度w1和第二宽度w2可彼此不同。例如，如图所示，第二宽度w2可大于第一宽度w1。第一栅极结构g1可与第一鳍型图案110交叉并且在第二方向y1上延伸。第二栅极结构g2可与第二鳍型图案120交叉并且在第四方向y2上延伸。

将参照图17和图18描述根据一些实施例的半导体装置。根据一些实施例，第一鳍型图案110的第三高度h12和第二鳍型图案120的第四高度h22可相同。此外，从第一沟槽t1的底表面至场绝缘膜的第一上表面105u1的第五高度h1可与从第二沟槽t2的底表面至场绝缘膜的第二上表面105u2的第六高度h2相同。然而，第一鳍型图案110的下表面的第一宽度w1可小于第二鳍型图案120的下表面的第二宽度w2。因此，其中第一鳍型图案110与第一外延图案310接触的面积可小于其中第二鳍型图案120与第二外延图案340接触的面积。换句话说，第一外延图案310的底表面在第二方向y1上的宽度可小于第二外延图案340的底表面在第四方向y2上的宽度。由于第一外延图案310和第二外延图案340在相同的方向上(即，以相同的角度)生长，因此底表面宽度较小的第一外延图案310的第一体积可小于第二外延图案340的第二体积。相似地，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1可小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

将参照图17和图19描述根据一些实施例的半导体装置。根据一些实施例，从第一沟槽t1的底表面至场绝缘膜的第一上表面105u1的第五高度h1可大于从第二沟槽t2的底表面至场绝缘膜的第二上表面105u2的第六高度h2。换句话说，可形成根据一些实施例的半导体装置，使得与利用图17和图18的半导体装置相比，场绝缘膜的第二上表面105u2的第六高度h2更低。根据一些实施例，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1可小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

将参照图17和图20描述根据一些实施例的半导体装置。根据一些实施例，第一鳍型图案110的第三高度h12可大于第二鳍型图案120的第四高度h22。换句话说，可形成根据一些实施例的半导体装置，使得与利用图17和图19描述的半导体装置相比，第二鳍型图案120的第四高度h22更低。根据一些实施例，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1可小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

图21是用于示出根据一些实施例的半导体装置的示例性布局图。图22至图30是用于解释根据一些实施例的半导体装置的示例性剖视图。为了便于解释起见，将省略或简要解释叠置或相似的内容。

参照图21，在衬底100的第一区i中，第一鳍型图案110可由第一沟槽t1限定。例如，第一鳍型图案110的侧壁可由第一沟槽t1限定。第一鳍型图案110可在第一方向x1上延伸。在衬底100的第二区ii中，第二鳍型图案120可由第二沟槽t2限定。例如，第二鳍型图案120的侧壁可由第二沟槽t2限定。第二鳍型图案120可在第三方向x2上延伸。根据一些实施例，第一鳍型图案110和第二鳍型图案120中的每一个可包括一个鳍。沿着图21的线c-c’和线d-d’截取的剖视图可与上述图3或图12相同。

将参照图21、图22和图23描述根据一些实施例的半导体装置。根据一些实施例，第一鳍型图案110的第一高度h11可与第二鳍型图案120的第二高度h21相同。另外，第一鳍型图案110的第三高度h12可与第二鳍型图案120的第四高度h22相同。此外，第一鳍型图案110的下表面的第一宽度w1可与第二鳍型图案120的下表面的第二宽度w2相同。

根据一些实施例，从第一沟槽t1的底表面至场绝缘膜的第一上表面105u1的第五高度h1可大于从第二沟槽t2的底表面至场绝缘膜的第二上表面105u2的第六高度h2。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。另外，其中第一外延图案310和第一接触件ct1彼此接触的第一面积cta1可小于其中第二外延图案340和第二接触件ct2彼此接触的第二面积cta2。

根据一些实施例，第一鳍型图案110和第二鳍型图案120二者可包括单个鳍。然而，第一外延图案310的第一体积可小于第二外延图案340的第二体积。在集成度相对高的情况下，存在体积大于第一外延图案310的体积的第二外延图案340会与邻近的半导体结构短路的可能性。因此，包括在第一区i中的半导体结构可设置在集成度相对高的区(例如，sram区)中，并且包括在第二区ii中的半导体结构可设置在集成度相对低的区(例如，逻辑区)中。

将参照图21、图22和图24描述根据一些实施例的半导体装置。根据一些实施例，第一凹陷rc1的第一深度d1可大于第二凹陷rc2的第二深度d2。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图23描述的半导体装置中减小了第二凹陷rc2的第二深度d2。此时，其中第一外延图案310与第一接触件ct1接触的第一面积cta1可与其中第二外延图案340与第二接触件ct2接触的第二面积cta2相同。根据一些实施例，第一外延图案310的第一体积可小于第二外延图案340的第二体积。另外，第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。

将参照图21、图22和图25描述根据一些实施例的半导体装置。根据一些实施例，第一接触件ct1和第二接触件ct2中的每一个可被形成为覆盖第一外延图案310和第二外延图案340的侧壁的一部分。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图23描述的半导体装置中改变了第一接触件ct1和第二接触件ct2的形状。

将参照图21、图22和图26描述根据一些实施例的装置。根据一些实施例，第一接触件ct1和第二接触件ct2中的每一个可延伸至场绝缘膜105，并且可与场绝缘膜105接触。换句话说，根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图25描述的半导体装置中改变了第一接触件ct1和第二接触件ct2的形状。

将参照图21、图22和图27描述根据一些实施例的半导体装置。根据一些实施例，第一鳍型图案110的第三高度h12可大于第二鳍型图案120的第四高度h22。根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图23描述的半导体装置中减小了第二鳍型图案120的第四高度h22。

将参照图21、图22和图28描述根据一些实施例的半导体装置。根据一些实施例，第一凹陷rc1的第一深度d1可大于第二凹陷rc2的第二深度d2。根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图24描述的半导体装置中减小了第二鳍型图案120的第四高度h22。

将参照图21、图22和图29描述根据一些实施例的半导体装置。根据一些实施例，第一接触件ct1和第二接触件ct2中的每一个被形成为覆盖第一外延图案310和第二外延图案340的侧壁的一部分。根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图25描述的半导体装置中减小了第二鳍型图案120的第四高度h22。

将参照图21、图22和图30描述根据一些实施例的半导体装置。根据一些实施例，第一接触件ct1和第二接触件ct2中的每一个延伸至场绝缘膜105，并且可与场绝缘膜105接触。根据一些实施例的半导体装置可为这样的半导体装置：其中，在参照图21、图22和图26描述的半导体装置中减小了第二鳍型图案120的第四高度h22。

图31是用于解释根据一些实施例的半导体装置的示例性布局图。图32至图34是沿着图31的线p-p’和线q-q’截取的剖视图。为了便于解释，省略了第一接触件ct1、第二接触件ct2和第一层间绝缘膜330至第三层间绝缘膜370。另外，为了便于解释起见，将省略或简要解释叠置或相似的内容。

参照图31，在下表面上具有第一宽度w1的第一鳍型图案110可在第一方向x1上延伸，在下表面上具有第二宽度w2的第二鳍型图案120可在第三方向x2上延伸。第二宽度w2可大于第一宽度w1。第一鳍型图案110可由第一沟槽t1限定，第二鳍型图案120可由第二沟槽t2限定。第一鳍型图案110和第二鳍型图案120可仅包括一个鳍。第一栅极结构g1可与第一鳍型图案110交叉，并且在第二方向y1上延伸。第二栅极结构g2可与第二鳍型图案120交叉，并且在第四方向y2上延伸。

除了第一鳍型图案110包括单个鳍之外，根据图32的半导体装置可与根据图18的半导体装置相似。除了第一鳍型图案110包括单个鳍之外，根据图33的半导体装置可与根据图19的半导体装置相似。除了第一鳍型图案110包括单个鳍之外，根据图34的半导体装置可与根据图20的半导体装置相似。因此，将省略图32至图34的详细描述。

图35至图37是用于解释根据一些实施例的用于区分第一鳍型图案的下表面的第一宽度和第二鳍型图案的下表面的第二宽度的方法的示例性图。参照图35，在衬底100的第一区i和第二区ii中形成各自在第一方向x1和第三方向x2上延伸的半导体图案3510。在第一区i中，在半导体图案3510的两个侧壁上形成具有第五宽度w5的第一掩模图案3520。在第二区ii中，在半导体图案3510的两个侧壁上形成具有第六宽度w6的第二掩模图案3530。根据一些实施例，第五宽度w5和第六宽度w6可彼此不同。例如，第五宽度w5可小于第六宽度w6。例如，在衬底100的第一区i和第二区ii中形成第五宽度w5的第一掩模图案3520，并且可用硬掩模覆盖衬底100的第一区i。接着，可对形成在衬底100的第二区ii中的第一掩模图案3520执行额外的气相沉积(或外延)工艺，从而形成大于第五宽度w5的第六宽度w6的第二掩模图案3530。在另一示例中，在衬底100的第一区i和第二区ii中形成第六宽度w6的第二掩模图案3530，并且可用硬掩模覆盖衬底100的第二区ii。接着，可对形成在衬底的第一区i中的第二掩模图案3530执行额外的蚀刻工艺，从而形成第五宽度w5的第一掩模图案3520。然而，实施例不限于此，并且具有本发明构思的技术领域中的普通知识的人员可适当地形成第五宽度w5的第一掩模图案3520和第六宽度w6的第二掩模图案3530。

参照图36，去除形成在衬底100的第一区i和第二区ii上的半导体图案3510。在第一区i中，利用第一掩模图案3520形成第一沟槽t1。在第二区ii中，利用第二掩模图案3530形成第二沟槽t2。第一沟槽t1和第二沟槽t2可在同一工艺中形成，但是实施例不限于此。

参照图37，可通过去除第一掩模图案3520来形成第一鳍型图案110。可通过去除第二掩模图案3530并通过去除形成在衬底100的第二区ii中的一部分鳍来形成第二鳍型图案120。

图38至图42是用于解释根据一些实施例的制造半导体装置的方法的示例性图。参照图38，在衬底100的第一区i中形成第一鳍型图案110，在衬底100的第二区ii中形成第二鳍型图案120。接着，将场绝缘膜105形成为包围第一鳍型图案110和第二鳍型图案120的一部分。例如，通过填充第一沟槽t1和第二沟槽t2的至少一部分，可形成场绝缘膜105。

参照图39，形成了与第一鳍型图案110交叉的第一虚设栅极结构dg1和与第二鳍型图案120交叉的第二虚设栅极结构dg2。第一虚设栅极结构dg1可包括第一虚设栅极间隔件ds1、第一虚设栅电极de1和第一封盖膜cp1。第二虚设栅极结构dg2可包括第二虚设栅极间隔件ds2、第二虚设栅电极de2和第二封盖膜cp2。

参照图40，利用第一虚设栅极结构dg1和第二虚设栅极结构dg2在第一区i和第二区ii中形成第一外延区。

参照图41，形成覆盖衬底100的第一区i的第一硬掩模4110，并且利用第二虚设栅极结构dg2执行额外蚀刻工艺。例如，蚀刻第二区ii的第一外延区，以形成第二外延区。第一区i的第一外延区可为其中形成了第一外延图案310的区，第二区ii的第二外延区可为其中形成了第二外延图案340的区。当形成第二外延区时，蚀刻第二区ii的场绝缘膜105，并且减小场绝缘膜的第二上表面105u2的第六高度h2。虽然附图中示出了当形成第二外延区时未蚀刻第二鳍型图案120，但是实施例不限于此。例如，在一些实施例中，当形成第二外延区时，也蚀刻第二鳍型图案120，并且可减小第二鳍型图案120的第四高度h22。

参照图42，去除第一区i的第一硬掩模4110，并且形成第一外延图案310和第二外延图案340。此时，第一外延图案310的第一体积可小于第二外延图案340的第二体积，并且第一外延图案310的第三宽度w3可小于第二外延图案340的第四宽度w4。场绝缘膜105的第一部分105p1与第二部分105p2之间的第一阶差d3可小于场绝缘膜105的第三部分105p3与第四部分105p4之间的第二阶差d4。

在结束详细描述时，本领域技术人员将理解，在基本不脱离本发明构思的原理的情况下，可对优选实施例作出许多改变和修改。因此，仅按照一般和描述性含义而非出于限制的目的来使用本发明的公开的优选实施例。