半导体器件及其形成方法与流程

本发明的实施例涉及半导体器件及其形成方法。

背景技术：

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。大部分情况下，集成密度的改进来自最小部件尺寸的反复减小，这允许更多的组件集成到给定的区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的一个示例是叠层封装(pop)技术。在pop器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部上，以提供高水平的集成和组件密度。pop技术通常能够在印刷电路板(pcb)上生产功能增强且占用面积小的半导体器件。

技术实现要素：

本发明的实施例提供了一种半导体器件，包括：第一封装组件，包括：第一集成电路管芯；第一密封剂，至少部分地围绕所述第一集成电路管芯；和再分布结构，位于所述第一密封剂上并且耦合至所述第一集成电路管芯；第二封装组件，接合到所述第一封装组件，所述第二封装组件包括：集成无源器件；和第二密封剂，至少部分地围绕所述集成无源器件；以及电源模块，通过所述第二封装组件附接到所述第一封装组件。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：形成第一封装组件，其中，形成所述第一封装组件包括：将第一集成无源器件附接到第一再分布结构；用密封剂密封所述第一集成无源器件；和在所述第一集成无源器件和所述密封剂上方形成第二再分布结构；将电源模块附接到所述第二再分布结构；以及将所述第一再分布结构接合到第二封装组件的第三再分布结构，所述第二封装组件包括耦合到所述第三再分布结构的第一集成电路管芯。

本发明的又一实施例提供了一种半导体器件，包括：第一封装件，所述第一封装件包括多个集成电路管芯；多个电源模块，位于所述第一封装件上方，每个所述电源模块在垂直于所述第一封装件的主表面的方向上直接设置在所述集成电路管芯上方；以及多个封装组件，插入在所述集成电路管芯和所述电源模块之间，每个所述封装组件包括集成无源器件(ipd)。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图4、图5a、图5b、图6至图15、图16a至图16c、图17a至图17c、图18a至图18e示出了根据一些实施例的在形成第一封装件的工艺期间的中间步骤的截面图。

图19至图24示出了根据一些实施例的在形成晶圆上系统(sow)封装件的工艺期间的中间步骤的截面图。

图25至图32示出了根据一些实施例的在形成封装器件的工艺期间的中间步骤的截面图。

图33至图38示出了根据一些实施例的封装器件的顶视图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考数字和/或字母。该重复是为了简单的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。

尽管以下详细描述了实施例，但是本文提供了本发明的一般描述。在一般意义上，本文描述的实施例提供了一种封装件，其中，通过将ipd封装件堆叠在电源模块(有时称为插座)和集成扇出(info)结构之间，集成无源器件(ipd)被封装并集成到晶圆上系统(sow)封装件(例如，超大型扇出晶圆级封装件)中。实施例sow封装件可以在10000mm²或更大的封装面积中包括互连功能管芯的任何组合。例如，sow封装件内的互连功能管芯可以提供完整电气系统的每个组件，以在数据中心应用、服务器应用中提供高性能计算(hpc)(例如，人工智能(ai)服务器的加速器、云计算系统、边缘计算系统等)。电源模块可以通过ipd封装件连接到sow封装件的功能管芯。每个电源模块可以为sow封装件内的单个功能管芯或多个功能管芯提供电源管理。

本文描述的一些或所有实施例的有利特征可以包括ipd和功能管芯之间的较短距离，这可以增强配电网络(pdn)性能。一些实施例可以提供3d堆叠的ipd与info工艺的集成，从而使得实施例的采用是可行的。在一些实施例中，ipd的3d堆叠避免了需要从插座表面(例如，封装件的占用面积)去除球栅阵列(bga)连接件的需要，允许通过用于电流处理的增加的面积(例如，更多的bga连接件)来改善电流处理。

图1至图16c示出了根据一些实施例的在形成第一封装组件100的工艺期间的中间步骤的截面图。根据各个实施例，第一封装组件100是包括一个或多个ipd的ipd封装件，ipd封装件可以在模块(例如，图17a至图17c所示的模块160)和sow封装件(例如，图24所示的sow封装件400)之间实现。图1示出了第一封装区域101a和第二封装区域101b，其中可以封装一个或多个ipd，诸如下面参考图4讨论的ipd50a。

在图1中，提供了载体衬底102，并且在载体衬底102上形成释放层104。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可以在载体衬底102上同时形成多个封装件。

释放层104可以由基于聚合物的材料形成，其可以与载体衬底102一起从将在后续步骤中形成的上面的结构中去除。在一些实施例中，释放层104是基于环氧的热释放材料，在加热时失去其粘合特性，例如光热转换(lthc)释放涂层。在其他实施例中，释放层104可以是紫外线(uv)胶，当暴露于uv光时失去其粘合性。释放层104可以以液体的形式分配并固化，可以是层压在载体衬底102上的层压膜等。释放层104的顶面可以是水平的并且可以具有高度的平坦度。

在图2中，可以在释放层104上形成背侧再分布结构106。在所示的实施例中，背侧再分布结构106包括介电层108、金属化图案110(有时称为再分布层或再分布线)和介电层112。背侧再分布结构106是可选的。在一些实施例中，代替背侧再分布结构106，在释放层104上形成没有金属化图案的介电层。

介电层108可以形成在释放层104上。介电层108的底面可以与释放层104的顶面接触。在一些实施例中，介电层108可以由聚合物形成，例如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等。在其他实施例中，介电层108由以下材料形成：诸如氮化硅的氮化物；氧化物，例如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)等。介电层108可以通过任何可接受的沉积工艺形成，诸如旋涂、化学气相沉积(cvd)、层压等或它们的组合。

可以在介电层108上形成金属化图案110。作为示例，可以通过首先在介电层108上方形成晶种层来形成金属化图案110。在一些实施例中，晶种层是金属层，可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如物理气相沉积(pvd)等形成晶种层。然后，在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。光刻胶的图案对应于金属化图案110。图案化形成穿过光刻胶的开口以暴露出晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括诸如铜、钛、钨、铝等的金属。然后去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等的工艺)来去除光刻胶。一旦去除了光刻胶，就可以使用可接受的蚀刻工艺(例如湿蚀刻或干蚀刻)来去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成金属化图案110。

介电层112可以形成在金属化图案110和介电层108上。在一些实施例中，介电层112由聚合物形成，该聚合物可以是诸如pbo、聚酰亚胺、bcb等的光敏材料，可以使用光刻掩模来图案化光敏材料。在其他实施例中，介电层112由以下材料形成：诸如氮化硅的氮化物；氧化物，例如氧化硅、psg、bsg、bpsg等。介电层112可以通过旋涂、层压、cvd等或它们的组合来形成。介电层112可以被图案化以形成暴露金属化图案110的一部分的开口114。可以通过可接受的工艺来执行图案化，例如当介电层112是光敏材料时通过将介电层112暴露于光，或通过使用例如各向异性蚀刻的蚀刻。在其中介电层112是光敏材料的实施例中，可以在暴露于光之后显影介电层112。

应当理解，背侧再分布结构106可以包括任何数量的介电层和金属化图案。如果要形成更多的介电层和金属化图案，则可以重复上述步骤和工艺。金属化图案可以包括导线和导电通孔。可以在形成金属化图案期间通过在下面的介电层的开口中形成晶种层和金属化图案的导电材料来形成导电通孔。导电通孔可以互连并电耦合金属化图案的各种导线。

在图3中，通孔116形成在开口114中并在背侧再分布结构106的最顶部介电层(例如，图3所示的实施例中的介电层112)之上延伸。作为示例，可以通过首先在背侧再分布结构106上方(例如在介电层112和金属化图案110的由开口114暴露的部分上)形成晶种层来形成通孔116。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如pvd等形成晶种层。在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。光刻胶的图案对应于通孔116。图案化形成穿过光刻胶的开口以暴露出晶种层。导电材料形成在光刻胶的开口中和晶种层的暴露部分上。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等的工艺)来去除光刻胶。一旦去除了光刻胶，就可以使用可接受的蚀刻工艺(例如湿蚀刻或干蚀刻)来去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成通孔116。

在图4中，通过粘合剂118将包括ipd50a、离散的无源器件50b和有源器件管芯50c的管芯50粘附到介电层112。将所需类型和数量的管芯50粘附到第一封装区域101a和第二封装区域101b中的每个中。在各个实施例中，诸如ipd50a和离散的无源器件50b的无源器件可以在第一封装区域101a和第二封装区域101b中的每一个中占据大于50％的面积。在所示的实施例中，多个管芯50彼此相邻地粘附。下面分别相对于图5a和图5b更详细地描述了ipd50a和有源器件管芯50c。

离散的无源器件50b可以包括例如一个或多个离散的电容器、电感器、其组合等。当多个离散的无源器件50b设置在第一封装区域101a和第二封装区域101b的每一个中时，离散的无源器件50b可以以堆叠配置(如图所示)接合在一起或直接并排地设置在背侧再分布结构106上。如图4所示，每个离散的无源器件50b可以包括半导体衬底52b、延伸穿过半导体衬底52b的通孔53b、设置在半导体衬底52b和通孔53b上的焊盘62b、设置在半导体衬底52b和焊盘62b上的钝化层64b以及延伸穿过钝化层64b的管芯连接件66b。离散的无源器件50b和有源器件管芯50c是可选的，并且在一些实施例中，离散的无源器件50b和/或有源器件管芯50c可以从第一封装件区101a和/或第二封装区101b中省略。

ipd50a、离散的无源器件50b和有源器件管芯50c可以具有不同的尺寸(例如，不同的高度和/或表面积)，或者可以具有相同的尺寸(例如，相同的高度和/或表面积)。第一封装区域101a和第二封装区域101b中的通孔116可用的空间可能是有限的，特别是当ipd50a、离散的无源器件50b和有源器件管芯50c包括具有大占用面积的器件时，例如soc。当第一封装区域101a和第二封装区域101b具有可用于通孔116的有限空间时，使用背侧再分布结构106允许改进的互连布置。

粘合剂118位于ipd50a、离散的无源器件50b和有源器件管芯50c的背侧上，并且将ipd50a、离散的无源器件50b和有源器件管芯50c粘附到背侧再分布结构106，例如粘附到介电层112。粘合剂118可以是任何合适的粘合剂、环氧树脂、管芯附接膜(daf)等。粘合剂118可以被施加到ipd50a、离散的无源器件50b和有源器件管芯50c的背侧，或者可以被施加在载体衬底102上的介电层112的表面上方。例如，可以在分割以分隔开ipd50a、离散无源器件50b和有源器件管芯50c之前，将粘合剂118施加到ipd50a、离散无源器件50b和有源器件管芯50c的背侧。

图5a示出了根据一些实施例的ipd50a。ipd50a可以包括各种无源器件，例如平衡-不平衡转换器、耦合器、分配器、滤波器、双工器、电感器、电容器、电阻器等。在一些实施例中，ipd50a可以是多层陶瓷电容器(mlcc)、线圈电感器、薄膜电阻器等。根据一些实施例，在ipd50a中不存在诸如晶体管或二极管的有源器件。

ipd50a可以形成在晶圆中，该晶圆可以包括在后续步骤中被分割以形成多个ipd50a的不同的器件区域。ipd50a可以根据适用的制造工艺来处理以形成集成电路。例如，ipd50a可以包括半导体衬底52a，例如掺杂或未掺杂的硅，或者绝缘体上半导体(soi)衬底的有源层。半导体衬底52a可以包括诸如锗的其他半导体材料；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp的合金半导体；或它们的组合。也可以使用其他衬底，例如多层或梯度衬底。半导体衬底52a具有有源表面(例如，在图5a中面向上的表面)，有时被称为前侧；以及非有源表面(例如，在图5a中面向下的表面)，有时被称为背侧。

层间电介质(ild)56a形成在半导体衬底52a的前侧上方。ild56a可包括由诸如磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)等的材料形成的一个或多个介电层。

在ild56a上方包括互连结构60a。互连结构60a可以用于互连ipd50a中包括的各种无源器件。互连结构60a可以进一步限定ipd50a中包括的各种无源器件。例如，互连结构60a的区域70a可以限定电阻器，互连结构60a的区域70b可以限定电容器，并且互连结构60a的区域70c可以限定电感器。然而，区域70a、70b和70c中的每一个可以限定ipd50a的任何无源器件。

互连结构60a可以由例如ilda56上的介电层中的金属化图案形成。金属化图案包括在一个或多个低k介电层中形成的金属线和通孔。互连结构60a的金属化图案电耦合到ipd50a的无源器件。

ipd50a进一步包括焊盘62a，例如铝焊盘，形成至焊盘62a的外部连接。焊盘62a位于ipd50a的前侧上，例如在互连结构60a中和/或上。一个或多个钝化膜64a位于ipd50a上，例如在互连结构60a和焊盘62a的一部分上。开口穿过钝化膜64a延伸到焊盘62a。诸如导电柱(例如，由诸如铜的金属形成)的管芯连接件66a延伸穿过钝化膜64a中的开口，并且物理地和电耦合至相应的焊盘62a。管芯连接件66a可以通过例如镀等形成。管芯连接件66a将ipd50a的相应的无源器件电耦合到外部器件。

可选地，焊料区域(例如，焊球或焊料凸块)可以设置在焊盘62a上。焊球可以用于在ipd50a上执行芯片探针(cp)测试。可以对ipd50a执行cp测试，以确定ipd50a是否是已知良好管芯(kgd)。因此，仅封装经过后续处理的kgd的ipd50a，并且不封装未通过cp测试的管芯。在测试之后，可以在随后的处理步骤中去除焊料区域。

介电层68a可以包括在ipd50a的前侧，例如钝化膜64a和芯片连接件66a上。介电层68a横向地密封管芯连接件66a，并且介电层68a与ipd50a横向共末端。最初，介电层68a可以掩埋管芯连接件66a，使得介电层68a的最顶表面位于管芯连接件66a的最顶表面之上。在焊料区域设置在管芯连接件66a上的一些实施例中，介电层68a也可以掩埋焊料区域。可选地，可以在形成介电层68a之前去除焊料区域。

介电层68a可以是诸如pbo、聚酰亚胺、bcb等的聚合物；氮化物，例如氮化硅等；氧化物，例如氧化硅、psg、bsg、bpsg等；或它们的组合。介电层68a可以通过例如旋涂、层压、化学气相沉积(cvd)等形成。在一些实施例中，在ipd50a的形成期间，管芯连接件66a通过介电层68a暴露。在一些实施例中，管芯连接件66a在随后的用于封装ipd50a的工艺期间保持掩埋并暴露。暴露管芯连接件66a可以去除管芯连接件66a上可能存在的任何焊料区域。

在一些实施例中，ipd50a可以是包括多个半导体衬底52a的堆叠器件。在这样的实施例中，ipd50a包括通过衬底通孔(tsv)互连的多个半导体衬底52a。每个半导体衬底52a可以具有互连结构60a。

图5b示出了根据一些实施例的有源器件管芯50c。有源器件管芯50c将在后续处理中被封装以形成集成电路封装件。有源器件管芯50c可以是逻辑管芯(例如，中央处理单元(cpu)、图形处理单元(gpu)、片上系统(soc)、应用处理器(ap)、微控制器等)、存储器管芯(例如，动态随机存取存储器(dram)管芯、静态随机存取存储器(sram)管芯、高带宽存储器(hbm)管芯等)、输入/输出(i/o)界面管芯、电源管理管芯(例如，管芯管理集成电路(pmic)管芯等)、射频(rf)管芯、传感器管芯、微机电系统(mems))管芯、信号处理管芯(例如，数字信号处理(dsp)管芯等)、前端管芯(例如，模拟前端(afe)管芯等)等或它们的组合。

有源器件管芯50c可以形成在晶圆中，晶圆可以包括在后续步骤中被分割以形成多个有源器件管芯的不同的器件区域。可以根据适用的制造工艺来处理有源器件管芯50c，以形成集成电路。例如，有源器件管芯50c包括诸如掺杂或未掺杂的硅的半导体衬底52c，或者绝缘体上半导体(soi)衬底的有源层。半导体衬底52c可以包括诸如锗的其他半导体材料；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas，gainp和/或gainasp；或它们的组合。也可以使用其他衬底，例如多层或梯度衬底。半导体衬底52c具有有源表面(例如，在图5b中面向上的表面)，有时被称为前侧；以及非有源表面(例如，在图5b中面向下的表面)，有时被称为背侧。

器件54可以形成在半导体衬底52的前侧处。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ild)56c形成在半导体衬底52c的前侧上方。ild56c围绕并且可以覆盖器件54。ild56c可以包括一个或多个介电层，该介电层由诸如磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)等材料形成。

导电插塞58延伸穿过ild56c以电和物理地耦合器件54。例如，当器件54是晶体管时，导电插塞58可以耦合晶体管的栅极和源极/漏极区。导电插塞58可以由钨、钴、镍、铜、银、金、铝等或它们的组合形成。在ild56c和导电插塞58上方包括互连结构60c。互连结构60c将器件54互连以形成集成电路。互连结构60c可以由例如ild56c上的介电层中的金属化图案形成。金属化图案包括形成在一个或多个低k介电层中的金属线和通孔。互连结构60c的金属化图案通过导电插塞58电耦合到器件54。

有源器件管芯50c还包括焊盘62c，例如铝焊盘，形成至焊盘62c的外部连接。焊盘62c位于有源器件管芯50c的有源侧上，例如在互连结构60c中和/或上。一个或多个钝化膜64c位于有源器件管芯50c上，例如在互连结构60c和焊盘62c的一部分上。开口穿过钝化膜64c延伸到焊盘62c。诸如导电柱(例如，由诸如铜的金属形成)的管芯连接件66c延伸穿过钝化膜64c中的开口，并且物理地和电耦合至相应的焊盘62c。管芯连接件66c可以通过例如镀等形成。管芯连接件66c电耦合有源器件管芯50c的相应的集成电路。

可选地，焊料区域(例如，焊球或焊料凸块)可以设置在焊盘62c上。焊球可以用于在有源器件管芯50c上执行芯片探针(cp)测试。可以对有源器件管芯50c执行cp测试，以确定有源器件管芯50c是否是已知良好管芯(kgd)。因此，仅封装经过后续处理的kgd的有源器件管芯50c，并且不封装未通过cp测试的管芯。在测试之后，可以在随后的处理步骤中去除焊料区域。

介电层68c可以位于有源器件管芯50c的前侧上，例如在钝化膜64c和管芯连接件66c上。介电层68c横向地密封芯片连接件66c，并且介电层68c与有源器件芯片50c横向共末端。最初，介电层68c可以掩埋管芯连接件66c，使得介电层68c的最顶表面位于管芯连接件66c的最顶表面之上。在焊料区域设置在管芯连接件66c上的一些实施例中，介电层68c也可以掩埋焊料区域。可选地，可以在形成介电层68c之前去除焊料区域。

介电层68c可以是诸如pbo、聚酰亚胺、bcb等的聚合物；氮化物，例如氮化硅等；氧化物，例如氧化硅、psg、bsg、bpsg等；或它们的组合。介电层68c可以例如通过旋涂、层压、cvd等形成。在一些实施例中，在有源器件管芯50c的形成期间，管芯连接件66c通过介电层68c暴露。在一些实施例中，管芯连接件66c保持掩埋并在随后的封装有源器件管芯50c的工艺期间暴露。暴露管芯连接件66c可以去除管芯连接件66c上可能存在的任何焊料区域。

在一些实施例中，有源器件管芯50c是包括多个半导体衬底52c的堆叠器件。例如，有源器件管芯50c可以是包括多个存储器管芯的诸如混合存储立方体(hmc)模块、高带宽存储器(hbm)模块的存储器器件。在这样的实施例中，有源器件管芯50c包括通过衬底通孔(tsv)互连的多个半导体衬底52c。每个半导体衬底52c可以具有互连结构60c。

在图6中，在管芯50和通孔116上和周围形成密封剂120。在形成之后，密封剂120密封通孔116、ipd50a、离散的无源器件50b和有源器件管芯50c。密封剂120可以是模塑料、环氧树脂等。密封剂120可以通过压缩模制、传递模制等方式施加，并且可以形成在载体衬底102上，使得通孔116和/或ipd50a、离散的无源器件50b和有源器件管芯50c被掩埋或覆盖。密封剂120还形成在ipd50a、离散的无源器件50b和有源器件管芯50c之间的间隙区域中。密封剂120可以以液体或半液体形式被施加并且随后被固化。

在图7中，对密封剂120执行平坦化工艺以暴露通孔116和管芯连接件66a、66b和66c。平坦化工艺还可以去除通孔116、介电层68a和68c和/或管芯连接件66a、66b和66c的材料，直到管芯连接件66a、66b和66c以及通孔116暴露。在平坦化工艺之后，通孔116、管芯连接件66a、66b和66c、介电层68a和68c以及密封剂120的顶面可以彼此齐平(例如，共面)。平坦化工艺可以是例如化学机械抛光(cmp)工艺、磨削工艺、回蚀刻工艺等。在一些实施例中，例如，如果通孔116和/或管芯连接件66a、66b和66c已经暴露，则可以省略平坦化工艺。

在图8至图11中，在密封剂120、通孔116、ipd50a、离散无源器件50b和有源器件管芯50c上方形成前侧再分布结构122(参见图11)。前侧再分布结构122包括介电层124、128、132和136；以及金属化图案126、130和134。金属化图案也可以称为再分布层或再分布线。图11所示的前侧再分布结构122包括三层金属化图案和四层介电层；然而，在前侧再分布结构122中可以包括更多或更少的金属化图案和介电层。如果要形成更少的介电层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。

在图8中，介电层124沉积在密封剂120、通孔116和管芯连接件66a、66b和66c上。在一些实施例中，介电层124由诸如pbo、聚酰亚胺、bcb等的光敏材料形成，可以使用光刻掩模来图案化光敏材料。介电层124可以通过旋涂、层压、cvd等或它们的组合来形成。然后图案化介电层124。图案形成开口，该开口暴露通孔116和管芯连接件66a、66b和66c的一部分。图案化可以通过可接受的工艺，例如当介电层124是光敏材料时通过使介电层124暴露于光或通过使用例如各向异性蚀刻的蚀刻。如果介电层124是光敏材料，则可以在曝光之后显影介电层124。

然后形成金属化图案126。金属化图案126包括位于介电层124的主表面上并沿着介电层124的主表面延伸的线部分(也称为导线)。金属化图案126还包括延伸穿过介电层124的通孔部分(也称为导电通孔)以物理和电耦合通孔116和ipd50a、离散的无源器件50b和有源器件管芯50c。作为示例，可以通过首先在介电层124上方以及在穿过介电层124延伸的开口中形成晶种层来形成金属化图案126。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如pvd等形成晶种层。然后，在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。光刻胶的图案对应于金属化图案126。该图案化形成穿过光刻胶的开口以暴露出晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案126。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)来去除光刻胶。一旦去除了光刻胶，就可以使用可接受的蚀刻工艺(例如湿蚀刻或干蚀刻)来去除晶种层的暴露部分。

在图9中，介电层128沉积在金属化图案126和介电层124上。介电层128可以以与介电层124类似的方式形成，并且可以由与介电层124的材料类似的材料形成。

然后形成金属化图案130。金属化图案130包括位于介电层128的主表面上并沿着介电层128的主表面延伸的线部分。金属化图案130还包括延伸穿过介电层128的通孔部分以物理和电耦合金属化图案126。金属化图案130可以以与金属化图案126类似的方式形成，并且可以由与金属化图案126的材料类似的材料形成。在一些实施例中，金属化图案130具有与金属化图案126不同的尺寸。例如，金属化图案130的导线和/或通孔可以比金属化图案126的导线和/或通孔更宽或更厚。此外，金属化图案130可以形成为比金属化图案126更大的间距。

在图10中，介电层132沉积在金属化图案130和介电层128上。介电层132可以以与介电层124类似的方式形成，并且可以由与介电层124的材料类似的材料形成。

然后形成金属化图案134。金属化图案134包括位于介电层132的主表面上并沿着介电层132的主表面延伸的线部分。金属化图案134还包括延伸穿过介电层132以物理和电耦合金属化图案130的通孔部分。金属化图案134可以以与金属化图案126类似的方式形成，并且可以由与金属化图案126的材料类似的材料形成。金属化图案134是前侧再分布结构122的最顶部的金属化图案。由此，前侧再分布结构122的全部中间金属化图案(例如，金属化图案126和130)设置在金属化图案134和ipd50a、离散的无源器件50b和有源器件管芯50c之间。在一些实施例中，金属化图案134具有与金属化图案126和130不同的尺寸。例如，金属化图案134的导线和/或通孔可以比金属化图案126和130的导线和/或通孔更宽或更厚。此外，金属化图案134可以形成为比金属化图案130更大的间距。

在图11中，介电层136沉积在金属化图案134和介电层132上。介电层136可以以与介电层124类似的方式形成，并且可以由与介电层124的材料类似的材料形成。介电层136是前侧再分布结构122的最顶部介电层。因此，前侧再分布结构122的所有金属化图案(例如，金属化图案126、130和134)设置在介电层136和ipd50a、离散的无源器件50b和有源器件管芯50c之间。此外，前侧再分布结构122的所有中间介电层(例如，介电层124、128、132)设置在介电层136和ipd50a、离散的无源器件50b和有源器件管芯50c之间。

在图12中，ubm138形成为用于外部连接到前侧再分布结构122。ubm138具有位于介电层136的主表面上并沿着介电层136的主表面延伸的凸块部分，并具有延伸穿过介电层136的通孔部分，以物理地和电耦合到金属化图案134。结果，ubm138电耦合到通孔116和ipd50a、离散的无源器件50b和有源器件管芯50c。ubm138可以由与金属化图案126相同的材料形成。在一些实施例中，ubm138可以具有与金属化图案126、130和134不同的尺寸。

在图13中，导电连接件150形成在ubm138上。导电连接件150可以是球栅阵列(bga)连接件、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍钯浸金技术(enepig)形成的凸块等。导电连接件150可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等的导电材料或它们的组合。在一些实施例中，通过最初通过蒸发、电镀、印刷、焊料转移、焊球放置等形成焊料层来形成导电连接件150。一旦在结构上形成焊料层，就可以执行回流以将材料成形为所需的凸块形状。在另一个实施例中，导电连接件150包括通过溅射、印刷、电镀、化学镀、cvd等形成的金属柱(例如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺形成。

在图14中，将图13的结构翻转，放置在胶带149上，并且将载体衬底102从背侧再分布结构106(例如，介电层108)脱粘。根据一些实施例，脱粘包括在释放层104上投射诸如激光或uv光的光，使得释放层104在光的热量下分解，并且可以去除载体衬底102。然后将该结构翻转并放置在胶带149上。

进一步在图14中，可以对前侧再分布结构122进行预切割。切割装置可以在第一封装区域101a和第二封装区域101b之间的划线区域中将部分地切入前侧再分布结构122，以在前侧再分布结构122中形成凹槽(未单独示出)。在实施例中，用于预切割工艺的切割装置是激光。预切割工艺可以防止在随后的分割工艺期间前侧再分布结构122及其层的分层(例如，参见图16a至图16c)。

在图15中，形成穿过介电层108的开口151以暴露金属化图案110的部分。例如，可以使用激光钻孔、蚀刻等形成开口151。

在图16a至图16c中，各种外部连接件形成在开口151中，以在第一封装区域101a和第二封装区域101b中形成第一封装组件100a-100c。在图16a中，导电连接件152形成在开口151中的金属化图案110上，从而在第一封装区域101a和第二封装区域101b中形成第一封装组件100a。导电连接件152可以是球栅阵列(bga)连接件、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍钯沉金技术(enepig)形成的凸块等。导电连接件152可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，通过最初使用诸如蒸发、电镀、印刷、焊料转移、球放置等的常用方法形成焊料层来形成导电连接件152。一旦在结构上形成焊料层，就可以执行回流以将材料成形为所需的凸块形状。

在图16b中，在开口151中的金属化图案110上形成焊盘154，在第一封装区域101a和第二封装区域101b中形成第一封装组件100b。焊盘154用于耦合到导电连接件156，并且可以被称为凸块下金属(ubm)154。在所示的实施例中，焊盘154形成在开口151中，穿过介电层108到金属化图案110。

作为示例，可以通过首先在介电层108上方以及在延伸穿过介电层108的开口151中形成晶种层来形成焊盘154。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如pvd等形成晶种层。然后，在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。光刻胶的图案对应于焊盘154。图案化形成穿过光刻胶的开口以暴露出晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。在一些实施例中，焊盘154可以包括诸如化学镀镍化学镀钯浸金(enepig)、化学镀镍浸金(enig)等的合金。导电材料和下面的晶种层的部分的组合形成焊盘154。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)来去除光刻胶。一旦去除了光刻胶，就可以使用可接受的蚀刻工艺(例如湿蚀刻或干蚀刻)来去除晶种层的暴露部分。

接下来，在焊盘154上方形成导电连接件156。导电连接件156可以以类似于导电连接件152的方式形成，并且可以由与导电连接件152的材料类似的材料形成。

图16c示出了其中形成焊盘154而没有在焊盘154上方形成导电连接件的实施例，在第一封装区域101a和第二封装区域101b中形成第一封装件组件100c。焊盘154可以由与参考图16b所讨论的那些材料类似的材料和类似的方式形成。

在图17a至图17c中，模块160a-160b接合到背侧再分布结构106。模块160a-160b可以是电源模块、存储器模块、电压调节器模块、集成无源器件(ipd)模块等。在一些实施例中，模块160a-160b可以包括倒装芯片接合、引线接合等。模块160a-160b可以是芯片级封装件(csp)、多芯片模块(mcm)等。根据一些实施例，模块160a-160b可以是包括离散集成电路和无源器件的封装电路板(pcb)模块。

图17a示出了接合到图16a所示的第一封装组件100a的模块160a。如图17a所示，模块160a可以包括在其上形成导电连接件158的焊盘162。焊盘162可以以类似于焊盘154的方式形成，并且可以由与焊盘154的材料类似的材料形成。导电连接件158可以以类似于导电连接件152的方式形成，并且可以由与导电连接件152的材料类似的材料形成。可以使用拾取和放置机等将模块160a放置在第一封装区域101a和第二封装区域101b中。一旦放置了模块160a，就可以使导电连接件152和导电连接件158回流，以将模块160a接合到背侧再分布结构106。

底部填充物164可以形成为填充模块160a与背侧再分布结构106之间的间隙。底部填充物164可以在附接模块160a之后通过毛细管流动工艺形成，或者可以在附接模块160a之前由合适的沉积方法形成。

图17b示出了接合至图16b所示的第一封装组件100b的模块160a。焊盘162可以以与焊盘154类似的方式形成，并且可以由与焊盘154的材料类似的材料形成。可以使用拾取合放置机等将模块160a放置在第一封装区域101a和第二封装区域101b中。一旦放置了模块160a，就可以回流导电连接器152以将模块160a接合到背侧再分布结构106。

底部填充物164可以形成为填充模块160a和背侧再分布结构106之间的间隙。底部填充物164可以在附接模块160a之后通过毛细管流动工艺形成，或者可以在附接模块160a之前由合适的沉积方法形成。

图17c示出了电耦合至图16c所示的第一封装组件100c的模块160b。如图17c所示，模块160b可以包括弹簧型接触件166。可以使用拾取和放置机器等将模块160b放置在第一封装组件100c上方，使得将弹簧型接触件166设置在焊盘154上。然后，可以使用诸如下面关于图30和图32讨论的紧固件450的紧固件将模块160b附接到第一封装组件100b。弹簧型接触件166可以由诸如铜、铜合金、镀铍铜(例如，镀镍(ni)然后镀金(au)的铍铜(becu))、它们的组合等形成。弹簧型接触件166可以通过冷成型工艺等形成。包括弹簧型接触件166允许模块160b被机械地紧固到第一封装组件100c，而不需要接合或结合工艺，并且允许模块160b被容易地替换。如图17c所示，在其中弹簧型接触件166用于将模块160b附接到背侧再分布结构106的实施例中，在模块160b和背侧再分布结构106之间可以不包括底部填充材料。

在图18a至图18e中，将第一封装区域101a和第二封装区域101b中的第一封装组件100a-100c分割，并且将每个第一封装组件100a-100c放置在托盘170中，有无或没有附接得模块160a-160b。可以使用诸如锯切、激光钻孔等的切割工艺将第一封装组件100a-100c分割。如图18a至图18e所示，第一封装组件100a-100c包括前侧再分布结构122、封装管芯50a-50c、背侧再分布结构106以及导电连接件152、焊盘154和导电连接件156中的任何一个。第一封装件200a-200d包括接合到第一封装组件100a-100c的模块160a-160b。在将第一封装组件100a-100c分割之后，将每个第一封装件200a-200d从胶带149上去除并放置在托盘170中。托盘170可以用于在随后的第一3d封装工艺(例如，用于将第一封装件200a-200d附接到sow封装件400a的工艺，如图25所示)期间为第一封装件200a-200d提供保护，直到放置第一封装件200a-200d。将第一封装件200a-200d放置在托盘170中可以提高通过本申请的方法生产的封装件的可靠性和产量。

图18a示出了第一封装件200a，该第一封装件200a包括接合至第一封装组件100a的模块160a。模块160a通过导电连接件152和导电连接件158之间的焊料接合而接合到第一封装组件100a。模块160a通过焊盘162、导电连接件158、导电连接件152和背侧再分布结构106耦合至第一封装组件100a的管芯50a-50c。图18b示出了第一封装件200b，该第一封装件200b包括接合至第一封装组件100b的模块160a。模块160a通过导电连接件156和焊盘162之间的焊料接合而接合至第一封装组件100b。模块160a通过焊盘162、导电连接件156、焊盘154和背侧再分布结构106耦合至第一封装组件100b的管芯50a-50c。图18c示出了第一封装件200c，该第一封装件200c包括接合至第一封装组件100c的模块160b。模块160b被放置在第一封装组件100c上，并且弹簧型接触件166设置在焊盘154上。如将参照图30描述的，模块160b可以随后使用机械支架450a等固定到第一封装组件100c。模块160b通过弹簧型接触件166、焊盘154和背侧再分布结构106耦合到第一封装组件100c的管芯50a-50c。图18d示出了包括焊盘154的分割的第一封装组件100c，在焊盘154上没有导电连接件，放置在托盘170中，而没有将模块160附接到第一封装组件100c。

图18e示出了第一封装件200d，第一封装件200d包括接合至第一封装组件100b的模块160c。模块160c可以包括与其表面齐平的导电焊盘(未单独示出)。导电连接件156接合到模块160c的导电焊盘。可以使用与以上参考图17b所讨论的用于将模块160a接合到第一封装组件100b的工艺类似的工艺，将模块160c接合到第一封装组件100b。模块160c通过导电连接件156、焊盘154和背侧再分布结构106耦合到第一封装组件100b的管芯50a-50c。

图19至图24示出了根据一些实施例的在形成晶圆上系统(sow)封装件400a的工艺期间的中间步骤的截面图。在图19中，提供了载体衬底402，并且集成电路管芯405附接到载体衬底402。释放层404可以形成在载体衬底402上。载体衬底402可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底402可以是晶圆，使得可以在载体衬底402上同时形成多个封装件。释放层404可与载体衬底402一起从将在后续步骤中形成的上面的结构中去除。在一些实施例中，释放层404是任何合适的粘合剂、环氧树脂、管芯附接膜(daf)等，并且被施加在载体衬底402的表面上方。

使用释放层404将集成电路管芯405附接到载体衬底402。可以将所需类型和数量的集成电路管芯405附接到载体衬底402。集成电路管芯405可以与有源器件管芯50c相同。例如，每个集成电路管芯405可以是逻辑管芯(例如，中央处理单元(cpu)、图形处理单元(gpu)、片上系统(soc)、应用处理器(ap)、微控制器等)、存储器管芯(例如，动态随机存取存储器(dram)管芯、静态随机存取存储器(sram)管芯、高带宽存储器(hbm)管芯等)、输入/输出(i/o)界面管芯、电源管理管芯(例如，电源管理集成电路(pmic)管芯等)、射频(rf)管芯、传感器管芯、微电子芯片机械系统(mems)管芯、信号处理管芯(例如，数字信号处理(dsp)管芯等)、前端管芯(例如，模拟前端(afe)管芯等)等或它们的组合。

如图19所示，集成电路管芯405可以包括与有源器件管芯50c相同的组件。例如，集成电路管芯可以包括半导体衬底52c、半导体衬底52c上的器件54、围绕器件54的ild56c、ild56c上方的互连结构60c、互连结构60c上方的焊盘62c、位于互连结构60c和焊盘62c上方的钝化膜64c、耦合到焊盘62c的管芯连接件66c以及围绕管芯连接件66c的介电层68c。

在图20中，密封剂406形成在释放层404上方，围绕集成电路管芯405。在形成之后，密封剂406密封集成电路管芯405。密封剂406可以是模塑料、环氧树脂等并且可以通过压缩模制、传递模制等施加。密封剂406可以以液体或半液体形式被施加并且随后被固化。在一些实施例中，密封剂406形成在载体衬底402上方，使得集成电路管芯405被掩埋或覆盖，然后对密封剂406执行平坦化工艺。平坦化工艺可以平坦化密封剂406以及集成电路管芯的介电层68c，并且可以暴露集成电路管芯405的管芯连接件66c。在平坦化工艺之后，密封剂406、管芯连接件66c和介电层68c的最顶表面可以彼此齐平。平坦化工艺可以是例如化学机械抛光(cmp)。

在图21至图23中，具有细特征部分414和粗特征部分426的再分布结构430(参见图23)形成在密封剂406和集成电路管芯405上方。再分布结构430包括金属化图案、介电层和凸块下金属(ubm)。金属化图案也可以称为再分布层或再分布线。作为具有四个金属化图案层的示例，示出了再分布结构430。可以在再分布结构430中形成更多或更少的介电层和金属化图案。如果要形成更少的介电层和金属化图案，则可以省略下面讨论的步骤和工艺。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。再分布结构430的细特征部分414和粗特征部分426包括不同尺寸的金属化图案和介电层。

在图21中，形成了再分布结构430的细特征部分414。再分布结构430的细特征部分414包括介电层408和411；以及金属化图案410和412。在一些实施例中，介电层408和411由相同的介电材料形成，并形成为相同的厚度。同样，在一些实施例中，金属化图案410和412的导电部件由相同的导电材料形成，并且形成为相同的厚度。特别地，介电层408和411具有小的第一厚度t1，例如在约5μm至约40μm的范围内，并且金属化图案410和412的导电部件具有小的第二厚度t2，例如在约1μm至约25μm的范围内。

作为形成再分布结构430的细特征部分414的示例，介电层408沉积在密封剂406、介电层68c和管芯连接件66c上。在一些实施例中，介电层408由诸如pbo、聚酰亚胺、bcb等的光敏材料形成，其可以使用光刻掩模来图案化。介电层408可以通过旋涂、层压、cvd等或它们的组合形成。然后对介电层408进行图案化。图案化形成开口，开口暴露出管芯连接件66c的一部分。图案化可以通过可接受的工艺来进行，例如当介电层408是光敏材料时通过将介电层408暴露于光或通过使用例如各向异性蚀刻的蚀刻。如果介电层408是光敏材料，则可以在曝光之后显影介电层408。

然后形成金属化图案410。金属化图案410具有位于介电层408的主表面上并沿着介电层408的主表面延伸的线部分(也称为导线或迹线)，并且具有穿过介电层408延伸的通孔部分(也称为导电通孔)以物理地和电耦合集成电路管芯405的管芯连接件66c。作为示例，可以通过在介电层408上方和延伸穿过介电层408的开口中形成晶种层来形成金属化图案410。晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如物理气相沉积(pvd)等形成晶种层。然后，在晶种层上形成光刻胶并且图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。光刻胶的图案对应于金属化图案410。图案化形成穿过光刻胶的开口以暴露出晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和下面的晶种层的部分的组合形成金属化图案410。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(例如使用氧等离子体等)来去除光刻胶。一旦去除了光刻胶，就可以使用可接受的蚀刻工艺(例如湿蚀刻或干蚀刻)来去除晶种层的暴露部分。

然后，将介电层411沉积在金属化图案410和介电层408上。介电层411可以以与介电层408类似的方式形成，并且可以由与介电层408的材料类似的材料形成。然后，形成介电层408。然后形成金属化图案412。金属化图案412具有位于介电层411的主表面上并沿着介电层411的主表面延伸的线部分，并具有延伸穿过介电层411的通孔部分以物理地和电耦合金属化图案410。金属化图案412可以以与金属化图案410类似的方式形成，并且可以由与金属化图案410的材料类似的材料形成。尽管细特征部分414示出为包括两个介电层和两个金属化图案，但是任何数量的介电层和金属化图案可以形成在细特征部分414中。

在图22中，形成了再分布结构430的粗特征部分426。再分布结构430的粗特征部分426包括介电层416、420和424；以及金属化图案418和422。在一些实施例中，介电层416、420和424由相同的介电材料形成，并形成为相同的厚度。同样地，在一些实施例中，金属化图案418和422的导电部件由相同的导电材料形成，并且形成为相同的厚度。特别地，介电层416、420和424具有较大的第三厚度t3，例如在约5μm至约40μm的范围内，并且金属化图案418和422的导电部件具有较大的第四厚度t4，例如在约1μm至约25μm的范围内。在各个实施例中，第三厚度t3可以大于第一厚度t1(参见图21)，并且第四厚度t4可以大于第二厚度t2(参见图21)。

为了形成再分布结构430的粗特征部分426，可以在金属化图案412和介电层411上沉积介电层416。可以以类似于介电层408的方式形成介电层416，并且可以由与介电层408的材料类似的材料形成。然后形成金属化图案418。金属化图案418具有位于介电层416的主表面上并沿着介电层416的主表面延伸的线部分，并且具有延伸穿过介电层416的通孔部分以物理地和电耦合金属化图案412。金属化图案418可以以与金属化图案410类似的方式形成，并且可以由与金属化图案410的材料类似的材料形成。

然后，将介电层420沉积在金属化图案418和介电层416上。介电层420可以以与介电层408类似的方式形成，并且可以由与介电层408的材料类似的材料形成。然后，形成金属化图案422。金属化图案422具有位于介电层420的主表面上并沿着介电层420的主表面延伸的线部分，并且具有通孔部分，该通孔部分延伸穿过介电层420以物理地和电耦合金属化图案418。金属化图案422可以以与金属化图案410类似的方式形成，并且可以由与金属化图案410的材料类似的材料形成。

然后，将介电层424沉积在金属化图案422和介电层420上。介电层424可以以与介电层408类似的方式形成，并且可以由与介电层408的材料类似的材料形成。尽管粗特征部分426被示为包括三个介电层和两个金属化图案，但是可以在粗特征部分426中形成任意数量的介电层和金属化图案。细特征部分414和粗特征部分426的每个可以包括3个介电层和3个金属化图案。

由于包括在粗特征部分426和细特征部分414中的金属化图案的厚度，与细特征部分414相比，粗特征部分426可以具有更低的电阻。由于较低的电阻，粗特征部分426可用于路由电源线。细特征部分414可以用于路由信号线，该信号线不需要较低的电阻。包括粗特征部分426和细特征部分414两者允许在不使再分布结构430的厚度最小的情况下对电源线和信号线进行路由。

在图23中，ubm428形成用于再分布结构430的外部连接。ubm428具有位于介电层424的主表面上并沿着介电层424的主表面延伸的凸块部分，并具有穿过介电层424延伸的通孔部分以物理地和电耦合金属化图案422。结果，ubm428电耦合到集成电路管芯405。ubm428可以以与金属化图案410类似的方式和类似的材料形成。在一些实施例中，ubm428具有与金属化图案410、412、418和422不同的尺寸。

在图24中，导电连接件432形成在ubm428上，形成了sow封装件400a。导电连接件432可以是球栅阵列(bga)连接件、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍-化学镀钯浸金技术(enepig)形成的凸块、化学镀镍-浸金技术(enig)形成的凸块等。导电连接件432可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，通过首先通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料或焊膏层来形成导电连接件432。一旦在结构上形成焊料层，就可以执行回流以将材料成形为所需的凸块形状。

在图25中，第一封装件200a(包括接合到第一封装件组件100a的模块160a)和外部连接件434a接合到sow封装件400a。在各个实施例中，sow封装件400a可以是具有10000mm²或更大的面积的超大型扇出晶圆级封装件。可以使用拾取和放置机等将第一封装件200a放置在sow封装件400a上方。一旦放置了第一封装件200a，可以回流导电连接器432和导电连接件150以将第一封装件200a接合到sow封装件400a。尽管图25示出了附接到sow封装件400a的第一封装件200a，但是第一封装件200b或第一封装件200c可以可选地或另外地附接到sow封装件400a。

此外，外部连接件434a附接到sow封装件400a。外部连接件434a是用于sow封装件400a到其他sow封装件400a、其他外部系统等的电和物理界面。例如，当将sow封装件400a作为较大的外部系统(例如数据中心)的一部分安装时，外部连接件434a可用于将sow封装件400a耦合到外部系统。外部连接件434a的示例包括大的引线接合、带状电缆的接收器、柔性印刷电路等。外部连接件434a包括可以与ubm428类似的焊盘438。外部连接件434a可以包括不同的组件(例如机架)、焊盘438和可以包括不同材料的外部连接销。外部连接件434a还包括焊盘438上的导电连接件436，导电连接件436可以类似于导电连接件432。焊盘438和导电连接件432用于与sow封装件400a的物理和电连接。附接外部连接件434a可以包括使用拾取和放置机器等将外部连接件434a放置在sow封装件400a上，然后使导电连接件436和导电连接件432回流以物理地和电耦合焊盘438和ubm428。

可以形成底部填充物440以填充第一封装件200a和sow封装件400a之间的间隙。底部填充物440可以在附接第一封装件200a之后通过毛细管流动工艺形成，或者可以在附接第一封装件200a之前通过适当的沉积方法形成。

在图26中，将载体衬底402从密封剂406和集成电路管芯405脱粘，以形成封装器件500a。根据一些实施例，脱粘包括在释放层404上投射诸如激光或uv光的光，使得释放层404在光的热量下分解并且可以去除载体衬底402。

图27示出了一个实施例，其中第一封装组件100c接合到sow封装件400a，而不是第一封装件200a接合到sow封装件，如图25所示。可以使用拾取和放置机器等将第一封装组件100c放置在sow封装件400a上方。一旦放置第一封装组件100c，就可以回流导电连接件432和导电连接件150以将第一封装组件100c接合到sow封装件400a。包括焊盘438和导电连接件436的外部连接件434a也使用与以上参考图25讨论的相同的方法接合到sow封装件400a。

可以形成底部填充物440以填充第一封装组件100c和sow封装件400a之间的间隙。底部填充物440可以在附接第一封装组件100c之后通过毛细管流动工艺形成，或者可以在附接第一封装组件100c之前通过适当的沉积方法形成。

在图28中，将载体衬底402从密封剂406和集成电路管芯405脱粘，并通过sow封装件400a形成螺栓孔442。根据一些实施例，脱粘包括在释放层404上投射诸如激光或uv光的光，使得释放层404在光的热量下分解并且可以去除载体衬底402。螺栓孔442可以通过诸如激光钻孔、机械钻孔等的钻孔工艺形成。可以通过利用钻孔工艺对螺栓孔442的轮廓钻孔，然后去除由轮廓分离的材料而形成螺栓孔442。

在图29中，包括弹簧型接触件166的模块160b放置在第一封装组件100c上以形成第一封装件200c。模块160b可以与以上参考图17c讨论的模块160b类似或相同，并且弹簧型接触件166可以与以上参考图17c讨论的弹簧型接触件166相同或类似。可以使用拾取和放置机等将模块160b放置在第一封装组件100c上。

在图30中，安装了机械支架450a，以将模块160b固定到第一封装组件100c和sow封装件400a，形成封装器件500b。机械支架450a是刚性支撑件，其可以由具有高刚度的材料形成，例如可以包括钢、钛、钴等的金属。机械支架450a物理地接合模块160b的部分。使用机械支架450a将模块160c夹紧到第一封装组件100c和sow封装件400a可以减少封装器件500b中的任何翘曲。

模块160c用螺栓452a固定在第一封装组件100c和机械支架450a之间。螺栓452a穿过sow封装件400a的螺栓孔442并且穿过机械支架450a中的相应螺栓孔。紧固件454a拧到螺栓452a上并拧紧以将模块160c夹紧在第一封装组件100c和机械支架450a之间。紧固件454a可以是例如拧到螺栓452a的螺母。紧固件454a可以被紧固在螺栓452a上，使得弹簧型接触件166被压缩。在附接之后，机械支架450a的一部分设置在模块160c与外部连接件434a之间。图30所示的实施例可以不包括设置在模块160b和第一封装组件100c之间的底部填充物，并且模块160b的部分可以通过开口或间隙与第一封装组件100c分隔开。

根据实施例，图31示出了封装器件500c，包括第一封装件200b(包括接合至第一封装组件100b的模块160a)、第一封装件200d(包括接合至第一封装组件100b的模块160c)以及sow封装件400b。sow封装件400b可以以类似于sow封装件400a的方式形成，并且可以由与sow封装件400a的材料类似的材料形成，但是可以包括其中第一封装件200b和200d接合的两个区域。在各个实施例中，sow封装件400b可以是具有10000mm²或更大的面积的超大型扇出晶圆级封装件。第一封装件200b可以与第二封装件200d分隔开约0.05mm至约10mm的距离，诸如约0.5mm。

可以使用拾取和放置机等将第一封装件200b和200d放置在sow封装件400b上方。一旦放置了第一封装件200b和200d，就可以回流导电连接件432和导电连接件150以将第一封装件200b和200d接合到sow封装件400b。尽管图31示出了附接到sow封装件400b的第一封装件200b和200d，但是第一封装件200a-200d的任何组合可以可可选地或另外地附接到sow封装件400b。可以形成底部填充物440以填充第一封装件200b和200d与sow封装件400b之间的间隙。底部填充物440可以在附接第一封装件200b和200d之后通过毛细管流动工艺形成，或者可以在附接第一封装件200b和200d之前通过适当的沉积方法形成。

此外，外部连接件434b附接到sow封装件400b。外部连接件434b是用于sow封装件400b到其他sow封装件400b、其他外部系统等的电和物理界面。例如，当将sow封装件400b作为较大的外部系统(例如数据中心)的一部分安装时，外部连接件434b可用于将sow封装件400b耦合到外部系统。外部连接件434b的示例包括大型引线接合、带状电缆的接收器、柔性印刷电路等。外部连接件434b包括可以与ubm428类似的焊盘438。外部连接件434b可以包括不同组件，诸如可以包括不同材料的机架、焊盘438以及外部连接销。外部连接件434b还包括焊盘438上的导电连接件436，导电连接件436可以类似于导电连接件432。焊盘438和导电连接件432用于与sow封装件400b的物理和电连接。附接外部连接件434b可包括使用拾取和放置机等将外部连接件434b放置在sow封装件400b上，然后使导电连接件436和导电连接件432回流以物理地和电耦合焊盘438和ubm428。

安装机械支架450b以将热模块460固定到sow封装件400b的背侧。热模块460可以是散热器、散耗热器、冷却板等。机械支架450b是刚性支撑件，其可以由具有高刚度的材料形成，例如可以包括钢、钛、钴等的金属。机械支架450b物理地接合sow封装件400b的部分。使用机械支架450b将热模块460夹紧到sow封装件400b可以减少sow封装件400b中的任何翘曲。

热模块460通过螺栓452b固定到sow封装件400b的背侧。螺栓452b穿过形成在sow400b中的螺栓孔442和机械支架450b中的相应螺栓孔。紧固件454b拧到螺栓452b上并拧紧以将热模块460夹紧到sow封装件400b，而sow封装件400b设置在机械支架450b和热组件460之间。紧固件454b可以是例如拧到螺栓452b上的螺母。在附接之后，机械支架450b的一部分设置在第一封装件200b和第一封装件200b之间以及外部连接件434b的外部。

在将热模块460和sow封装件400b紧固在一起之前，可以在sow封装件400b的背侧上分配热界面材料(tim)462，以将热模块460物理地和热耦合到sow封装件400b。在一些实施例中，tim462由包含铟、导热油脂、导热片、相变材料、它们的组合等的膜形成。在紧固期间，紧固件454b被紧固，从而增加了由热模块460和机械支架450b施加到sow封装件400b的机械力。拧紧紧固件454b，直到热模块460在tim462上施加期望量的压力为止。

图32示出了封装器件500d，包括模块160b、第一封装组件100c、机械支架450c、机械支架450b，热模块460和sow封装件400c。sow封装件400c可以以类似于sow封装件400a的方式形成，并且可以由与sow封装件400a的类似的材料形成，但是可以包括其中接合了第一封装件组件100c的两个区域。在各个实施例中，sow封装件400c可以是具有10000mm²或更大的面积的超大型扇出晶圆级封装件。

每个第一封装组件100c可以使用拾取和放置机等放置在sow封装件400c上方。一旦放置第一封装组件100c，就可以回流导电连接件432和导电连接件150以将第一封装组件100c接合到sow封装件400c。尽管图32示出了附接到sow封装件400c的第一封装件200c，但是第一封装件200a-200d的任何组合可以可选地或另外地附接到sow封装件400c。可以形成底部填充物440以填充第一封装组件100c和sow封装件400c之间的间隙。底部填充物440可以在附接第一封装组件100c之后通过毛细管流动工艺形成，或者可以在附接第一封装组件100c之前通过适当的沉积方法形成。

此外，外部连接件434b附接到sow封装件400c。外部连接件434b是用于sow封装件400c到其他sow封装件400c、其他外部系统等的电和物理界面。例如，当将sow封装件400c作为较大的外部系统(例如数据中心)的一部分安装时，外部连接件434b可用于将sow封装件400c耦合到外部系统。外部连接件434b的示例包括大型引线接合、带状电缆的接收器、柔性印刷电路等。外部连接件434b包括可以与ubm428类似的焊盘438。外部连接件434b可以包括不同组件，诸如可以包括不同材料的机架、焊盘438以及外部连接销。外部连接件434b还包括焊盘438上的导电连接件436，导电连接件436可以类似于导电连接件432。焊盘438和导电连接件432用于与sow封装件400c的物理和电连接。附接外部连接件434b可包括使用拾取和放置机器等将外部连接件434b放置在sow封装件400c上方，然后使导电连接件436和导电连接件432回流以物理地和电耦合焊盘438和ubm428。

每个模块160b可以使用拾取和放置机等放置在相应的第一封装组件100c上方。然后安装机械支架450c以将每个模块160b固定到相应的第一封装组件100c，形成第一封装件200c。机械支架450c是刚性支撑件，其可以由具有高刚度的材料形成，例如可以包括钢、钛、钴等的金属。机械支架450c物理地接合模块160b的部分。使用机械支架450c将模块160b夹紧至第一封装组件100c和sow封装件400c可以减少封装器件500d中的任何翘曲。

模块160b通过螺栓452c紧固在第一封装组件100c和机械支架450c之间。螺栓452c穿过sow封装件400c的螺栓孔442并穿过机械支架450c中的相应螺栓孔。紧固件454c拧到螺栓452c上并拧紧以将模块160b夹紧在第一封装组件100c和机械支架450c之间。紧固件454c可以是例如拧到螺栓452c的螺母。紧固件454c可以被紧固在螺栓452c上，使得弹簧型接触件166被压缩。在附接之后，将机械支架450c的一部分设置在第一封装组件100c之间以及第一封装组件100c与外部连接件434b之间。

安装机械支架450b以将热模块460固定到sow封装件400c的背侧。机械支架450c还可以将热模块固定到sow封装件400c的背侧。热模块460可以是散热器、热散耗器、冷却板等。机械支架450b是刚性支撑件，其可以由具有高刚度的材料形成，例如可以包括钢、钛、钴等的金属。机械支架450b物理地接合sow封装件400c的部分。使用机械支架450b将热模块460夹紧到sow封装件400c可以减少sow封装件400c中的任何翘曲。

热模块460通过螺栓452b紧固至sow封装件400c的背侧。螺栓452b穿过形成在sow封装件400c中的螺栓孔442和机械支架450b中的对应螺栓孔。紧固件454b拧到螺栓452b上并拧紧以将热模块460夹紧到sow封装件400c，而sow封装件400c设置在机械支架450b和热模块460之间。紧固件454b可以是例如拧到螺栓452b上的螺母。在附接之后，机械支架450b的一部分设置在外部连接件434b的外部。

在将热模块460和sow封装件400c紧固在一起之前，可以在sow封装件400c的背侧上分配热界面材料(tim)462，以将热模块460物理地和热耦合至sow封装件400c。在一些实施例中，tim462由包含铟、导热油脂、导热片、相变材料、其组合等的膜形成。在紧固期间，紧固件454b和454c被紧固，从而增加了由热模块460以及机械支架450b和450c施加到sow封装件400c的机械力。拧紧紧固件454b和454c，直到热模块460在tim462上施加所需量的压力为止。

图33至图38示出了根据各个实施例的sow封装件400的顶视图。在图33至图35所示的实施例中，sow封装件400具有圆形形状。图33至图35所示的sow封装件400可以是中间结构，可以将其锯切、分割等以形成图36至图38所示的sow封装件400。sow封装件400包括各种集成电路管芯405，例如计算管芯405a、存储器管芯405b和输入/输出(i/o)管芯405c。在一些实施例中，计算管芯405a可以包括中央处理单元(cpu)、图形处理单元(gpu)、专用集成电路(asic)、现场可编程门阵列(fpga)等。存储器管芯405b可以包括高带宽存储器(hbm)管芯、动态随机存取存储器(dram)管芯、混合存储器立方体(hmc)等。

在图33所示的实施例中，在每个集成电路管芯405上提供第一封装件200。第一封装件200可以是上述的第一封装件200a-200e中的任何一个。在图34所示的实施例中，每对两个存储器管芯405b共享第一封装件200，并且每组四个计算管芯405a共享第一封装件200。在图35所示的实施例中，可以为每个i/o管芯405c提供两个第一封装件200，可以为每个计算管芯405a提供四个第一封装件200。其他配置也是可能的，并且可以为任意数量的集成电路管芯405提供任意数量的第一封装件200。sow封装件400还包括外部连接件434。

在图36至图38所示的实施例中，sow封装件400具有八边形形状。这可以允许互连的sow封装件400彼此更紧密地放置。sow封装件400包括各种集成电路管芯405，例如计算管芯405a、存储器管芯405b和输入/输出(i/o)管芯405c。在图36所示的实施例中，在每个集成电路管芯405上方提供第一封装件200。第一封装件200可以是上面讨论的任何第一封装件200a-200e。在图37所示的实施例中，每对两个存储器管芯405b共享第一封装件200，并且每组四个计算管芯405a共享第一封装件200。在图38所示的实施例中，可以为每个i/o管芯405c提供两个第一封装件200，可以为每个计算管芯405a提供四个第一封装件200。其他配置也是可能的，并且可以为任意数量的集成电路管芯405提供任意数量的第一封装件200。sow封装件400还包括外部连接件434。

提供包括设置在模块160和sow封装件400之间的第一封装组件100(包括设置在其中的管芯50a-50c)的封装器件500减小了第一封装组件100中包括的ipd与sow封装件400中包括的功能管芯之间的距离。这增强配电网络(pdn)的性能。上面讨论的各个实施例可以适用于数据中心应用、服务器应用等中的高性能计算(hpc)(例如，人工智能(ai)服务器的加速器、云计算系统、边缘计算系统等)。

也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3d封装或3dic器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，测试焊盘允许使用探针和/或探针卡等对3d封装或3dic进行测试。验证测试可以在中间结构以及最终结构上执行。另外，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加产量并降低成本。

根据实施例，一种器件包括：第一封装组件，包括第一集成电路管芯；第一密封剂，至少部分地围绕第一集成电路管芯；以及再分布结构，位于第一密封剂上并且耦合至第一集成电路管芯；第二封装组件，接合到第一封装组件，第二封装组件包括集成无源器件；以及第二密封剂，至少部分地围绕集成无源器件；以及电源模块，通过第二封装组件附接到第一封装组件。在实施例中，该器件还包括耦合到再分布结构的电连接件，该电连接件环绕第二封装组件。在实施例中，第二封装组件不包括设置在第二密封剂中的有源器件。在实施例中，电源模块使用焊料接合而接合到第二封装组件。在实施例中，电源模块使用弹簧型接触件耦合到第二封装组件。在实施例中，该器件还包括延伸穿过第一封装组件的机械支架，该机械支架接触电源模块，该机械支架将电源模块附接到第二封装组件。在实施例中，该器件还包括附接到第一封装组件的热模块，第二封装组件设置在第一封装组件的第一侧上，并且第二封装组件设置在第一封装组件的与第一侧相对的第二侧上。在实施例中，该器件还包括设置在热模块和第一封装组件之间的热界面材料，将热模块附接到第一封装组件的机械支架。

根据另一个实施例，一种方法包括：形成第一封装组件，形成第一封装组件包括将第一集成无源器件附接到第一再分布结构；用密封剂密封第一集成无源器件；以及在所述第一集成无源器件和所述密封剂上方形成第二再分布结构；将电源模块附接到第二再分布结构；以及将第一再分布结构接合到第二封装组件的第三再分布结构，第二封装组件包括耦合到第三再分布结构的第一集成电路管芯。在实施例中，该方法还包括在将电源模块附接到第一封装组件之后并且在将第一封装组件接合到第二封装组件之前，分割第一封装组件。在实施例中，在将第一封装组件接合到第二封装组件之后，将电源模块附接到第一封装组件。在实施例中，将电源模块附接到第一封装组件包括使用拾取和放置机将电源模块放置在第一封装组件上方，以及使用机械支架将电源模块紧固到第一封装组件，该机械支架包括延伸穿过第二封装组件的螺栓。在实施例中，电源模块包括弹簧型接触件，并且机械支架将压力施加到弹簧型接触件以压缩弹簧型接触件。在实施例中，该方法还包括在电源模块和第一封装组件的第一侧之间沉积第一底部填充材料，以及在第一封装组件的第二侧和第二封装组件之间沉积第二底部填充材料。

根据另一个实施例，一种器件包括第一封装件，该第一封装件包括多个集成电路管芯；多个电源模块，位于第一封装件上方，每个电源模块在垂直于第一封装件的主表面的方向上直接设置在集成电路管芯上方；以及多个封装组件，插入在集成电路管芯和电源模块之间，每个封装组件包括集成无源器件(ipd)。在实施例中，电源模块中的一个和封装组件中的一个设置在每个集成电路管芯上方。在实施例中，多于一个电源模块和多于一个封装组件设置在每个集成电路管芯上方。在实施例中，电源模块中的一个和封装组件中的一个设置在多于一个集成电路管芯上方。在实施例中，每个封装组件包括前侧再分布结构，ipd设置在前侧再分布结构上方；密封剂，设置在前侧再分布结构上方并且围绕ipd；通孔，延伸穿过密封剂并且耦合到前侧再分布结构；以及背侧再分布结构，位于通孔、ipd和密封剂上方，背侧再分布结构通过通孔耦合到前侧再分布结构。在实施例中，第一封装件在顶视图中具有八边形的形状。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例

相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。