半导体结构及其形成方法与流程

1.本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。


背景技术：

2.通过自旋电流实现信息写入的磁随机存储器(stt-mram)作为新型非易失存储器的一种，兼具静态随机存储器(sram)的高速读写能力和动态随机存储器(dram)的高集成度特点，可以无限次擦写，无需刷新，同时还具有长寿命、低功耗、抗辐射等优点，因此被认为是构建下一代非易失性缓存和主存的理想器件。
3.stt-mram存储单元的核心结构是由固定层/绝缘层/自由层组成的磁性隧道结。固定层的磁化方向被固定，并与自由层的磁化方向进行对比，自由层的磁化方向可改变。在对stt-mram进行写入操作时，自由层的磁化方向可变为相对于固定层的磁化平行(逻辑“0”状态)，磁性隧道结表现为低阻态；或者反平行(逻辑“1”状态，)磁性隧道结表现为高阻态，从而实现两个存储状态。在“读取”的过程中，通过比较磁性隧道结单元的电阻与标准单元的电阻，读出stt-mram存储器的状态。
4.然而，现有的stt-mram仍然存在性能较差的问题。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
6.为解决上述技术问题，本发明实施例提供一种半导体结构，包括：基底；底部电极层，位于所述基底上；磁性隧道结层，位于所述底部电极层上；顶部电极层，位于所述磁性隧道结层上；开口，所述开口至少暴露出部分所述磁性隧道结层的上表面和下表面的其中之一。
7.可选的，所述开口包括第一类开口或第二类开口，所述第一类开口沿平行于所述基底表面的方向，从所述顶部电极层和所述底部电极层的至少其中一层的侧壁向中间延伸；所述第二类开口沿垂直于所述基底表面的方向，贯穿所述顶部电极层和所述底部电极层的至少其中一层。
8.可选的，所述开口暴露出部分所述磁性隧道结层的上表面。
9.可选的，所述开口暴露出部分所述磁性隧道结层的下表面。
10.可选的，所述开口暴露出部分所述磁性隧道结层的上表面，且所述开口暴露出部分所述磁性隧道结层的下表面。
11.可选的，所述顶部电极层为单层或多层结构，所述底部电极层为单层或多层结构。
12.可选的，磁性隧道结层包括：位于所述底部电极层上的固定层、位于所述固定层表面的绝缘层、以及位于所述绝缘层表面的自由层。
13.可选的，所述固定层的材料包括co、fe、ru、b、pt、ni、ta、cr或至少包含co、fe、ru、b、pt、ni、ta和cr其中一种的合金材料；所述绝缘层的材料包括氧化镁或氧化铝；所述自由
层的材料包括co、fe、ru、b或至少包含co、fe、ru和b其中一种的合金材料。
14.可选的，所述磁性隧道结层还包括保护层，所述保护层位于所述自由层上，所述保护层的材料包括氧化镁或氧化铝。
15.可选的，还包括：下层金属层，位于所述基底内，且所述下层金属层的顶部与所述基底的顶部表面齐平。
16.相应的，本发明技术方案还提供了一种上述半导体结构的形成方法，包括：提供基底；在所述基底上形成底部电极材料层；在所述底部电极材料层上形成磁性隧道结材料层；在所述磁性隧道结材料层上形成顶部电极材料层；依次刻蚀所述顶部电极材料层、所述磁性隧道结材料层以及所述底部电极材料层至露出所述基底表面，形成顶部电极层、磁性隧道结层以及底部电极层；至少刻蚀所述顶部电极层和所述底部电极层其中一层的侧壁，形成开口，所述开口暴露出部分所述磁性隧道结层的表面。
17.可选的，所述开口包括第一类开口或第二类开口，所述第一类开口沿平行于所述基底表面的方向，从所述顶部电极层和所述底部电极层的至少其中一层的侧壁向中间延伸；所述第二类开口沿垂直于所述基底表面的方向，贯穿所述顶部电极层和所述顶部电极层的至少其中一层。
18.可选的，在形成所述顶部电极层、所述磁性隧道结层以及所述底部电极层的步骤之后，刻蚀所述顶部电极层的侧壁，形成开口。
19.可选的，在形成所述顶部电极层、所述磁性隧道结层以及所述底部电极层的步骤之后，刻蚀所述底部电极层的侧壁，形成开口。
20.可选的，在形成所述顶部电极层、所述磁性隧道结层以及所述底部电极层的步骤之后，刻蚀所述顶部电极层和所述底部电极层的侧壁，形成开口。
21.可选的，所述形成方法的步骤包括：刻蚀所述顶部电极材料层至露出所述磁性隧道结材料层的表面，形成顶部电极层；刻蚀所述顶部电极层的侧壁，形成开口；刻蚀所述磁性隧道结材料层至露出所述底部电极材料层的表面，形成磁性隧道结层；刻蚀所述底部电极材料层至露出所述基底表面，形成底部电极层。
22.可选的，还包括：形成所述底部电极层后，刻蚀所述底部电极层的侧壁，形成开口。
23.可选的，刻蚀所述顶部电极层和所述底部电极层至少其中一层的所述侧壁的方法至少为干法刻蚀工艺和湿法腐蚀工艺的其中一种。
24.可选的，还包括：在形成所述底部电极材料层的步骤之前，在所述基底内形成若干分立的下层金属层，所述下层金属层的顶部与所述基底顶部表面齐平。
25.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
26.本发明实施例提供的半导体结构具有开口，开口至少暴露出部分磁性隧道结层的上表面和下表面的其中之一，开口使磁性隧道结层至少与底部电极层和顶部电极层的其中一层的边缘在垂直方向上不齐平，当电流从底部电极层流向顶部电极层的过程中，需要经过开口暴露出的磁性隧道结层的表面，避免电流直接沿着齐平的边缘流过，增加了电流的流动路径，增大了底部电极层和顶部电极层至少其中一层的电阻，从而减少了漏电流，有利于提高不同存储状态下磁性隧道结层的电阻值的差值，提高半导体结构的性能，从而提高包含该磁性隧道结层的存储器的存储状态的可靠性。
附图说明
27.图1是一实施例中半导体结构的结构示意图；
28.图2是本发明一实施例中半导体结构的结构示意图；
29.图3是本发明另一实施例中磁性隧道结层的结构示意图；
30.图4是本发明另一实施例中半导体结构的结构示意图；
31.图5是本发明再一实施例中半导体结构的结构示意图；
32.图6至图12是本发明实施例半导体结构形成过程各步骤对应的结构示意图。
具体实施方式
33.正如背景技术所述，现有的stt-mram的性能较差。
34.现结合附图进行详细说明stt-mram性能较差的原因，图1是一种stt-mram的结构示意图，stt-mram可以分为存储单元区域11和外围驱动电路区域12两个部分。
35.参考图1，所述半导体结构1包括：
36.包含第一金属层21的基底10，所述第一金属层21通过第一通孔31与磁性隧道结层单元40相电连接，所述磁性隧道结单元40由底部电极层41、磁性隧道结单元主体层42以及顶部电极层43组成，第二通孔32将所述磁性隧道结单元40与所述存储区域11的第二金属层22相电连接。所述外围驱动电路区域12的第一金属层21与所述外围驱动电路区域12的第二金属层22通过第三通孔33电连接。
37.所述磁性隧道结单元主体层42包括：位于所述底部电极层41表面的固定层401、位于所述固定层401表面的绝缘层402、以及位于所述绝缘层402表面的自由层403。
38.所述stt-mram在读取的过程中，电流通过所述底部电极层41、所述磁性隧道结单元主体层42、顶部电极层43，通过改变所述自由层403的磁化方向，判断所述磁性隧道结单元主体层42的电阻为大还是小，进行判断存储的是“0”还是“1”。
39.然而，如图1所示，一般所述磁性隧道结层单元主体层42与所述底部电极层41和所述顶部电极层43在垂直各层方向上的边缘齐平，在电流写入读取过程中有大部分电流从垂直相对的边流过，造成磁性隧道结单元主体层42的泄露电流大，从而导致stt-mram在不同存储状态下磁性隧道结单元主体层42的电阻阻值差值小，会导致存储器的存储状态失误，对stt-mram的性能造成不利影响。
40.为了解决上述问题，发明人经过研究，提供了一种半导体结构，所述半导体结构具有开口，所述开口至少暴露出部分所述磁性隧道结层的上表面和下表面的其中之一，所述开口使所述磁性隧道结层至少与所述底部电极层和所述顶部电极层的其中一层的边缘在垂直方向上不齐平，当电流从底部电极层流向磁性隧道结层时，或者电流从磁性隧道结层流向顶部电极层时，不会直接沿着齐平的边缘流过，需要从所述开口暴露出的所述磁性隧道结层的表面流过，增大了电流的流动路径，增大了底部电极层和顶部电极层至少其中一层的电阻，从而减少了漏电流，有利于提高不同存储状态下磁性隧道结层的电阻值的差值，提高半导体结构的性能，从而提高包含该磁性隧道结层的存储器的存储状态的可靠性。
41.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
42.图2是本发明一实施例中半导体结构的结构示意图；图3是本发明另一实施例中磁
性隧道结层的结构示意图；图4是本发明另一实施例中半导体结构的结构示意图；图5是本发明再一实施例中半导体结构的结构示意图。
43.参考图2，所述半导体结构100包括：基底200。
44.所述基底200分为存储单元区域201和外围驱动电路区域202。
45.本实施例中，所述基底200包括衬底(图未示)以及位于所述衬底上的第一介质层210。所述衬底可以选自n型硅衬底、p型硅衬底、绝缘层上的硅(soi)等衬底，所述衬底还可以包括晶体管，在存储器中，晶体管通常用作开关，控制磁性隧道结的工作状态以及电路中的电流。所述第一介质层210可以选自二氧化硅、硼硅玻璃、硼磷硅玻璃或正硅酸乙酯的其中一种或多种材料。
46.本实施例中，所述第一介质层210内还具有第一金属层211，所述第一金属层211的顶部与所述第一介质层210的顶部表面齐平。所述第一金属层211的材料可以选自铜、钴、钨或铂的金属材料。
47.本实施例中，所述第一金属层211通过导电插塞(图未示)与所述衬底中的晶体管电连接。
48.继续参考图2，所述半导体结构100还包括：底部电极层310，位于所述基底200上；磁性隧道结层320，位于所述底部电极层310上；顶部电极层330，位于所述磁性隧道结层320上。
49.所述底部电极层310的材料可以是ta、pt、co、fe、ru、al、w、ti、tin、tan、ni、nife中的任意一种或多种组合，所述顶部电极层330的材料可以是ta、pt、co、fe、ru、al、w、ti、tin、tan、ni、nife中的任意一种或多种组合。
50.所述底部电极层310可以是单层或多层结构，所述顶部电极层330可以是单层或多层结构。
51.本实施例中，所述底部电极层310为单层结构，所述底部电极层310的材料为ta；所述顶部电极层330为双层结构，所述顶部电极层330包括位于所述磁性隧道结层320表面的tin层以及位于所述tin层表面ta层。
52.本实施例中，所述tin层的厚度范围为所述tin层占所述顶部电极层330的电阻比值较小，tin层的厚度比较薄，可以减小对整个磁性隧道结层以及顶部电极层和底部电极层电阻的影响。
53.继续参考图2，本实施例中，所述磁性隧道结层320是三层结构，包括：位于所述底部电极层310表面的固定层321、位于所述固定层321表面的绝缘层322、以及位于所述绝缘层322表面的自由层323。
54.所述固定层321的材料可以是co、fe、ru、b、pt、ta、ni、cr或含co的合金材料、含ru的合金材料、含fe的合金材料、含b的合金材料、含pt的合金材料、含ta的合金材料、含ni的合金材料或含cr的合金材料；所述绝缘层322的材料可以是al2o3或mgo；所述自由层的材料可以是co、fe、ru、b或含co的合金材料、含ru的合金材料、含fe的合金材料或含b的合金材料。
55.本实施例中，所述固定层321的材料为铁钴硼cofeb，所述绝缘层322的材料为mgo，所述自由层323的材料为铁钴硼cofeb。
56.在其他实施例中，所述固定层321还可以是多层结构，包括上述列举的材料(co、
fe、ru、b、pt、ta、ni、cr或含co的合金材料、含ru的合金材料、含fe的合金材料、含b的合金材料、含pt的合金材料、含ta的合金材料、含ni的合金材料或含cr的合金材料)中的至少一种的多层结构的形式；所述自由层323也可以为多层结构，包括上述列举的材料(co、fe、ru、b或含co的合金材料、含ru的合金材料、含fe的合金材料或含b的合金材料)中的至少一种的多层结构的形式。
57.在其他实施例中，所述磁性隧道结层320还包括保护层324，所述保护层324位于所述自由层323上，所述保护层324的材料包括氧化镁或氧化铝。
58.图3示出了另一实施例中所述磁性隧道结层320的结构示意图，参考图3，固定层321包括依次堆叠的co层、ru层、co层、cofeb层以及位于co层和cofeb层之间的耦合层w层；所述绝缘层322的材料为mgo；所述自由层323包括一对cofeb层以及位于cofeb层之间的耦合层w层；所述保护层324为mgo。在自由层323的保护层界面由mgo形成的情况下，自由层323的上面和下面都与mgo膜接触，从而可以在上面和下面都获得界面磁各向异性，可以使自旋转矩增大至其两倍的量。
59.在其他实施例中，所述磁性隧道结层320还可以是由固定层、绝缘层和自由层交替堆叠而成的多层结构。
60.本实施例中，所述底部电极层310位于所述存储单元区域201的所述第一金属层211表面，所述底部电极层310与所述存储单元区域201的所述第一金属层211电连接。
61.所述底部电极层310与所述存储单元区域201的所述第一金属层211直接电连接，而不是通过通孔进行电连接，一方面，减少了形成所述半导体结构100时的工艺步骤，简化了工艺流程；另一方面，所述半导体结构100可以和现有的逻辑工艺兼容，包含所述半导体结构100的存储器可以用作嵌入式存储器。
62.所述底部电极层310通过与所述存储单元区域201的所述第一金属层211的电连接，从而连接到所述衬底中的晶体管，通过所述晶体管控制所述磁性隧道结层320的工作状态以及电路中的电流。
63.本实施例中，所述半导体结构100还包括：刻蚀阻挡层400，所述刻蚀阻挡层400位于所述外围驱动电路区域202的所述第一金属层211和所述第一介质层210表面。
64.所述刻蚀阻挡层400覆盖所述外围驱动电路区域202的所述基底200，避免在外围驱动电路区域202形成磁性隧道结层。
65.所述刻蚀阻挡层400的材料包括氮化硅或碳化硅。本实施例中，所述刻蚀阻挡层400的材料为掺氮的碳化硅。
66.继续参考图2，所述半导体结构100还包括：第二介质层220，所述第二介质层220位于所述基底200表面，所述顶部电极层330、所述磁性隧道结层320和所述底部电极层310的侧壁和表面，以及所述刻蚀阻挡层400的表面。
67.所述第二介质层220的材料包括掺碳的氧化硅或基于sih4制备的低温氧化硅或低温正硅酸乙酯。本实施例中，所述第二介质层220的材料为掺碳的氧化硅。
68.参考图2，还包括：第二金属层221，所述第二金属层221位于所述第二介质层220内，且与所述顶部电极层330电连接。
69.本实施例中，所述第二金属层221位于所述顶部电极层330表面，与所述顶部电极层330直接接触。所述第二金属层221和所述顶部电极层330不通过通孔进行电连接，一方
面，减少了形成所述半导体结构100时的工艺步骤，简化了工艺流程；另一方面，所述半导体结构100可以和现有的逻辑工艺兼容，包含所述半导体结构100的存储器可以用作嵌入式存储器，并且还可以缩小所述半导体结构的尺寸。
70.本实施例中，还包括通孔500，所述通孔位于所述第二介质层220内，所述第二金属层221通过所述通孔500与所述外围驱动电路区域202的所述第一金属层211相电连接。
71.继续参考图2，所述半导体结构100还包括：开口600，所述开口600至少暴露出部分所述磁性隧道结层320的上表面和下表面的其中之一。
72.所述顶部电极层330和所述底部电极层310至少其中一层的侧壁上具有所述开口600，当所述顶部电极层330的侧壁上具有所述开口600时，所述开口600暴露部分所述磁性隧道结层320的上表面(即所述磁性隧道结层320与所述顶部电极层330贴合的表面)；当所述底部电极层310的侧壁上具有所述开口600时，所述开口600暴露部分所述磁性隧道结层320的下表面(即所述磁性隧道结层320与所述底部电极层310贴合的表面)；当所述顶部电极层330的侧壁上且所述底部电极层310的侧壁上都具有所述开口600时，所述开口600暴露出部分所述磁性隧道结层320的上表面，且暴露出部分所述磁性隧道结层320的下表面。
73.本实施例中，通过设置所述开口600，使所述顶部电极层330和所述底部电极层310至少其中一层的边缘在垂直方向上不与所述磁性隧道结层320齐平，电流流过时需要从所述开口600暴露出的所述磁性隧道结320的表面流过，增加了电流的路径，增大了所述顶部电极层330和所述底部电极层310至少其中一层的电阻，避免大部分电流直接从齐平的边缘处流过造成过大的漏电流，从而可以提高不同存储状态下所述磁性隧道结层320的电阻值的差值，提高半导体结构的性能。
74.所述开口600包括第一类开口或第二类开口，所述第一类开口沿平行于所述基底表面的方向，从所述顶部电极层和所述底部电极层的至少其中一层的侧壁向中间延伸；所述第二类开口沿垂直于所述基底表面的方向，贯穿所述顶部电极层和所述底部电极层的至少其中一层。
75.具体参考图2，本实施例中，所述开口暴露出部分所述磁性隧道结层320的上表面，所述顶部电极层330的侧壁上具有第一类开口610，且所述第一类开口610对称分布在所述顶部电极层330两侧的侧壁上，所述第一类开口610沿平行于所述基底200表面的方向，从所述顶部电极层330一侧的侧壁向中间延伸，且对称分布的两个第一类开口610不完全贯通所述顶部电极层330在平行于所述基底200表面的方向上的宽度。
76.本实施例中，所述顶部电极层330位双层结构，所述第一类开口610在垂直于所述基底200表面的方向上的厚度等于所述顶部电极层330中所述tin层的厚度。
77.参考图4，另一实施例中，所述开口暴露出部分所述磁性隧道结320的下表面，所述底部电极层310的侧壁上具有第二类开口620，所述第二类开口620对称分布在所述底部电极层310两侧的侧壁上，所述第二类开口620沿垂直于所述基底200表面的方向，贯穿所述底部电极层310。所述第二类开口620在垂直于所述基底200表面方向上的高度等于所述底部电极层310的厚度，且所述第二类开口620一侧的侧壁与所述底部电极层310一侧的侧壁重合。
78.参考图5，再一实施例中，所述顶部电极层330的侧壁上具有第一类开口610，所述底部电极层310的侧壁上也具有第一类开口610，所述开口既暴露出部分所述磁性隧道结层
320的上表面，又暴露出部分所述磁性隧道结层320的下表面。
79.在其他实施例中，还可以是所述顶部电极层330的侧壁上具有第二类开口620，所述底部电极层310的侧壁上不具有开口；或者，所述底部电极层310的侧壁上具有第一类开口610，所述顶部电极层330的侧壁上不具有开口；或者，所述顶部电极层330的侧壁上具有第一类开口610，所述底部电极层310的侧壁上具有第二类开口620等多种情况，在此不再一一赘述。
80.相应的，本发明实施例还提供了上述半导体结构100的形成方法。需要说明的是，所述形成方法中各个结构的材料与上述半导体结构100中各对应结构的材料相同，在形成方法中不再一一赘述。
81.图6至图12是本发明实施例半导体结构形成过程各步骤对应的结构示意图。
82.参考图6，提供基底200，所述基底200分为存储单元区域201和外围驱动电路区域202。
83.所述基底200包括衬底(图未示)以及位于所述衬底上的第一介质层210，所述衬底内还可以包括晶体管，在存储器中，晶体管通常用作开关，控制磁性隧道结的工作状态以及电路中的电流。
84.继续参考图6，在所述第一介质层210内形成第一金属层211，所述第一金属层211的顶部与所述第一介质层210的顶部表面齐平。
85.本实施例中，形成所述第一金属层211的方法包括：利用光刻和刻蚀工艺在所述第一介质层210内形成若干平行排布的沟槽；然后在沟槽中填充，满金属，以构成第一金属层211。
86.继续参考图6，在所述外围驱动电路区域202的所述第一介质层210和所述第一金属层211上形成刻蚀阻挡层400。
87.本实施例中，形成所述刻蚀阻挡层400的方法包括：在所述第一介质层210上形成刻蚀阻挡材料层(图未示)；在所述刻蚀阻挡材料层上形成图形化的光刻胶层(图未示)，所述图形化的光刻胶层暴露出位于所述存储单元区域201的所述刻蚀阻挡材料层；以所述图形化的光刻胶层为掩膜，刻蚀所述刻蚀阻挡材料层，形成所述刻蚀阻挡层400。
88.所述刻蚀阻挡层400的作用在于，后续刻蚀所述顶部电极材料层、所述磁性隧道结材料层以及所述底部电极材料层时，避免对所述外围驱动电路区域202的所述第一介质层210和所述第一金属层211造成损伤。
89.参考图7，在所述第一介质层210、所述第一金属层211以及所述刻蚀阻挡层400的表面形成底部电极材料层301。
90.本实施例中，直接在所述第一金属层211表面形成底部电极材料层301，后续刻蚀所述底部电极材料层301形成与所述第一金属层211直接电接触的底部电极层，不需要额外增加掩膜版来形成连接所述第一金属层和所述底部电极层的通孔，可以减少半导体形成过程中的工艺步骤，并且可以兼容现有的逻辑工艺。
91.其中，形成所述底部电极材料层301可以采用物理气相沉积法或者化学气相沉积法。形成所述底部电极材料层301，还可以对所述底部电极材料层301进行化学机械研磨。
92.进行化学机械研磨有利于在底部电极材料层301与后续形成的所述磁性隧道结材料层302之间形成光滑的界面，实现良好的电接触。
93.继续参考图7，在所述底部电极材料层301的表面形成磁性隧道结材料层302。
94.本实施例中，形成所述磁性隧道结材料层302的方法包括：采用化学气相沉积法依次在所述底部电极材料层301表面沉积固定材料层3021、绝缘材料层3022以及所述自由材料层3023。
95.形成所述磁性隧道结材料层302后，在所述磁性隧道结材料层302的表面形成顶部电极材料层303。
96.形成所述顶部电极材料层303可以采用物理气相沉积法或者化学气相沉积法。
97.所述顶部电极材料层303可以是单层结构或多层结构，所述底部电极材料层301可以是单层结构或多层结构。
98.本实施例中，所述顶部电极材料层303为双层结构，包括位于所述磁性隧道结材料层表面的第一顶部电极材料层3031和位于所述第一顶部电极材料层3031表面的第二顶部电极材料层3032；所述底部电极材料层301为单层结构。
99.继续参考图7，在所述顶部电极材料层303表面形成图形化的光刻胶层313，所述图形化的光刻胶层313覆盖所述存储单元区域201内的所述第一金属层211上方的所述顶部电极材料层303。沿所述图形化的光刻胶层313依次刻蚀所述顶部电极材料层303、所述磁性隧道结材料层302以及所述底部电极材料层301，可以得到与所述存储单元区域201内的所述第一金属层211相电连接的底部电极层、磁性隧道结层以及顶部电极层。
100.参考图8，以所述图形化的光刻胶层313为掩膜，依次刻蚀所述顶部电极材料层303、所述磁性隧道结材料层302以及所述底部电极材料层301，至露出所述第一介质层210，形成顶部电极层330、所述磁性隧道结层320以及所述底部电极层310。
101.本实施例中，还刻蚀了相邻所述第一金属层211之间部分厚度的所述第一介质层210。
102.本实施例中，刻蚀所述顶部电极材料层303、所述磁性隧道结材料层302以及所述底部电极材料层301的方法为干法刻蚀。在其他实施例中，也可以采用湿法刻蚀或湿法刻蚀与干法刻蚀结合的方法刻蚀所述顶部电极材料层303、所述磁性隧道结材料层302以及所述底部电极材料层301。
103.继续参考图8，本实施例中，在形成了所述顶部电极层330、所述磁性隧道结层320以及所述底部电极层310之后，至少刻蚀所述顶部电极层330和所述底部电极层310其中一层的侧壁，形成开口600，所述开口600暴露出部分所述磁性隧道结层320的表面。
104.所述开口600包括第一类开口或第二类开口，所述第一类开口沿平行于所述基底表面的方向，从所述顶部电极层和所述底部电极层的至少其中一层的侧壁向中间延伸；所述第二类开口沿垂直于所述基底表面的方向，贯穿所述顶部电极层和所述底部电极层的至少其中一层。
105.参考图8，本实施例中，刻蚀所述顶部电极层330的部分侧壁，在所述侧壁内形成所述第一类开口610，所述第一类开口610沿平行于所述基底200表面的方向，从所述顶部电极层330一侧的侧壁向中间延伸，且对称分布的两个第一类开口610不完全贯通所述顶部电极层330在平行于所述基底200表面的方向上的宽度。
106.本实施例中，刻蚀去除部分所述顶部电极层330的侧壁，形成第一类开口610，使所述顶部电极层330与所述磁性隧道结层320的边缘在垂直于所述基底200表面的方向上不齐
平，在所述半导体结构工作时，电流会从刻蚀的界面流过，即会从所述第一类开口610暴露出的所述磁性隧道结层320表面、所述顶部电极层330刻蚀形成的表面流过，增加了电流的路径，加大了顶部电极层330的电阻，从而减少了漏电流，增加了所述磁性隧道结层320不同工作状态下的电阻值的差异，进而提高了半导体结构的性能。
107.在本实例中，由于所述顶部电极材料层303为双层结构，则形成的所述顶部电极层330为双层结构，包括位于所述磁性隧道结层320表面的第一顶部电极层331和位于所述第一顶部电极层331表面的第二顶部电极材料层332。本实施例中，刻蚀所述第一顶部电极层331的侧壁，形成开口。形成的所述第一类开口610在垂直于所述基底200表面方向上的高度等于所述第一顶部电极层331的厚度。
108.本实施例中，刻蚀所述顶部电极层330的侧壁的方法为湿法腐蚀。另一实施例中，参考图9，沿垂直于所述基底200表面的方向，刻蚀所述底部电极层310的侧壁，形成贯穿所述底部电极层310的第二类开口620。所述第二类开口620在垂直于所述基底200表面方向上的高度等于所述底部电极层310的厚度，且所述第二类开口620一侧的侧壁与刻蚀后形成的所述底部电极层310一侧的新的侧壁重合。
109.刻蚀所述底部电极层310的方法与刻蚀所述顶部电极层330的方法相同。
110.再一实施例中，参考图10，还可以刻蚀所述顶部电极层330的侧壁，形成第一类开口610，并且刻蚀所述底部电极层310的侧壁，形成第二类开口620。
111.在其他实施例中，还可以刻蚀所述顶部电极层330的侧壁，形成第二类开口620；或者刻蚀所述底部电极层310的侧壁，形成第一类开口610；或者刻蚀所述顶部电极层330的侧壁，形成第二类开口620，并且刻蚀所述底部电极层310的侧壁，形成第一类开口610；或者刻蚀所述顶部电极层330和所述底部电极层310，都形成第一类开口610或都形成第二类开口620。
112.在本发明的另一实施例中，形成所述开口600的步骤顺序可以发生变化。
113.所述步骤顺序包括：刻蚀所述顶部电极材料层至露出所述磁性隧道结材料层的表面，形成顶部电极层；刻蚀所述顶部电极层的侧壁，形成开口；刻蚀所述磁性隧道结材料层至露出所述底部电极材料层的表面，形成磁性隧道结层；刻蚀所述底部电极材料层至露出所述基底表面，形成底部电极层。
114.形成的开口仍然可以是第一类开口或者第二类开口。
115.形成所述底部电极层之后，可以刻蚀所述底部电极层的侧壁，形成第一类开口或第二类开口；也可以不刻蚀所述底部电极层，不形成开口。
116.参考图11，形成所述开口600之后，在所述基底200上形成第二介质层220，所述第二介质层220覆盖所述第一介质层210表面，所述顶部电极层330、所述磁性隧道结层320和所述底部电极层310的侧壁和表面，以及所述刻蚀阻挡层400的表面。
117.本实施例中，形成所述第二介质层220的方法为化学气相沉积法。
118.参考图12，形成所述第二介质层220后，在所述第二介质层220内形成通孔500。
119.本实施例中，形成所述通孔500的方法包括：刻蚀所述外围驱动电路区域202的部分所述第二介质层220，在所述第二介质层220内形成沟槽(图未示)；采用电化学电镀法在所述沟槽内填充满金属，形成所述通孔500。
120.继续参考图12，还包括：在所述顶部电极层330、第二介质层220以及所述通孔500
表面形成第二金属层221。
121.本实施例中，所述第二金属层221直接与所述顶部电极层330相电接触，所述第二金属层221通过所述通孔500与所述外围驱动电路区域202的所述第一金属层211相电连接。
122.本实施例中，直接在所述顶部电极层330上形成第二金属层221，不需要增加额外的工序形成连接所述顶部电极层330和所述第二金属层221的导电插塞，简化了工艺流程，并且可以与现有的逻辑工艺兼容。
123.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。