半导体器件及形成方法与流程

1.本发明涉及半导体制造领域，尤其是涉及一种半导体器件及形成方法。


背景技术：

2.半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须要有适当的内连导线连作电性连接，才能发挥所期望的功能。
3.由于集成电路的制作向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的空间。这一问题解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，其中就需要制作大量的通孔，具体工艺流程包括：先进行介质层的沉积；然后利用光刻和刻蚀工艺形成通孔；再利用物理气相沉积工艺依次形成阻挡层和种子层；再利用化学电镀的方式对通孔进行填充；采用化学机械研磨的方式对填充后的通孔顶部进行平坦化。
4.然而目前形成的通孔结构的过程中，不管利用几道光罩，边缘处为了定位图形的位置，每次光罩在边沿处形成的通孔结构都是完成重合的，这就导致基板表面不平，导致图形在传递的过程中出现较大的误差，降低了形成的半导体器件的性能。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体器件及形成方法，能够改善半导体器件性能。
6.为解决上述技术问题，本发明技术方案提供一种半导体器件的形成方法，包括：提供基板，所述基板包括多个区域；提供掩膜层，位于所述基板上，所述掩膜层内形成多个图形结构，每一图形结构包括位于所述多个区域中的两个区域的通孔结构；所述多个图形结构两两重合形成重合区域，所述重合区域有一个重合的通孔结构。
7.可选的，所述多个区域包括第一区域、第二区域和第三区域。
8.可选的，所述多个图形结构包括第一图形结构、第二图形结构和第三图形结构。
9.可选的，所述通孔结构包括第一通孔结构、第二通孔结构和第三通孔结构。
10.可选的，在所述掩膜层内形成所述第一图形结构，所述第一图形结构包括形成于所述第一区域和所述第三区域的所述第一通孔结构；在所述掩膜层内形成所述第二图形结构，所述第二图形结构包括形成于所述第一区域和所述第二区域的所述第二通孔结构，其中，所述第一区域上的所述第一通孔结构与所述第二通孔结构重合；在所述掩膜层内形成所述第三图形结构，所述第三图形结构包括形成于所述第二区域和所述第三区域的所述第三通孔结构，其中，所述第二区域上的所述第二通孔结构与所述第三通孔结构重合，所述第三区域上的所述第一通孔结构与所述第三通孔结构重合。
11.可选的，在提供所述掩膜层之前，还包括：在所述基板上形成图形传递层，在所述图形传递层上形成所述掩膜层。
12.可选的，在所述掩膜层内形成所述第一图形结构的方法包括：在所述掩膜层上形成第一图形化结构；以所述第一图形化结构为掩膜，刻蚀所述掩膜层，在所述掩膜层内形成第一图形结构；去除所述第一图形化结构。
13.可选的，所述第一图形化结构包括：第一平坦层、位于第一平坦层上的第一底部反抗层和位于第一底部反抗层上的第一图形化光刻胶层；所述第一图形化结构的形成方法包括：在所述掩膜层上形成第一初始平坦层；在第一初始平坦层上形成第一初始底部反抗层；在部分所述第一初始底部反抗层上形成第一图形化光刻胶层；以所述第一图形化光刻胶层为掩膜，刻蚀第一初始底部反抗层、第一初始平坦层，形成所述第一底部反抗层和第一平坦层。
14.可选的，在所述掩膜层内形成所述第二图形结构的方法包括：在所述掩膜层上、所述第一通孔的底部和侧壁上形成第二图形化结构；以所述第二图形化结构为掩膜刻蚀所述掩膜层，在所述掩膜层内形成第二图形结构；去除所述第二图形化结构。
15.可选的，所述第二图形化结构包括：第二平坦层、位于第二平坦层上的第二底部反抗层和位于第二底部反抗层上的第二图形化光刻胶层；所述第二图形化结构的形成方法包括：在所述掩膜层上、所述第一通孔结构的底部和侧壁上形成第二初始平坦层；在第二初始平坦层上形成第二初始底部反抗层；在部分所述第二初始底部反抗层上形成第二图形化光刻胶层；以所述第二图形化光刻胶层为掩膜，刻蚀第二初始底部反抗层、第二初始平坦层，形成所述第二底部反抗层和第二平坦层。
16.可选的，在所述掩膜层内形成所述第三图形结构方法包括：所述掩膜层上、所述第一通孔结构、所述第二通孔结构的底部和侧壁上形成第三图形化结构；以所述第三图形化结构为掩膜，刻蚀所述掩膜层，在所述掩膜层内形成第三图形结构；去除所述第三图形化结构。
17.可选的，所述第三图形化结构包括：第三平坦层、位于第三平坦层上的第三底部反抗层和位于第三底部反抗层上的第三图形化光刻胶层；所述第三图形化结构的形成方法包括：在所述掩膜层上、所述第一通孔结构的底部和侧壁上、所述第二通孔结构的底部和侧壁上形成第三初始平坦层；在第三初始平坦层上形成第三初始底部反抗层；在部分所述第三初始底部反抗层上形成第三图形化光刻胶层；以所述第三图形化光刻胶层为掩膜，刻蚀第三初始底部反抗层、第三初始平坦层，形成所述第三底部反抗层和第三平坦层。
18.可选的，在形成所述图形传递层之前，还包括：在所述基板上形成牺牲层，所述图形传递层形成于所述牺牲层上。
19.可选的，所述牺牲层为旋涂碳材料。
20.可选的，所述掩膜层的材料为氧化硅、碳氧化硅、无定型硅中的一种或多种组合。
21.可选的，形成所述掩膜层的工艺为化学气相沉积工艺或原子层沉积工艺或物理气相沉积工艺。
22.可选的，所述图形传递层的材料为含氧碳化物的半导体材料。
23.可选的，所述第一通孔结构的孔径与所述第二通孔结构的孔径以及所述第三通孔结构的孔径相同。
24.可选的，所述第一通孔结构的孔径范围为20纳米～60纳米，所述第二通孔结构的孔径范围为20纳米～60纳米，所述第三通孔结构的孔径范围为20纳米～60纳米。
25.相应的，本发明还提供一种半导体器件，包括：基板，所述基板包括多个区域；掩膜层，位于所述基板上；多个图形结构，位于所述掩膜层内，每一图形结构包括位于所述多个区域中的两个区域的通孔结构；重合区域，由多个所述图形结构两两重合形成，且所述重合区域有一个重合的通孔结构。
26.可选的，所述多个区域包括第一区域、第二区域和第三区域。
27.可选的，所述多个图形结构包括第一图形结构、第二图形结构和第三图形结构。
28.可选的，所述通孔结构包括第一通孔结构、第二通孔结构和第三通孔结构。
29.可选的，所述第一图形结构包括位于所述第一区域和所述第三区域的所述第一通孔结构，所述第二图形结构包括位于所述第一区域和所述第二区域的所述第二通孔结构，其中，所述第一区域上的所述第一通孔结构与所述第二通孔结构重合；所述第三图形结构包括位于所述第二区域和所述第三区域的所述第三通孔结构，其中，所述第二区域上的所述第二通孔结构与所述第三通孔结构重合，所述第三区域上的所述第一通孔结构与所述第三通孔结构重合。
30.可选的，还包括：图形传递层，所述图形传递层位于所述基板上，所述掩膜层位于所述图形传递层上。
31.可选的，还包括：牺牲层，所述牺牲层位于所述基板上，所述图形传递层位于所述牺牲层上。
32.可选的，所述牺牲层为旋涂碳材料。
33.可选的，所述掩膜层的材料为氧化硅、碳氧化硅、无定型硅中的一种或多种组合。
34.可选的，所述图形传递层的材料为含氧碳化物的半导体材料。
35.可选的，所述第一通孔结构的孔径与所述第二通孔结构的孔径以及所述第三通孔结构的孔径相同。
36.可选的，所述第一通孔结构的孔径范围为20纳米～60纳米，所述第二通孔结构的孔径范围为20纳米～60纳米，所述第三通孔结构的孔径范围为20纳米～60纳米。
37.与现有技术相比，本发明的技术方案具有以下有益效果：
38.在掩膜层内形成多个图形结构，每个图形结构包括位于基板的多个区域中的两个区域的通孔结构，多个图形结构两两重合，重合区域有一个重合的通孔结构。在重合区域两个图形结构两两重合，这样在重合区域基板表面只经历了两次形成图形结构的作用，此时基板表面仍然保持平整，这就不会影响下次形成图形结构的光罩的过程，从而提高图形质量和图形化位置的准确性。
附图说明
39.图1至图2是一实施例中半导体器件的形成过程的结构示意图；
40.图3至图15是本发明一实施例中半导体器件的形成过程的结构示意图。
具体实施方式
41.目前在7nm节点的半导体器件的形成工艺中，形成通孔(via)的工艺中，通常采用三层光罩的新工艺来形成通孔，具体形成过程参考图1至图2。
42.首先参考图1，提供基板100，所述基板100包括边缘处的第一区域101、第二区域
102以及第三区域103；所述基板100上形成的是有金属层(图中未示出)。
43.参考图2，在所述基板100上形成第一图形结构(未图示)，所述第一图形结构包括位于所述第一区域101、所述第二区域102、以及所述第三区域103内的第一通孔结构104；在所述基板100上形成第二图形结构(未图示)，所述第二图形结构包括位于所述第一区域101、第二区域102、以及所述第三区域内103的第二通孔结构105，所述第一通孔结构104与所述第二通孔结构105重合；在所述基板100上形成第三图形结构(未图示)，所述第三图形结构包括位于所述第一区域101、所述第二区域102、以及所述第三区域103内的第三通孔结构106，所述第三通孔结构106与所述第二通孔结构105重合。
44.发明人发现：这种形成方法使得形成第一通孔结构104、第二通孔结构105以及第三通孔结构106的第一区域100、第二区域102以及第三区域103的基板100经历了三次刻蚀作用，当在基板100上形成图形传递层以及掩膜层的时候，利用相同图形化方法在图形化掩膜层的时候，掩膜层底部的图形传递层在两次刻蚀后已经被刻蚀穿，底部的基板100表面已经不平整，这样在第三次图形化的时候，使得图形对不准，影响形成的图形质量和准确性。
45.发明人研究发现：在掩膜层内形成多个图形结构，每个图形结构包括位于基板多个区域中的两个区域的通孔结构，多个图形两两重合形成重合区域，在重合区域有一个重合的通孔结构，这样在形成多个图形结构的过程中，重合区域的基板表面只经历了两次图形化作用，减少了在重合区域，对通孔结构暴露出的基板表面的损伤，在下一次形成图形结构的过程中，不会对光罩过程造成影响，从而提高形成图形的准确性。
46.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
47.图3至图15是本发明一实施例中半导体器件的形成过程的剖面结构示意图。
48.请参考图3与图4，图4是图3中沿a-a线的截面示意图，提供基板200，所述基板包括多个区域。
49.在本实施例中，所述基板200包括第一区域201、第二区域202和第三区域203。
50.在本实施例中，所述基板200包括衬底、位于所述衬底上的器件层、以及位于所述器件层上的金属层(未图示)。
51.所述衬底的材料包括硅(si)、锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以包括绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ-ⅴ
族化合物。在本实施例中，所述衬底200的材料为硅。
52.在本实施例中，所述基板200为矩形结构，所述第一区域201、第二区域202以及第三区域203分别位于所述基板200的不同拐角。
53.请参考图5，图5与图4视图方向一致，在所述基板200上形成牺牲层204。
54.在本实施例中，在基板200上形成所述牺牲层204的目的在于保证图形能够继续传递下去，同时形成的通孔结构在传递的过程中能够得到缩小。
55.所述牺牲层204为旋涂碳材料。在本实施例中，所述牺牲层204为旋涂碳材料，且能够承受150℃以上的高温。
56.请参考图6，在所述基板200上形成图形传递层205。
57.在本实施例中，所述图形传递层205具体形成于所述牺牲层204上，所述图形传递层205用于将后续在掩膜层内形成的最终图形传递至所述基板200上。
58.所述图形传递层的材料为含氧碳化物的半导体材料。在本实施例中，所述图形传递层205的材料为述图形传递层的材料为含氧碳化物的半导体材料，且氧碳化物的比例大于20％。
59.在本实施例中，所述图形传递层205的形成工艺采用化学气相沉积工艺。在其他实施例中，所述图形传递层205的形成工艺还可以包括物理气相沉积工艺或原子层沉积工艺。
60.在本实施例中，所述图形传递层205的厚度为150埃到300埃。
61.当所述图形传递层205的厚度大于300埃时，这样形成的所述图形传递层205太厚，使得图形传递变得困难；当所述图形传递层205的厚度小于150埃时，此时形成的所述图形传递层205太薄，这样图形还没传递到下面的牺牲层时，所述图形传递层205已经被消耗，不利于图形的传递。
62.请参考图7，在所述图形传递层205上形成掩膜层206。
63.所述掩膜层206的材料为氧化硅、碳氧化硅、无定型硅中的一种或多种组合。在本实施例中，所述掩膜层206的材料采用氧化硅。
64.形成所述掩膜层206的工艺为化学气相沉积工艺或原子层沉积工艺或物理气相沉积工艺。在本实施例中，形成所述掩膜层206的工艺为化学气相沉积工艺。所述化学气相沉积工艺的成膜所需的反应源材料较容易获得，而且制备一种薄膜可以选用不同的化学反应；有意识的改变和调节反应物的成分，又能方便的控制薄膜的成分和特性，因此灵活性较大。
65.在所述掩膜层206内形成多个图形结构，每个所述图形结构包括位于所述多个区域中的两个区域的通孔结构，所述多个图形结构两两重合形成重合区域，所述重合区域有一个重合的通孔结构，具体形成过程请参考图8至图15。
66.在本实施例中，所述多个图形结构包括第一图形结构、第二图形结构和第三图形结构。
67.在本实施例中，所述通孔结构包括第一通孔结构207、第二通孔结构208和第三通孔结构209。
68.请参考图8与图9，在所述掩膜层206内形成第一图形结构，所述第一图形结构包括位于所述第一区域和所述第三区域的第一通孔结构207。
69.在本实施例中，在所述掩膜层206内形成第一图形结构的方法包括：在所述掩膜层206上形成第一图形化结构300；以所述第一图形化结构300为掩膜刻蚀所述掩膜层206，在所述掩膜层206内形成第一图形结构；去除所述第一图形化结构。
70.在本实施例中，所述第一图形化结构300包括：第一平坦层301、位于第一平坦层301上的第一底部反抗层302和位于第一底部反抗层302上的第一图形化光刻胶层303；所述第一图形化结构300的形成方法包括：在所述掩膜层206上形成第一初始平坦层(未图示)；在第一初始平坦层上形成第一初始底部反抗层(未图示)；在部分所述第一初始底部反抗层上形成第一图形化光刻胶层303；以所述第一图形化光刻胶层303为掩膜，刻蚀第一初始底部反抗层、第一初始平坦层，形成所述第一底部反抗层302和第一平坦层301。
71.在本实施例中，去除所述第一图形化结构300的工艺包括灰化工艺。在其他实施例中，还可以采用化学试剂去除所述第一图形化结构。
72.在本实施例中，所述第一图形化光刻胶层303的材料采用氟化氪(krf)；在其他实
施例中，还可以采用氟化氩(arf)。
73.请参考图10、图11与图12，其中图12为图11的俯视图，在所述掩膜层206内形成第二图形结构，所述第二图形结构包括位于所述第一区域201和所述第二区域202的第二通孔结构208，其中，所述第一区域201上的所述第一通孔结构207与所述第二通孔结构208重合。
74.在本实施例中，在所述掩膜层206内形成第二图形结构的方法包括：在所述掩膜层206上、所述第一通孔结构207的底部和侧壁上形成第二图形化结构400；以所述第二图形化结构400为掩膜刻蚀所述掩膜层206，在所述掩膜层206内形成第二图形结构；去除所述第二图形化结构。
75.在本实施例中，所述第二图形化结构400包括：第二平坦层401、位于第二平坦层401上的第二底部反抗层402和位于第二底部反抗层402上的第二图形化光刻胶层403；所述第二图形化结构的形成方法包括：在所述掩膜层206上、所述第一通孔结构207的底部和侧壁上形成第二初始平坦层(未图示)；在第二初始平坦层上形成第二初始底部反抗层(未图示)；在部分所述第二初始底部反抗层上形成第二图形化光刻胶层403；以所述第二图形化光刻胶层403为掩膜，刻蚀第二初始底部反抗层、第二初始平坦层，形成所述第二底部反抗层402和第二平坦层401。
76.在本实施例中，去除所述第二图形化结构的工艺包括灰化工艺。在其他实施例中，还可以采用化学试剂去除所述第二图形化结构。
77.在本实施例中，所述第二图形化光刻胶层403的材料采用氟化氪(krf)；在其他实施例中，还可以采用氟化氩(arf)。
78.请参考图13、14与图15，其中，图14是图13中沿b-b线的截面示意图，图15与图14的视图方向一致，在所述掩膜层206内形成第三图形结构，所述第三图形结构包括位于所述第二区域202和所述第三区203域的第三通孔结构209，其中，所述第二区域202上的所述第二通孔结构208与所述第三通孔结构209重合，所述第三区域203上的所述第一通孔结构207与所述第三通孔结构209重合。
79.在本实施例中，在所述掩膜层206内形成所述第三图形结构方法包括：所述掩膜层206上、所述第一通孔结构207、所述第二通孔结构208的底部和侧壁上形成第三图形化结构500；以所述第三图形化结构500为掩膜，刻蚀所述掩膜层206，在所述掩膜层206内形成第三图形结构；去除所述第三图形化结构500。
80.在本实施例中，所述第三图形化结构500包括：第三平坦层501、位于第三平坦层501上的第三底部反抗层502和位于第三底部反抗层502上的第三图形化光刻胶层503；所述第三图形化结构500的形成方法包括：在所述掩膜层206上、所述第一通孔结构207的底部和侧壁上、所述第二通孔结构208的底部和侧壁上形成第三初始平坦层(未图示)；在第三初始平坦层上形成第三初始底部反抗层(未图示)；在部分所述第三初始底部反抗层上形成第三图形化光刻胶层503；以所述第三图形化光刻胶层503为掩膜，刻蚀第三初始底部反抗层、第三初始平坦层，形成所述第三底部反抗层502和第三平坦层501。
81.在本实施例中，去除所述第三图形化结构500的工艺包括灰化工艺。在其他实施例中，还可以采用化学试剂去除所述第三图形化结构。
82.在本实施例中，所述第三图形化光刻胶层503的材料采用氟化氪(krf)；在其他实施例中，还可以采用氟化氩(arf)。
83.在本实施例中，所述第一通孔结构207的孔径与所述第二通孔结构208的孔径以及所述第三通孔结构209的孔径相同。
84.在本实施例中，所述第一通孔结构207的孔径范围为20纳米～60纳米，所述第二通孔结构208的孔径范围为20纳米～60纳米，所述第三通孔结构209的孔径范围为20纳米～60纳米。
85.在本发明的技术方案中，每一图形结构包括位于所述多个区域中的两个区域的通孔结构，所述多个图形结构两两重合形成重合区域，所述重合区域有一个重合的通孔结构，即所述第一图形结构包括位于第一区域201和第三区域203上的所述第一通孔结构207，所述第二图形结构包括位于第一区域201和第二区域202上的第二通孔结构208，第三图形结构包括位于第二区域202和位于第三区域203上的第三通孔结构209，所述第一图形结构与所述第三图形结构两两重合，所述第一图形结构与所述第二图形结构两两重合，所述第二图形结构与所述第三图形结构两两重合，第一区域201的重合区域上的第一通孔结构207与第二通孔结构208的重合、第二区域202的重合区域上的第二通孔结构208与第三通孔结构209的重合、以及第三区域203的重合区域上的第一通孔结构207与第三通孔结构209的重合，保证在图形化掩膜层206时，第一图形化结构300、第二图形化结构400以及第三图形化结构500之间的两两位置的锁定；另外，在第一区域201的掩膜层206内形成第二通孔结构208之前，以及在第二区域202的掩膜层206内和第三区域203的掩膜层206内形成第三通孔结构209之前，第一区域201、第二区域202以及第三区域203的图形传递层只经历一次刻蚀作用，此时图形传递层的表面是平整的，这样在第一区域201形成第二通孔结构208的时候，第二通孔结构208能够与第一通孔结构207准确的重合在一起；同理，第二区域202上的第二通孔结构208与第三通孔结构209、第三区域203上的第一通孔结构207与第三通孔结构209能够准确的重合在一起，从而提高图形质量和图形化位置的准确性。
86.相应的，本发明还提供一种半导体器件，包括：基板200，所述基板200包括多个区域；掩膜层206，位于所述基板200上；多个图形结构，位于所述掩膜层内，每一图形结构包括位于所述多个区域中的两个区域的通孔结构；重合区域，由多个所述图形结构两两重合形成，且所述重合区域有一个重合的通孔结构。
87.在本实施例中，所述多个区域包括第一区域201、第二区域202和第三区域203。
88.在本实施例中，所述多个图形结构包括第一图形结构300、第二图形结构400和第三图形结构500。
89.在本实施例中，所述通孔结构包括第一通孔结构207、第二通孔结构208和第三通孔结构209。
90.在本实施例中，所述第一图形结构300包括位于所述第一区域201和所述第三区域203的所述第一通孔结构207，所述第二图形结构400包括位于所述第一区域201和所述第二区域202的所述第二通孔结构208，其中，所述第一区域201上的所述第一通孔结构207与所述第二通孔结构208重合；所述第三图形结构500包括位于所述第二区域202和所述第三区域203的所述第三通孔结构209，其中，所述第二区域202上的所述第二通孔结构208与所述第三通孔结构209重合，所述第三区域203上的所述第一通孔结构207与所述第三通孔结构209重合，这种在重合区域，基板表面只经历两次形成图形结构的作用，此时基板表面仍能保持平整，这样在再一次形成图形结构的过程中，不会由于基板表面不平整，而影响形成图
形结构的过程，使得形成的图形质量得到提高。
91.在本实施例中，还包括：图形传递层205，所述图形传递层205位于所述基板200上，所述掩膜层206位于所述图形传递层205上。
92.在本实施例中，所述图形传递层205的厚度为150埃到300埃。
93.当所述图形传递层205的厚度大于300埃时，这样形成的所述图形传递层205太厚，使得图形传递变得困难；当所述图形传递层205的厚度小于150埃时，此时形成的所述图形传递层205太薄，这样图形还没传递到下面的牺牲层时，所述图形传递层205已经被消耗，不利于图形的传递。
94.在本实施例中，还包括：牺牲层204，所述牺牲层204位于所述基板200上，所述图形传递层205位于所述牺牲层204上。
95.在本实施例中，所述牺牲层204为旋涂碳材料。
96.在本实施例中，所述掩膜层206的材料为氧化硅；在其他实施例中，所述掩膜层206的材料还可以是氧化硅、碳氧化硅、无定型硅中的一种或多种组合。
97.在本实施例中，所述图形传递层205的材料为含氧碳化物的半导体材料。
98.在本实施例中，所述第一通孔结构207的孔径与所述第二通孔结构208的孔径以及所述第三通孔结构209的孔径相同。
99.在本实施例中，所述第一通孔结构207的孔径范围为20纳米～60纳米，所述第二通孔结构208的孔径范围为20纳米～60纳米，所述第三通孔结构209的孔径范围为20纳米～60纳米。
100.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。