芯片3D封装组合堆叠结构及其封装方法与流程

本发明涉及一种芯片封装技术领域，具体地说是一种芯片3d封装组合堆叠结构及其封装方法。

背景技术：

现有的元器件7与芯片1的组合堆叠结构，参见图16，其封装工艺包括以下步骤；

1、在基板1上电镀出铜柱12；

2、对芯片2进行装片；

3、然后对芯片2进行焊连接线作业（倒装焊芯片2直接装片）；

4、对产品进行包封；

5、研磨塑封料和铜柱12，露出铜柱12；

6、贴装元器件7；

7、最后通过塑封料包封以保护产品结构。

目前，已有的可实现芯片与元器件堆叠的技术中，有如下缺点：

1、电镀出的铜柱12的高度不可控，铜柱12的头部呈“蘑菇状”；

2、芯片2焊线时下劈刀受到铜柱12头部“蘑菇状”影响，有撞劈刀风险；

3、需要两次包封和研磨，工艺复杂，产品良率低；

4、元器件7需要贴装在铜柱12上，元器件12的焊盘与铜柱12的实际焊接面积小。

技术实现要素：

本发明的目的之一是克服现有技术中存在的不足，提供一种无需研磨工艺步骤、能改善封装良率并能加大元器件焊盘与罩形导通片的焊接面积的芯片3d封装组合堆叠结构。

本发明的另一目的是提供一种芯片3d封装组合堆叠结构的封装方法。

按照本发明提供的技术方案，所述芯片3d封装组合堆叠结构，包括基板、芯片、内部封装体、罩形导通片、元器件、封装外壳与封装填充体；在预先制有线路的基板的上表面固定有芯片，所述内部封装体将芯片整体封装，在内部封装体的外部设有罩形导通片，在内部封装体的侧面与罩形导通片之间具有空腔，罩形导通片的上表面与元器件的正面相固定，元器件的外沿均位于导通片的上表面内，在对应内部封装体外侧的罩形导通片上以及内部封装体与元器件之间的罩形导通片上开设有通孔，在罩形导通片的外围与元器件的外围设有封装外壳，封装外壳整体封装罩形导通片，封装外壳整体封装元器件或者部分封装元器件，在通孔内以及内部封装体与罩形导通片之间的空腔内设有封装填充体。

作为优选，还包括粘结剂层与连接线；所述基板的上表面与芯片的背面通过粘结剂层相连，在芯片的正面焊接有连接线，连接线的另一端与基板的上表面相焊接。

作为优选，还包括凸件，芯片的正面与基板的上表面焊接通过凸件焊接在一起。

作为优选，所述凸件为焊球或者电镀凸点。

作为优选，所述封装外壳部分封装元器件，使得元器件的背面外露。

上述芯片3d封装组合堆叠结构的封装方法包括以下步骤：

步骤s1，提供基板，基板上预先制有线路便于连接芯片和元器件；

步骤s2，将芯片的背面通过粘结剂层固定在基板的上表面；

步骤s3，在芯片的正面焊接连接线，连接线的另一端焊接在基板的上表面；

步骤s4，将带有热固化膜的硅片装在芯片的上方，热固化膜包裹芯片及连接线；

步骤s5，去除硅片并对热固化膜进行固化，形成内部封装体；

步骤s6，在内部封装体外侧的基板的上表面装上金属罩形导通片；

步骤s7，在罩形导通片的上表面贴装元器件；

步骤s8，通过压缩或注塑工艺，将基板的上表面、罩形导通片的外围、元器件的外围以及通孔内、内部封装体与罩形导通片之间的空腔内充塑封料，在基板的上表面、罩形导通片的外围与元器件的外围形成封装外壳，在通孔内、内部封装体与罩形导通片之间的空腔内形成封装填充体。

上述芯片3d封装组合堆叠结构的封装方法还可包括以下步骤：

步骤s1，提供基板，基板上预先制有线路便于连接芯片和元器件；

步骤s2，将芯片的正面与基板的上表面通过凸件焊接在一起；

步骤s3，将带有热固化膜的硅片装在芯片的上方，热固化膜包裹芯片及凸件；

步骤s4，去除硅片并对热固化膜进行固化，形成内部封装体；

步骤s5，在内部封装体外侧的基板的上表面装上金属罩形导通片；

步骤s6，在罩形导通片的上表面贴装元器件；

步骤s7，通过压缩或注塑工艺，将基板的上表面、罩形导通片的外围、元器件的外围以及通孔内、内部封装体与罩形导通片之间的空腔内充塑封料，在基板的上表面、罩形导通片的外围与元器件的外围形成封装外壳，在通孔内、内部封装体与罩形导通片之间的空腔内形成封装填充体。

本发明的优点在于：

1）改善了现有技术中因电镀铜柱高度过高且头部呈“蘑菇状”带来的打线撞劈刀的问题；

2）使得芯片焊线风险更小，减少封装制程工艺流程，仅需一次包封且不需要研磨，降低了成本；

3）加大元器件的焊接区域，使元器件焊接更牢固，电性能更优。

附图说明

图1是本发明实施例1的基板示意图。

图2是本发明实施例1芯片正装示意图。

图3是本发明实施例1做出连接线示意图。

图4是本发明实施例1内部封装示意图。

图5是本发明实施例1去除硅片示意图。

图6是本发明实施例1安装罩形导通片示意图。

图7是本发明实施例1贴装元器件示意图。

图8是本发明实施例1外壳封装示意图。

图9是本发明实施例2的基板示意图。

图10是本发明实施例2芯片倒装示意图。

图11是本发明实施例2内部封装示意图。

图12是本发明实施例2去除硅片示意图。

图13是本发明实施例2安装罩形导通片示意图。

图14是本发明实施例2贴装元器件示意图。

图15是本发明实施例2外壳封装示意图。

图16是现有技术的芯片封装组合堆叠结构示意图。

具体实施方式

下面结合具体实施例对本发明作进一步说明。

实施例1

一种芯片3d封装组合堆叠结构，包括基板1、芯片2、连接线31、内部封装体4、罩形导通片6、元器件7、封装外壳8、封装填充体9与粘结剂层10；在预先制有线路的基板1的上表面固定有芯片2，基板1的上表面与芯片2的背面通过粘结剂层10相连，在芯片2的正面焊接有连接线31，连接线31的另一端与基板1的上表面相焊接，内部封装体4将芯片2整体封装，在内部封装体4的外部设有罩形导通片6，在内部封装体4的侧面与罩形导通片6之间具有空腔，罩形导通片6的上表面与元器件7的正面相固定，元器件7的外沿均位于导通片6的上表面内，在对应内部封装体4外侧的罩形导通片6上以及内部封装体4与元器件7之间的罩形导通片6上开设有通孔61，在罩形导通片6的外围与元器件7的外围设有封装外壳8，封装外壳8整体封装罩形导通片6与元器件7在通孔61内以及内部封装体4与罩形导通片6之间的空腔内设有封装填充体9。

上述芯片3d封装组合堆叠结构的封装方法包括以下步骤：

步骤s1，如图1所示，提供基板1，基板1上预先制有线路便于连接芯片2和元器件7；

步骤s2，如图2所示，将芯片2的背面通过粘结剂层10固定在基板1的上表面；

步骤s3，如图3所示，在芯片2的正面焊接连接线31，连接线31的另一端焊接在基板1的上表面；

步骤s4，如图4所示，将带有热固化膜的硅片11装在芯片2的上方，热固化膜包裹芯片2及连接线31；

步骤s5，如图5所示，去除硅片11并对热固化膜进行固化，形成内部封装体4；

步骤s6，如图6所示，在内部封装体4外侧的基板1的上表面装上金属罩形导通片6；

步骤s7，如图7所示，在罩形导通片6的上表面贴装元器件7；

步骤s8，如图8所示，通过压缩或注塑工艺，将基板1的上表面、罩形导通片6的外围、元器件7的外围以及通孔61内、内部封装体4与罩形导通片6之间的空腔内充塑封料，在基板1的上表面、罩形导通片6的外围与元器件7的外围形成封装外壳8，在通孔61内、内部封装体4与罩形导通片6之间的空腔内形成封装填充体9。

实施例2

一种芯片3d封装组合堆叠结构，包括基板1、芯片2、凸件32、内部封装体4、罩形导通片6、元器件7、封装外壳8与封装填充体9；在预先制有线路的基板1的上表面固定有芯片2，芯片2的正面与基板1的上表面通过凸件32相焊接，内部封装体4将芯片2整体封装，在内部封装体4的外部设有罩形导通片6，在内部封装体4的侧面与罩形导通片6之间具有空腔，罩形导通片6的上表面与元器件7的正面相固定，元器件7的外沿均位于导通片6的上表面内，在对应内部封装体4外侧的罩形导通片6上以及内部封装体4与元器件7之间的罩形导通片6上开设有通孔61，在罩形导通片6的外围与元器件7的外围设有封装外壳8，封装外壳8整体封装罩形导通片6与元器件7，在通孔61内以及内部封装体4与罩形导通片6之间的空腔内设有封装填充体9。

上述芯片3d封装组合堆叠结构的封装方法包括以下步骤：

步骤s1，如图9所示，提供基板1，基板1上预先制有线路便于连接芯片2和元器件7；

步骤s2，如图10所示，将芯片2的正面与基板1的上表面通过凸件32焊接在一起；

步骤s3，如图11所示，将带有热固化膜的硅片11装在芯片2的上方，热固化膜包裹芯片2及凸件32；

步骤s4，如图12所示，去除硅片11并对热固化膜进行固化，形成内部封装体4；

步骤s5，如图13所示，在内部封装体4外侧的基板1的上表面装上金属罩形导通片6；

步骤s6，如图14所示，在罩形导通片6的上表面贴装元器件7；

步骤s7，如图15所示，通过压缩或注塑工艺，将基板1的上表面、罩形导通片6的外围、元器件7的外围以及通孔61内、内部封装体4与罩形导通片6之间的空腔内充塑封料，在基板1的上表面、罩形导通片6的外围与元器件7的外围形成封装外壳8，在通孔61内、内部封装体4与罩形导通片6之间的空腔内形成封装填充体9。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。