半导体封装、半导体装置及半导体封装的制造方法与流程

本发明涉及一种半导体封装、半导体装置和半导体封装的制造方法。

背景技术：

例如，在jp2018-137466a(对应于us2013/0249051a，cn104221145a)中已经描述了能够在其上安装电子部件的半导体封装。

jp2018-137466a中描述的半导体封装包括半导体芯片、平坦的第一引线框架、一对第二引线框架和成型树脂(moldresin)。第一引线框架包括其上安装有引线和半导体芯片的管芯焊盘(diepad)。该对第二引线框架连接到第一引线框架。成型树脂覆盖半导体芯片、平坦的第一引线框架和该对第二引线框架。第二引线框架的一端连接到第一引线框架的一个表面。第二引线框架的另一端在与第一引线框架的所述一个表面的平面相交的方向上(即在半导体芯片的向上方向上)延伸。此外，所述第二引线框架具有焊盘，在该焊盘上，其另一端平行于管芯焊盘而设置并且安装有另一电子部件，并且一悬垂引线从该焊盘向外延伸。在该半导体封装中，该对第二引线框架中每一个的焊盘位于所述半导体芯片上，并从成型树脂暴露。所述另一个电子元件被安装为桥接该对焊盘。

技术实现要素：

通过将半导体芯片安装在第一引线框架上、然后将第二引线框架连接到第一引线框架、并且成型所述成型树脂来制造半导体封装。在将第二引线框架连接到第一引线框架之后成型第一引线框架和第二引线框架的同时，第二引线框架被支撑为不掉落。焊盘从成型树脂暴露。更具体地说，第二引线框架包括从焊盘向外延伸并临时支撑所述焊盘的多个悬垂引线。

近年来，在这种类型的半导体封装中，需要增加在成型树脂的与安装有基板等的表面相反的上表面中安装其他电子部件的数量。为了满足需要，半导体封装必须具有增加暴露在成型树脂上表面中的端子数量的结构。

然而，在jp2018-137466a中描述的半导体封装中，由于在成型树脂的上表面上存在多个悬垂引线，所以难以增加在成型树脂的上表面中暴露的端子数量。因此，难以在成型树脂的上表面上安装两个或更多个电子部件。

鉴于上述困难，本发明的一个目的是提供一种半导体封装，其中两个或更多个电子部件能被安装在成型树脂的上表面上，还提供使用该半导体封装的半导体装置以及半导体封装的制造方法。

根据本发明的一方面，一种半导体封装包括引线框架、半导体芯片、多个三维布线和成型树脂。所述半导体芯片安装在所述引线框架上。所述多个三维布线中的每一个都包括基部、支脚和端子。所述基部经由接合材料连接到所述引线框架。所述支脚在与所述基部的连接到所述引线框架的底面相反的一侧从所述基部延伸出。所述端子连接到所述支脚并与所述基部平行设置。所述成型树脂覆盖所述引线框架的一部分、所述半导体芯片以及所述多个三维布线中每一个的一部分。所述多个三维布线的数量至少为三个。所述端子从所述成型树脂与所述引线框架相反的上表面暴露。

上述半导体封装具有至少三个无悬浮引线等的三维布线。在所述成型树脂与引线框架相反的上表面中，两对或更多对端子从所述成型树脂暴露。因此，可能提供这样一种半导体封装，其中在所述成型树脂的上表面上能安装两个或更多个电子部件。

根据本发明的另一方面，一种半导体装置包括引线框架、半导体芯片、多个三维布线和成型树脂。所述半导体芯片安装在所述引线框架上。所述多个三维布线中的每一个都包括基部、支脚和端子。所述基部经由接合材料连接到所述引线框架。所述支脚在与所述基部的连接到所述引线框架的底面相反的一侧从所述基部延伸出。所述端子连接到所述支脚并与所述基部平行设置。所述成型树脂覆盖所述引线框架的一部分、所述半导体芯片以及所述多个三维布线中每一个的一部分。所述多个电子部件中的每一个都连接到其中一个所述端子。所述多个三维布线的数量至少为三个。所述端子从所述成型树脂的与所述引线框架相反的上表面暴露。所述多个电子部件中的每个由无源部件提供。所述多个电子部件的数量等于或大于两个。

上述半导体装置具有至少三个无悬浮引线等的三维布线。在所述成型树脂的与所述引线框架相反的上表面中，两对或更多对端子从所述成型树脂暴露。因此，可能提供这样一种半导体装置，其中在所述端子上能安装两个或更多个电子部件。

根据本发明的另一方面，一种半导体封装的制造方法包括：将半导体芯片安装在引线框架上；制备三维布线材料，所述三维布线材料具有多个接合部、平行于所述多个接合部设置的多个平坦部、以及连接所述多个平坦部的连接部，所述多个平坦部设置在所述多个接合部与所述连接部之间；经由接合材料将所述多个接合部连接到所述引线框架；在所述安装和所述连接之后，形成成型树脂以覆盖所述引线框架的一部分、所述半导体芯片和所述三维布线材料；在所述形成之后，从与所述引线框架相反的一侧切割所述成型树脂以去除所述连接部。所述切割包括从所述成型树脂暴露所述多个平坦部中每个平坦部的一个表面，以及形成具有每个被设置为端子的所述多个平坦部的两对或更多对三维布线。

上述半导体封装的制造方法使得可能制造这样的半导体封装：在该半导体封装中，至少包括三个三维布线而没有悬垂引线等，并且在所述成型树脂的与所述引线框架相反的上表面中暴露两对或更多对端子。此外，具有所述多个接合部、所述多个平坦部以及连接所述多个平坦部的所述连接部的所述三维布线材料具有独立放置的结构，该独立放置结构在连接到引线框架之后竖立且没有悬垂引线等。在形成所述成型树脂之后，去除所述三维布线材料的连接部，暴露所述平坦部的所述一个表面，并且两对或更多对三维布线形成设置为端子的所述平坦部。这可能有利于半导体封装的制造，其中端子的数量增加，并且端子设置的灵活性高。

附图说明

通过以下参考附图的详细描述，本发明的上述和其他目的/特征和优点将变得更加明显。在附图中：

图1是示出安装有第二电子部件的根据第一实施方式的半导体封装的截面图；

图2是示出图1中的成型树脂中的半导体封装的示例性设置的平面图；

图3是示出图1中安装在半导体封装上的第二电子部件的示例性设置的平面图；

图4a至图4i是示出图1所示的半导体装置的制造工序的示意图；

图5是示出安装有第二电子部件的根据第二实施方式的半导体封装的截面图；

图6a是示出图5所示的半导体装置的制造工序中的用于引线框架的制备工序的示意图；

图6b是示出紧随图6a的制造工序且示出半导体芯片、第一电子部件和三维布线的安装工序的示意图；并且

图7是示出根据安装有第二电子部件的第二实施方式的修改例的半导体封装的平面图。

具体实施方式

在下文中，将基于附图描述本发明的实施方式。请注意，在下面的各个实施方式的描述中，彼此相同或等效的元件具有相同的附图标记。

(第一实施方式)

将参考图1至图3描述根据第一实施方式的半导体封装p1和具有该半导体封装p1的半导体装置s1。图1示出了图2中的i-i截面结构。在图2中，为了提高可视性并帮助理解，用实线表示将在后面描述的被成型树脂7覆盖的各元件，并用交替的一长两短虚线表示成型树脂7的轮廓。此外，在图2中，在上述各个元件中，在平面图中用虚线或交替的一长两短虚线表示将在后面描述的三维布线6中隐藏的部分。

如图1所示，根据本实施方式的半导体封装p1具有引线框架1，半导体芯片2，接合材料3，导线4，第一电子部件5，三维布线6和成型树脂7。半导体封装p1例如具有包括第一电子部件5的qfn结构。此外，三维布线6的一部分从成型树脂7暴露。第二电子部件8能够安装在三维布线6的暴露部分上。注意，qfn是quadflatnonleadpackage(四侧无引脚扁平封装)的缩写。

注意，半导体封装p1不限于qfn结构，而是可以具有任何结构，只要在后述的成型树脂7的上表面7a中暴露四根或以上的三维布线6并且作为两对或更多对端子即可。除了根据本实施方式的半导体封装p1之外，半导体装置s1还具有两个或以上第二电子部件8。第二电子部件8安装在半导体封装p1上。

引线框架1由诸如铜或铁的金属材料制成。如图1和图2所示，引线框架1包括多个引线11和其上安装有半导体芯片2的管芯焊盘12。引线框架1可以由平坦的引线框架提供，其中多个引线11和管芯焊盘12设置在同一平面上。如图1所示，在引线框架1中，从成型树脂7暴露与半导体芯片2安装其上的安装表面相对的表面。该相反表面称为第一表面。安装表面被称为第二表面。引线框架1的该相反表面覆盖有镀层13。

由诸如sn(锡)，sn-bi(铋)，ni(镍)-au(金)或ni-pd(钯)-au的导电材料提供镀层13，并且其通过电镀形成。镀层13确保涂覆在镀层13上的焊料等的润湿性，以提高在布线板等上的安装性。

注意，可以通过在一个金属板上执行冲压加工等而形成多个引线11和管芯焊盘12来获得引线框架1。多个引线11和管芯焊盘12与未示出的系杆(tiebar)等连接直到形成稍后将描述的成型树脂7，从而形成了稍后将描述的引线框架的一部分。在形成成型树脂7之后，通过将连接所述引线11与管芯焊盘12的系杆或悬垂引线切割去除(例如通过引线切割去除)，从而分离多个引线11和管芯焊盘12。

如图2所示，例如，多个引线11被设置为彼此相互远离，从而在平面图中包围管芯焊盘12。多个引线11具有与后述的三维布线6连接的第一引线111和与后述的第一电子部件5连接的第二引线112。

如图2所示，在第一引线111中，将管芯焊盘12侧上的一端定义为一端，将与该一端相反的一端定义为另一端。第一引线111在另一端侧上具有宽部111a，宽部111a比第一引线111的其余部分更宽。假设连接第一引线111的一端到另一端的方向是延伸方向，则上述宽度表示在与延伸方向正交的方向上的宽度。三维布线6经由接合材料3连接至宽部111a。第一引线111的数量至少为四个，并且两个第一引线111成对。引线框架1具有至少两对第一引线111。该对第一引线111可以设置在管芯焊盘12的两侧上。第一引线111的设置不限于该设置，而是设置可以任意更改。

注意，在本实施方式中，引线框架1具有六个第一引线111，即三对第一引线111。第一引线111的数量可以与三维布线6的数量相对应地任意改变。此外，第一引线111的设置可以对应于安装在半导体封装p1上的第二电子部件8的设置而任意改变。

如图1和图2所示，例如，第二引线112可以设置在第一引线111与管芯焊盘12之间。或者，第二引线112可以设置在不同于第一引线111的引线11与管芯焊盘12之间。第二引线112经由第一电子部件5连接于其它引线11例如第一引线111等。在第二引线112中，由任意金属材料例如金或铜制成的导线4连接于与其上安装有第一电子部件5的一端相反的另一端。第二引线112经由导线4电连接至半导体芯片2。第二引线112的数量是任意数量，并且与包括在半导体封装p1中的第一电子部件5的数量相对应地任意改变。

如图2所示，管芯焊盘12可以具有近似矩形的板形状。半导体芯片2安装在管芯焊盘12上。注意在图2中，省略了从管芯焊盘12延伸出并连接至引线框架材料的部分。

半导体芯片2主要由半导体材料例如硅提供。半导体芯片2可以是诸如mosfet的开关器件。注意，mosfet是金属氧化物半导体场效应晶体管(metaloxidesemiconductorfieldeffecttransistor)的缩写。半导体芯片2通过一般的半导体工序形成，并且可以具有近似矩形的板状。在本实施方式中，半导体芯片2经由焊料等的接合材料3安装在管芯焊盘12上。半导体芯片2具有连接到未示出的电路布线例如mosfet的多个电极焊盘(electrodepads)。导线4连接到电极焊盘。如图2所示，半导体芯片2经由导线4电连接至引线11。

第一电子部件5是任意的无源部件，例如电容器、电感器或电阻器。如图1所示，例如，第一电子部件5经由接合材料3安装在第一引线111和第二引线112上，以桥接这些引线111和112，三维布线6连接于第一引线111。第一电子部件5的设置不限于这种设置。例如，当第一电子部件5是电容器时，第一电子部件5用作旁路电容器。

如图1所示，例如，三维布线6具有：基部61，其经由接合材料3连接至引线框架1的第二表面，半导体芯片2安装在引线框架1的第二表面上；从该基部61延伸出的支脚62；以及从成型树脂7暴露的端子63。

更具体地，在与基部61连接到引线框架1的连接表面相反的表面一侧上，大致平行于基部61设置的端子63经由支脚62连接到基部61。换句话说，支脚62延伸到基部61的连接表面的相反侧。从相对于作为成型树脂7的与引线框架1的所述相反侧上的表面的上表面7a的法线方向看，端子63被设置为与基部61不重合。如图1所示，端子63的与基部61相反一侧上的一个表面从成型树脂7暴露。基部61的所述连接表面称为底面。端子63的所述一个表面称为端子表面。

在本实施方式中，两个三维布线6被成对使用，并且三维布线6的数量至少为四个。在三维布线6中，端子63在成型树脂7的上表面7a中暴露。第二电子部件8能够经由接合材料3安装在端子63上。即，端子63设置为面对引线框架1的一部分，并且成型树脂7设置在端子63与引线框架1的所述部分之间。此外，端子63用作其上安装第二电子部件8的焊盘。在本实施方式中，在引线框架1上形成的镀层13被设置为第一镀层13。端子63从成型树脂7暴露的所述一个表面覆盖有导电材料的第二镀层64。如同第一镀层13的情况一样，第二镀层64由任意的导电材料提供，并且其可以通过电镀等形成。

如图2所示，例如，该对三维布线6可以彼此面对，管芯焊盘12在平面图中可以设置在该对三维布线6之间。三维布线6的设置可以与要成对的第一引线111的设置相对应地任意改变。为了安装两个或更多个第二电子部件8，半导体封装p1具有至少四个即两对或更多对三维布线6。

在三维布线6中，基部61经由接合材料3接合至第一引线111的宽部111a。基部61的宽度等于或小于宽部111a的宽度。如图2所示，两对或更多对三维布线6可以具有两种以上不同的宽度或具有相同的宽度。

该对三维布线6可以通过在一个金属板上进行冲压加工而形成。在稍后描述的半导体装置s1的制造过程中，至少通过成型树脂7的形成来连接两个端子63。然后，在形成成型树脂7之后的切割工序中，连接两个端子63的部分被去除，并且形成所述两个三维布线6。通过这些过程形成的三维布线6具有其中用作焊盘的端子63没有悬垂引线(suspensionlead)的构造。稍后将描述构造的细节。

成型树脂7是密封构件，其覆盖半导体装置s1的除了第二电子部件8以外的各个元件。成型树脂7由任意树脂材料例如环氧树脂提供。

半导体封装p1的基本构造如上所述。

通过经由接合材料3在半导体封装p1的端子63上安装两个或多个第二电子部件8，能够制造在成型树脂7上设置有两个或更多个无源部件的半导体装置s1。

与第一电子部件5的情况相同，第二电子部件8是无源部件，例如电容器、电感器或电阻器。在半导体装置s1中，在成型树脂7的上表面7a上安装至少两个第二电子部件8。

如图3所示，例如，在半导体装置s1中，安装了三个第二电子部件8。半导体装置s1的设置不限于该设置。在图3所示的例子中，三个第二电子部件8之一是电感器，另外两个是电容器。以这种方式，当安装多个第二电子部件8时，半导体装置s1具有获得故障弱化(fail-safe)、增加电容等优点的结构。

接下来，将参考图4a至图4h描述半导体封装p1和使用半导体封装p1的半导体装置s1的制造方法的示例。注意，将作为代表示例描述制造多个半导体封装p1和半导体装置s1的方法。

首先，如图4a中所示，制备引线框架材料100，引线框架材料100具有形成多个引线11和管芯焊盘12的区域101、102和103。引线框架材料100是一块金属板，该金属板具有多个区域，其在成型树脂7的成型之后例如通过引线切割而成为引线框架1，这将在后面描述。

注意，在引线框架材料100中，区域101形成第一引线111，区域102形成管芯焊盘12，并且区域103形成第二引线112。此外，除了第一引线111之外，区域101可形成不同于第二引线112的引线11。

接下来，如图4b所示，制备半导体芯片2和第一电子部件5，并将它们安装在引线框架材料100上。例如，在引线框架材料100中，将焊料印刷在区域102上以及区域101和103的一部分上。随后，将半导体芯片2安装在区域102上，并将第一电子部件5横跨区域101和区域103安装。然后，通过回流工序(reflowprocess)熔化焊料并固化熔化的焊料，从而将半导体芯片2和第一电子元件5安装在引线框架材料100上。

接下来，如图4c所示，导线4通过导线接合连接到半导体芯片2，以便将半导体芯片2电连接到区域101和103。

然后，如图4d所示，制备三维布线材料9，并将其安装在区域101上。更具体地，例如，将焊料分配——施加在区域101上，并将三维布线材料9安装在焊料上。三维布线材料9具有用于稍后形成三维布线6的基部61的接合部91，用于稍后形成端子63的平坦部92以及用于连接平坦部92的连接部93。例如，如图4d所示，三维布线材料9具有在平面图中大致平行设置的至少两个接合部91和平坦部92，并且多个平坦部92经由连接部93连接成阶梯状。换句话说，三维布线材料9具有用两个或更多个接合部91支撑三维布线材料9自身的构造，即，其自身站立的构造。

注意，从平坦部92朝向接合部91的方向是向下的方向，相反的方向是向上的方向。三维布线材料9可以具有任何构造，只要连接部93从平坦部92朝着向上的方向延伸并连接两个或更多个平坦部92即可。即，可以使用任何构造，只要连接部93比平坦部92更向上延伸即可，连接部93的形状可以任意改变。此外，三维布线材料9可以具有任何构造，只要通过后述的连接部93的切割工序形成两个或更多个三维布线6即可。三维布线材料9可以具有这样的构造：其在不同于图4d所示截面的截面中具有接合部91和平坦部92并在另一截面中连接于平坦部92。

接着，制备沿成型树脂7的外形具有空腔的未图示的金属模具，设置图4d中所示的工件状态。然后，将诸如环氧树脂的树脂材料倒入腔中，并且通过固化树脂材料，如图4e所示成型所述成型树脂7。此时，如图4e所示，成型树脂7被成型成覆盖除了引线框架材料100的一部分之外图4d所示的工件中的元件。

接下来，通过任意方法从成型树脂7的在连接部93侧上的表面7b进行切割。如图4f所示，移除连接部93，并且从成型树脂7暴露平坦部92的与接合部91相反一侧上的一个表面。通过该工序，多个平坦部92被分开。因此，形成两对或更多对三维布线6，并且在切割工序之后的成型树脂7中，切割侧上的表面被生成为上表面7a。

如图4g所示，通过在引线框架材料100的从成型树脂7暴露的部分和平坦部92的所述一个表面(即端子63的所述一个表面)上进行电镀以形成第一镀层13和第二镀层64。通过该工序，工件具有多个半导体封装p1。在该工序之后，当工件通过后述的划片切割(dicingcutting)被半导体封装p1分割时，可能制造多个半导体封装p1。

接下来，如图4h所示，在覆盖端子63的第二镀层64上印刷焊料，并且安装第二电子部件8。此后，通过利用回流工序熔化焊料然后再次固化焊料，第二电子部件8经由接合材料3连接到端子63。

最后，用刀片例如未示出的金刚石切割器执行划片切割。如图4i所示，通过用半导体装置s1分割工件，可能制造多个半导体装置s1。

根据本实施方式，可能提供如下的半导体封装p1，其具有两对或更多对没有悬垂引线等的三维布线6，并且具有在成型树脂7的上表面7a上可以安装两个或更多个第二电子部件8的构造。也就是说，通过提供不具有悬垂引线等的三维布线6，可以提供一种半导体封装p1，该半导体封装p1可以提高部件设置的灵活性，同时确保将第二电子部件8安装在成型树脂7上表面7a上的端子数量。通过使用该半导体封装p1，可能实现具有更复杂模块形式的半导体装置s1。

另外，通过使用具有无悬垂引线等的独立放置(free-standing)结构的三维布线材料9，在成型树脂7成型后去除连接部93从而形成多个三维布线6，可能以较低的成本制造包括具有复杂结构的三维布线6的半导体封装p1。

此外，在成型树脂7中包括作为无源部件的第一电子部件5。利用这种构造，与成型树脂7中不包括无源部件的情况相比，无源部件与另一部分之间的线间距离更短。该半导体封装p1改善了电性能例如emc。通过使用该半导体封装p1，可能减小用于安装半导体封装p1的布线板上的无源部件的空间。因此，可能制造具有较小平坦表面尺寸和改善的电性能的电子装置。

(第二实施方式)

接下来，将描述根据第二实施方式的半导体封装p2和使用该半导体封装p2的半导体装置s2。

如图5所示，例如，根据本实施方式的半导体封装p2与第一实施方式的不同之处在于，半导体芯片2在没有导线4的情况下被连接到第一引线111和第二引线112，并且引线框架1不具有管芯焊盘12。在本实施方式中，将主要描述不同之处。

在本实施方式中，引线框架1具有多个引线11，但是不具有管芯焊盘12。

在本实施方式中，半导体芯片2在形成未示出的电路布线的一个表面上具有多个凸块21。半导体芯片2经由所述多个凸块21电连接至第一引线111和第二引线112。半导体芯片2通过倒装式芯片接合(flipchipbonding)被接合至引线框架1。

凸块21具有诸如cu的导电材料柱和覆盖柱梢端的焊料。通过在半导体芯片2的所述一个表面上以这个顺序层叠这些材料而形成凸块21。凸块21可例如通过电镀形成。

在半导体装置s2中，两个或更多个第二电子部件8被安装在具有上述构造的半导体封装p2上。

接下来，将参照图6a和图6b描述半导体封装p2的制造方法的示例。在该示例中，将主要描述与根据第一实施方式的半导体封装p1的上述制造工序的差异。

首先，如图6a所示，制备具有区域101和103的引线框架材料100。在本实施方式中，引线框架材料100不具有将成为管芯焊盘12的区域102。

接下来，制备已经通过通常的半导体工序制造且具有凸块21的半导体芯片2。如图6b所示，将半导体芯片2、第一电子部件5和三维布线材料9安装在引线框架材料100上。更具体地，在引线框架材料100中，将焊料印刷在即将安装第一电子部件5和三维布线材料9的部分上，然后提供半导体芯片2、第一电子元件5和三维布线材料9。此时，提供半导体芯片2，以使凸块21与引线框架材料100接触。然后，通过回流工序使印刷的焊料和形成凸块21的焊料熔化，并再次固化该焊料，可能立即安装半导体芯片2、第一电子元件5和三维布线材料9。即，在本实施方式中，第一电子部件5和三维布线材料9的安装以及半导体芯片2的倒装式芯片接合同时进行。

利用该构造，可能在没有导线4的情况下将半导体芯片2电连接到引线框架材料100。此外，与进行导线接合的情况相比，减少了制造工序的数量，并且与上述第一实施方式相比，可以进一步降低制造成本。

接下来，利用与图4e至图4i中描述的那些类似的工序，来进行成型树脂7的成型、三维布线材料9的连接部93的切除、镀层13和64的形成、第二电子元件8的安装以及划片切割。通过该构造，可能制造半导体封装p2和使用半导体封装p2的半导体装置s2。

根据本实施方式，可能获得上述第一实施方式的优点，并且可能获得具有能以低成本制造的结构的半导体封装p2。此外，使用半导体封装p2的半导体装置s2具有能以比半导体装置s1更低的成本制造的结构。

(第二实施方式的变型例)

接下来，将参照图7描述根据第二实施方式的半导体封装p2的变型。在图7中，为了帮助理解构造，在稍后描述的三维布线6a至6d中，用虚线分别表示被成型树脂7覆盖的部分和被第二电子部件8隐藏的部分的轮廓。此外，图7是示出从相对于上表面7a的法线方向观察的成型树脂7的俯视图。

如图7所示，例如，根据本变型例的半导体封装p3与上述第二实施方式的不同之处在于，两对或更多对三维布线6包括公共三维布线6a和相应于公共三维布线6a的三维布线6b至6d。

更具体地，在图7所示的示例中，半导体封装p3具有三对三维布线6。三对三维布线6包括公共三维布线6a和与三维布线6a相应的三维布线6b至6d。在下文中，为了便于说明，可以将公共三维布线6a称为“公共三维布线”，并且可以将与公共三维布线6a相应的三维布线6b至6d称为“相应的三维布线”。

即，两对或更多对的三维布线6不限于“假设一对三维布线6由一个三维布线6和另一三维布线6构成，并且提供两对或更多对三维布线6”，而是可以是“具有一个共同的三维布线和两个或更多相应的三维布线的构造”。当使用前者时，两对三维布线6包括四个三维布线6。当使用后者时，两对三维布线6包括三个三维布线6。

如图7所示，例如，半导体封装p3具有如下结构：其中安装三个第二电子部件8，以分别将公共三维布线6a连接到相应的三维布线6b，将公共三维布线6a连接到相应的三维布线6c，并且将公共三维布线6a连接至相应的三维布线6d。在第二电子部件8中，用于将公共三维布线6a连接到相应的三维布线6b和6d的电子部件例如是电容器。将公共三维布线6a连接到相应的三维布线6c的电子部件例如是电感器。但是，电子部件不限于这些装置。

根据本变型例，可能提供半导体封装p3以获得与上述第二实施方式中的那些类似的优点。另外，在上述第一实施方式中，与本实施方式同样地，也可以构造为使得两对或更多对三维布线6具有公共的三维布线和多个相应的三维布线。

(其他实施方式)

已经根据多个实施方式描述了本发明，但是，应当理解，本发明不限于实施方式和结构。本发明还涵盖各种修改和等效范围内的变化。另外，各种组合和形式，甚至包括或多或少仅一个部件的其他组合和形式也意图落入本发明的范围和精神内。

(1)例如，在上述实施方式中，半导体封装p1和p2包括第一电子部件5。实施方式不限于该构造，而是半导体封装p1和p2可以不具有第一电子部件5。即使在这种情况下，也可能通过设置两对或更多对无悬垂引线等的三维布线6来安装两个或更多的第二电子部件8。可能提供一种半导体封装，其具有暴露于成型树脂7上表面7a中的端子数量和设置的高灵活性。注意，当省略第一电子部件5时，引线框架1不具有至少第二引线112。

(2)在上述实施方式中，在制造半导体封装p1或p2时使用的引线框架材料100中，在经受划片切割的和从成型树脂7暴露的位置中的部分可以具有凹部。凹部用作划线。

另外，在上述实施方式中，引线框架材料100具有将成为多个引线框架1的部分。也可以构成为使得引线框架材料100具有一个引线框架1。

(3)在上述实施方式中，可以构成为使得引线框架1不具有第一镀层13。此外，可以构成为使得三维布线6不具有第二镀层64。