显示设备及制造显示设备的方法与流程

相关申请的交叉引用

本申请要求于2019年6月21日递交的第10-2019-0074277号韩国专利申请的优先权和权益，出于所有目的，所述韩国专利申请通过引用在此并入，如同在本文中完全阐述一样。

各个实施方式总体上涉及显示设备和制造该显示设备的方法。

背景技术：

发光二极管(led)即使在恶劣的环境条件下也可以具有相对令人满意的耐用性，并且在寿命和亮度特性方面具有优异的性能。为了将led应用到照明设备、显示设备等，led通常联接到电极，使得电源的电压可以施加到led。关于led的应用目的、减小用于电极的空间的方法以及制造led的方法，已经对led与电极之间的布置关系进行了各种研究。

在该部分中公开的以上信息仅用于理解本发明构思的背景，并且因此，可以包含不形成现有技术的信息。

技术实现要素：

一些方面能够提供显示设备，在该显示设备中，发光元件集中地设置在目标区域中使得可以提高光输出效率，并且减少了用于制造显示设备的掩模的数量使得可以简化制造显示设备的工艺。

一些方面能够提供制造显示设备的方法，在该显示设备中，发光元件集中地设置在目标区域中使得可以提高光输出效率，并且减少了用于制造显示设备的掩模的数量使得可以简化制造显示设备的工艺。

另外的方面将在下面的详细描述中阐述，并且部分地将从本公开中变得显而易见，或者可以通过实践本发明构思来获知。

根据一些方面，显示设备包括衬底和像素。衬底包括显示区域和非显示区域。显示区域包括像素区域，像素区域中的每个像素区域包括第一区域和第二区域。非显示区域围绕显示区域的至少一侧。像素设置在像素区域中。像素中的每个像素包括发光元件。像素中的每个像素还包括像素电路部和显示元件部。像素电路部设置在第一区域中。像素电路部包括至少一个晶体管和至少一个电容器。显示元件部设置在第二区域中。显示元件部包括配置成发射光的发射区域。像素电路部和显示元件部中的每一个具有包括一个或多个导电层和一个或多个绝缘层的多层结构。像素电路部中的至少一个层和显示元件部中的至少一个层设置在相同的层中。

根据一些方面，制造显示设备的方法包括形成包括像素区域的像素。像素区域包括第一区域和第二区域。形成像素包括：在第一区域中形成包括至少一个晶体管和至少一个电容器的像素电路部；以及在第二区域中形成包括发光元件的显示元件部。像素电路部和显示元件部中的每一个具有包括一个或多个导电层和一个或多个绝缘层的多层结构。像素电路部中的至少一个层和显示元件部中的至少一个层通过相同的工艺形成。

根据各个方面，像素电路部和显示元件部可以设置在衬底的同一表面上，从而可以减小显示设备的厚度。

此外，在各个实施方式中，像素电路部中包括的组件和显示元件部中包括的组件可以通过相同的工艺形成，从而可以简化制造显示设备的工艺。

前面的一般描述和下面的详细描述是说明性的，并且旨在为所要求保护的主题提供进一步说明。

附图说明

附图示出了本发明构思的实施方式，并且与说明书一起用于解释本发明构思的原理，附图被包括以提供对本发明构思的进一步理解并且被并入本说明书中并构成本说明书的一部分。

图1a是示意性示出根据实施方式的发光元件的立体图。

图1b是示出根据实施方式的图1a的发光元件的剖视图。

图2a是示意性示出根据实施方式的发光元件的立体图。

图2b是示出根据实施方式的图2a的发光元件的剖视图。

图3a是示意性示出根据实施方式的发光元件的立体图。

图3b是示出根据实施方式的图3a的发光元件的剖视图。

图4a是示意性示出根据实施方式的发光元件的立体图。

图4b是示出根据实施方式的图4a的发光元件的剖视图。

图5a示出了根据实施方式的显示设备，并且更具体地，示出了使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。

图5b是示出根据实施方式的图5a的显示设备的示意性剖视图。

图6a、图6b、图6c、图6d和图6e是示出根据一些实施方式的图5a的显示设备中所示的像素中包括的组件的电连接关系的各种电路图。

图7是示出根据实施方式的图5a的部分ea的放大的平面图。

图8是示意性示出根据实施方式的图7的第一像素的平面图。

图9是根据实施方式的沿着图8的剖面线i-i’截取的剖视图。

图10是根据实施方式的沿着图8的剖面线ii-ii’截取的剖视图。

图11是根据实施方式的沿着图8的剖面线iii-iii’截取的剖视图。

图12示出了根据实施方式的图11的堆叠图案的修改版本，并且是与图8的剖面线iii-iii’对应的剖视图。

图13示出了根据实施方式的设置在图11的发光元件上的绝缘图案，并且是与图8的剖面线iii-iii’对应的剖视图。

图14是根据实施方式的沿着图8的剖面线iv-iv’截取的剖视图。

图15a、图15b、图15c、图15d、图15e、图15f和图15g是根据一些实施方式的在制造的各个阶段处的图8的第一像素的示意性平面图。

图16a、图16b、图16c、图16d、图16e、图16f、图16g、图16h、图16i、图16j和图16k是根据一些实施方式的在制造的各个阶段处的图9的第一像素的剖视图。

图17是示出根据实施方式的图7的第一像素的平面图。

图18是根据实施方式的沿着图17的剖面线v-v’截取的剖视图。

具体实施方式

在下面的描述中，出于说明的目的，阐述了许多具体细节，以提供对各种实施方式的透彻理解。如本文中所使用的，术语“实施方式”和“实现方式”可以互换使用并且是采用本文中所公开的发明构思中的一个或多个构思的非限制性示例。然而，显而易见的是，可以在没有这些具体细节或者具有一个或多个等同布置的情况下实践各种实施方式。在其他实例中，以框图形式示出了公知的结构和设备，以避免不必要地混淆各种实施方式。此外，各种实施方式可以是不同的，但是不必是排它的。例如，在不背离本发明构思的情况下，可以在另一实施方式中使用或实施实施方式的特定形状、配置和特性。

除非另有说明，否则所示的实施方式应被理解为提供一些实施方式的变化细节的特征。因此，除非另有说明，否则在不背离本发明构思的情况下，各个图示的特征、组件、模块、层、膜、面板、区域、方面等(在下文中，单独地或共同地称为“一个元件”或“多个元件”)可以另行组合、分离、互换和/或重新布置。

附图中交叉影线和/或阴影的使用通常被提供来阐明邻近元件之间的边界。因此，除非另有说明，否则交叉影线或阴影的存在或缺失都不传达或表示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可能被夸大。这样，各个元件的尺寸和相对尺寸不必限于附图中所示的尺寸和相对尺寸。当实施方式可以不同地实施时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，相同的附图标记表示相同的元件。

当诸如层的元件被称为“在”另一元件“上”、“连接到”或“联接到”该另一元件时，其可以直接在该另一元件上、直接连接到或直接联接到该另一元件，或者可以存在介于中间的元件。然而，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接联接到”另一元件时，不存在介于中间的元件。用于描述元件之间的关系的其他术语和/或短语应以类似的方式进行解释，例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”等。此外，术语“连接”可以指物理连接、电气连接和/或流体连接。出于本公开的目的，“x、y和z中的至少一个”和“选自由x、y和z组成的组中的至少一个”可以解释为仅x、仅y、仅z，或者x、y和z中的两个或更多个的任意组合，诸如例如xyz、xyy、yz和zz。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。

虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称作第二元件。

出于描述性目的，可以在本文中使用诸如“下面”、“下方”、“之下”、“下部”、“上方”、“上部”、“之上”、“高于”、“侧”(例如，如在“侧壁”中那样)等的空间相对术语，并且由此来描述如附图中所示的一个元件与另一(些)元件的关系。除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。此外，装置可以另行定向(例如，旋转90度或处于其他定向)，并且因此，应相应地解释本文中使用的空间相对描述语。

本文中使用的术语是出于描述特定实施方式的目的，而不是旨在进行限制。如本文中所使用的，单数形式“一”、“一个”和“该”旨在还包括复数形式，除非上下文另有明确说明。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所阐述的特征、整体、步骤、操作、元件、组件和/或其组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。还应注意，如本文中所使用的，术语“基本上”、“约”和其他类似的术语用作近似术语而不用作程度术语，并且因此被用于为将由本领域普通技术人员认识到的所测量、计算和/或提供的值中的固有偏差留有余量。

本文中参考作为理想化的实施方式和/或中间结构的示意图的剖视图、等轴测图、立体图、平面图和/或分解图来描述各种实施方式。如此，应预期到由例如制造技术和/或公差而导致的图示的形状的变化。因此，本文中所公开的实施方式不应被解释为限于特定示出的区域形状，而是包括由例如制造引起的形状的偏差。为此，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此，不旨在进行限制。

除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的相同的含义。术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不将以理想化或过于形式化的含义进行解释，除非在本文中明确地如此定义。

如本领域中惯用的那样，针对功能性块、单元和/或模块，描述且在附图中示出了一些实施方式。本领域技术人员将理解，这些块、单元和/或模块通过可以利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文中所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、单元和/或模块可通过专用硬件来实现，或者可实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在没有背离发明构思的情况下，一些实施方式中的每个块、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、单元和/或模块。此外，在没有背离发明构思的情况下，一些实施方式中的块、单元和/或模块可在物理上组合成更复杂的块、单元和/或模块。

在下文中，将参考附图详细说明各种实施方式。

图1a是示意性示出根据实施方式的发光元件ld的立体图。图1b是示出根据实施方式的图1a的发光元件ld的剖视图。图2a是示意性示出根据实施方式的发光元件ld的立体图。图2b是示出根据实施方式的图2a的发光元件ld的剖视图。图3a是示意性示出根据实施方式的发光元件ld的立体图。图3b是示出根据实施方式的图3a的发光元件ld的剖视图。图4a是示意性示出根据实施方式的发光元件ld的立体图。图4b是示出根据实施方式的图4a的发光元件ld的剖视图。

出于说明的目的，将参考图1a、图1b、图2a、图2b、图3a和图3b描述通过蚀刻方法制造的发光元件ld，并随后将参考图4a和图4b描述通过生长方法制造的发光元件ld。在实施方式中，发光元件ld的类型和/或形状不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的实施方式。

参考图1a、图1b、图2a、图2b、图3a和图3b，发光元件ld可以包括第一半导体层11、第二半导体层13以及介于第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件ld可以被实施为通过依次堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射堆叠件。

在实施方式中，发光元件ld可以形成为在一个方向上延伸的形状。如果将发光元件ld延伸的方向限定为纵向方向，则发光元件ld在延伸方向上可以具有第一端和第二端。第一半导体层11和第二半导体层13中的任何一个可以设置在发光元件ld的一端上，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件ld的另一端上。

发光元件ld可以具有各种形状。例如，发光元件ld可以具有在纵向方向上延伸的杆状形状或棒状形状(即，具有大于1的长宽比)。在实施方式中，发光元件ld相对于纵向方向的长度l可以大于发光元件ld的直径d(或截面的宽度)。发光元件ld可以包括制造成具有小尺寸(例如，具有对应于微米级或纳米级的长度l和/或直径d)的发光二极管。在各种实施方式中，可以改变发光元件ld的形状，以便满足照明设备或自发射显示设备的要求(或设计条件)。

第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，该n型半导体层包括任何一种半导体材料，诸如inalgan、gan、algan、ingan、aln和inn中的至少一种，并且掺杂有诸如si、ge或sn的第一导电掺杂剂。然而，形成第一半导体层11的材料不限于这些材料，并且第一半导体层11可以由各种其他材料形成。

有源层12可以设置在第一半导体层11上并且具有单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件ld的类型以各种方式改变。有源层12可以发射具有在400nm至900nm范围内的波长的光，并且使用双重异质结构。在实施方式中，可以在有源层12上和/或之下形成掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可以由algan层或inalgan层形成。在实施方式中，可以使用诸如algan或inalgan的材料来形成有源层12，并且可以使用各种其他材料来形成有源层12。

如果将预定电压或更大电压的电场施加到发光元件ld的相对端，则发光元件ld通过电子-空穴对在有源层12中的耦合而发光。由于可以基于前述原理来控制发光元件ld的发光，因此发光元件ld可以用作各种发光设备以及显示设备的像素的光源。

第二半导体层13可以设置在有源层12上，并且可以包括具有与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，该p型半导体层包括inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且掺杂有诸如mg的第二导电掺杂剂。然而，形成第二半导体层13的材料不限于此，并且第二半导体层13可以由各种其他材料形成。

在实施方式中，第一半导体层11和第二半导体层13相对于发光元件ld的纵向方向可以具有不同的宽度(或厚度)。例如，相对于发光元件ld的纵向方向，第一半导体层11可具有大于第二半导体层13的宽度(或厚度)的宽度(或厚度)。因此，如图1a至图3b中所示，发光元件ld的有源层12可以设置在相比于第一半导体层11的下表面更靠近第二半导体层13的上表面的位置处。

在实施方式中，除了第一半导体层11、有源层12和第二半导体层13之外，发光元件ld还可以包括设置在第二半导体层13上的附加电极15。在实施方式中，如图3a和图3b中所示，发光元件ld还可以包括设置在第一半导体层11的一端(例如，第一半导体层11的下端)上的附加电极16。

尽管附加电极15和16中的每一个可以由欧姆接触电极形成，但是实施方式不限于此。此外，附加电极15和16中的每一个可以包括金属或金属氧化物。例如，铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)及其氧化物或合金以及氧化铟锡(ito)中的至少一种可以单独使用或彼此组合使用。然而，实施方式不限于此。

各个附加电极15和16中包括的材料可以彼此相同或彼此不同。附加电极15和16可以是透明的或半透明的。因此，从发光元件ld产生的光可以穿过附加电极15和16，并随后被发射到发光元件ld的外部。在一些实施方式中，在从发光元件ld产生的光通过发光元件ld的相对端以外的区域而不是穿过附加电极15和16发射到发光元件ld的外部的情况下，附加电极15和16可以包括不透明金属。

在实施方式中，发光元件ld还可以包括绝缘层14。然而，在一些实施方式中，绝缘层14可以被省略，或者可以被设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。

绝缘层14可以防止(或减轻)有源层12由于与除第一半导体层11和第二半导体层13之外的导电材料接触而引起的短路。此外，由于绝缘层14，可以减少(例如最小化)在发光元件ld的表面上出现的缺陷，从而可以改善发光元件ld的寿命和效率。在多个发光元件ld设置成彼此紧密接触的情况下，绝缘层14可以防止(或减轻)在发光元件ld之间发生不期望的短路。只要可以防止有源层12与外部导电材料短路，是否设置绝缘层14不被限制。

如图1a和图1b中所示，绝缘层14可以设置为围绕包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发射堆叠件的整个外周表面的形状。出于说明的目的，图1a示出了其一部分被去除的绝缘层14。发光元件ld中包括的第一半导体层11、有源层12、第二半导体层13和附加电极15可以被绝缘层14围绕。

尽管在上述实施方式中将绝缘层14描述为围绕第一半导体层11、有源层12、第二半导体层13和附加电极15的整个外周表面，但是实施方式不限于此。

在一些实施方式中，诸如图2a和图2b中所示，绝缘层14可以围绕第一半导体层11、有源层12和第二半导体层13的外周表面，并且可以不围绕设置在第二半导体层13上的附加电极15的外周表面，或者可以仅围绕附加电极15的外周表面的一部分而不围绕附加电极15的外周表面的另一部分。这里，绝缘层14可以至少允许发光元件ld的相对端暴露于外部。例如，绝缘层14可以不仅允许设置在第二半导体层13的一端上的附加电极15暴露于外部，而且还可以允许第一半导体层11的一端暴露于外部。在实施方式中，诸如图3a和图3b中所示，在附加电极15和16设置在发光元件ld的相应的相对端上的情况下，绝缘层14可以允许附加电极15和16中的每一个的至少一部分暴露于外部。替代地，在一些实施方式中，可以不设置绝缘层14。

在实施方式中，绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括从由sio2、si3n4、al2o3和tio2组成的组中选择的至少一种绝缘材料，但是不限于此。换言之，可以采用具有绝缘性质的各种材料。

如果绝缘层14设置在发光元件ld上，则可以防止有源层12与第一电极和/或第二电极(未示出)的短路。此外，由于绝缘层14，可以最小化在发光元件ld的表面上出现的缺陷，从而可以改善发光元件ld的寿命和效率。在多个发光元件ld设置成彼此紧密接触的情况下，绝缘层14可以防止在发光元件ld之间发生不期望的短路。

上述发光元件ld可以用作各种显示设备的光源。可以通过表面处理工艺来制造发光元件ld。例如，可以对发光元件ld进行表面处理，使得当多个发光元件ld与流体溶液(或溶剂)混合并随后被供应到每个发射区域(例如，每个像素的发射区域或每个子像素的发射区域)时，发光元件ld可以在溶液中均匀地分布而不是不均匀地聚集。

包括上述发光元件ld中的至少一个的发光设备可以用于包括利用光源的显示设备的各种设备中。例如，在多个发光元件ld设置在显示面板的每个像素的发射区域中的情况下，发光元件ld可以用作像素的光源。然而，发光元件ld的应用领域不限于上述示例。例如，发光元件ld也可以用于利用光源的各种设备中，诸如照明设备。

接下来，将参考图4a和图4b描述通过生长方法制造的发光元件ld。

通过生长方法制造的发光元件ld的以下描述将集中于与上述实施方式的差异上，并且在以下描述中没有单独说明的发光元件ld的组件可以与前述实施方式的组件一致。为此，相同的附图标记将被用于指代相同的组件，并且相似的附图标记将被用于指代相似的组件。

参考图4a和图4b，根据实施方式的发光元件ld可以包括第一半导体层11、第二半导体层13以及介于第一半导体层11与第二半导体层13之间的有源层12。在一些实施方式中，发光元件ld可以包括具有核-壳结构的发射图案10。发射图案10可以包括第一半导体层11、有源层12、第二半导体层13和附加电极15，其中，第一半导体层11设置在发光元件ld的中央部分中，有源层12围绕第一半导体层11的至少一侧，第二半导体层13围绕有源层12的至少一侧，附加电极15围绕第二半导体层13的至少一侧。

发光元件ld可以形成为在一个方向上延伸的多棱锥形状。例如，发光元件ld可以具有六棱锥形状。如果将发光元件ld延伸的方向限定为纵向方向，则发光元件ld可以在纵向方向上具有第一端(或下端)和第二端(或上端)。第一半导体层11和第二半导体层13中的任何一个的在发光元件ld的第一端(或下端)上的一部分可以被暴露。第一半导体层11和第二半导体层13中的另一个的在发光元件ld的第二端(或上端)上的一部分可以被暴露。例如，第一半导体层11的在发光元件ld的第一端(或下端)上的一部分可以被暴露，并且第二半导体层13的在发光元件ld的第二端(或上端)上的一部分可以被暴露。在实施方式中，在发光元件ld包括附加电极15的情况下，围绕第二半导体层13的至少一侧的附加电极15的在发光元件ld的第二端(或上端)上的一部分可以被暴露。

在实施方式中，第一半导体层11可以设置在发光元件ld的核(例如，中央(或中间)部分)中。发光元件ld可以具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11具有六棱锥形状，则发光元件ld和发射图案10各自也可以具有六棱锥形状。

有源层12可以设置和/或形成为在发光元件ld的纵向方向上围绕第一半导体层11的外周表面的形状。具体地，有源层12可以设置和/或形成为在发光元件ld的纵向方向上围绕第一半导体层11的除第一半导体层11的相对端中的下端以外的区域的形状。

第二半导体层13可以设置和/或形成为在发光元件ld的纵向方向上围绕有源层12的形状，并且可以包括具有与第一半导体层11的类型不同类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。

在实施方式中，发光元件ld可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电联接到第二半导体层13的欧姆接触电极，但是实施方式不限于此。

如上所述，发光元件ld可以具有具备向外突出的相对端的六棱锥形状，并且可以被实施为具有核-壳结构的发射图案10，该核-壳结构包括第一半导体层11、有源层12、第二半导体层13和附加电极15，其中，第一半导体层11设置在核-壳结构的中央部分中，有源层12围绕第一半导体层11，第二半导体层13围绕有源层12，附加电极15围绕第二半导体层13。第一半导体层11可以设置在具有六棱锥形状的发光元件ld的第一端(或下端)上，并且附加电极15可以设置在发光元件ld的第二端(或上端)上。

在实施方式中，发光元件ld还可以包括绝缘层14，该绝缘层14设置在具有核-壳结构的发射图案10的外周表面上。绝缘层14可以包括透明绝缘材料。

图5a示出了根据实施方式的显示设备，并且更具体地，示出了使用图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件中的任何一个作为光源的显示设备的示意性平面图。

出于说明的目的，图5a示意性示出了显示设备的结构，重点关注于显示图像的显示区域。在一些实施方式中，尽管未示出，但是还可以在显示设备中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。

参考图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b和图5a，根据一些实施方式的显示设备可以包括衬底sub、多个像素pxl、驱动器(未示出)和线部分(未示出)，其中，多个像素pxl设置在衬底sub上，并且多个像素pxl中的每一个包括至少一个发光元件ld，驱动器(未示出)设置在衬底sub上并且配置成驱动像素pxl，线部分(未示出)设置成将像素pxl联接到驱动器。

根据驱动方法，显示设备可以被划分成无源矩阵型显示设备和有源矩阵型显示设备。例如，在根据实施方式的显示设备被实施为有源矩阵型的情况下，像素pxl中的每一个可以包括驱动晶体管和开关晶体管，其中，驱动晶体管配置成控制待供应到发光元件ld的电流的量，开关晶体管配置成向驱动晶体管传输数据信号。

一些有源矩阵型显示设备可以能够根据分辨率、对比度和工作速度选择性地开启每个像素pxl；然而，实施方式不限于此。例如，其中像素pxl可以按组开启的无源矩阵型显示设备也可以采用用于驱动发光元件ld的组件(例如，第一电极和第二电极)。

衬底sub可以包括显示区域da和非显示区域nda。

在实施方式中，显示区域da可以设置在显示设备的中央部分中，并且非显示区域nda可以以围绕显示区域da的方式设置在显示区域da的外部，例如，设置在显示设备的周边部分中。显示区域da和非显示区域nda的位置不限于此，并且显示区域da和非显示区域nda的位置可以改变。

显示区域da可以是其中设置有用于显示图像的像素pxl的区域。非显示区域nda可以是其中设置有用于驱动像素pxl的驱动器和用于将像素pxl联接到驱动器的线部分中的一些的区域。

显示区域da可以具有各种形状。例如，显示区域da可以设置为包括线性侧的封闭多边形形状。替代地，显示区域da可以设置为包括弯曲侧的圆形形状和/或椭圆形形状。作为另一替代方案，显示区域da可以设置为各种形状，诸如包括线性侧和弯曲侧的半圆形形状和半椭圆形形状。

非显示区域nda可以设置在显示区域da的至少一侧上。在实施方式中，非显示区域nda可以围绕显示区域da的外周(或边缘)。

衬底sub可以包括透明绝缘材料以允许光透射。

衬底sub可以是刚性衬底。例如，刚性的衬底sub可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的至少一种。

衬底sub可以是柔性衬底。这里，柔性的衬底sub可以是包括聚合物有机材料的塑料衬底或膜衬底。例如，柔性的衬底sub可以包括聚苯乙烯、聚乙烯醇、聚(甲基丙烯酸甲酯)、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。

然而，构成衬底sub的材料可以改变，并且包括例如纤维增强塑料(frp)。

衬底sub的一个区域被设置为其中设置有像素pxl的显示区域da，并且衬底sub的另一区域被设置为非显示区域nda。例如，衬底sub可以包括显示区域da和非显示区域nda，其中，显示区域da包括其中形成有各个像素pxl的多个像素区域。非显示区域nda设置在显示区域da周围。

像素pxl可以在衬底sub上设置在显示区域da中。在实施方式中，像素pxl可以以条纹布置结构或pentile布置结构布置在显示区域da中，但是实施方式不限于此。

像素pxl中的每一个可以包括配置成响应于相应的扫描信号和相应的数据信号而被驱动的至少一个发光元件ld。发光元件ld可以具有与微米级或纳米级对应的小尺寸，并且可以与和其相邻设置的发光元件ld并联联接，但是实施方式不限于此。发光元件ld可以形成相应的像素pxl的光源。

像素pxl中的每一个可以包括由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，像素pxl中的每一个可以包括诸如结合图1a至图4b描述的实施方式中的至少一个的发光元件ld，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型发光元件ld。然而，在一些实施方式中，可以用作像素pxl中的每一个的光源的发光元件ld的类型不限于此。

在实施方式中，像素pxl的颜色、类型和/或数量没有具体限制。例如，从每个像素pxl发射的光的颜色可以以各种方式改变。

驱动器可以通过线部分向像素pxl中的每一个提供预定信号和预定电源，并且因此，控制像素pxl的操作。出于说明的目的，在图5a中，省略了线部分。

驱动器可以包括扫描驱动器、发射驱动器、数据驱动器和时序控制器，其中，扫描驱动器配置成通过扫描线向像素pxl提供扫描信号，发射驱动器配置成通过发射控制线向像素pxl提供发射控制信号，数据驱动器配置成通过数据线向像素pxl提供数据信号。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。

图5b是示出根据实施方式的图5a的显示设备的示意性剖视图。

参照图1a、图1b、图2a、图2b、图3a、图3b、图4a、图4b、图5a和图5b，根据一些实施方式的显示设备可以包括衬底sub、设置在衬底sub之上的第一绝缘层ins1至第四绝缘层ins4以及设置在衬底sub之上的第一导电层cl1至第四导电层cl4。

显示设备还可以包括封装层enc，封装层enc设置在第四绝缘层ins4和第四导电层cl4之上。

第一绝缘层ins1可以设置和/或形成在衬底sub之上。在衬底sub上设置有缓冲层bfl的情况下，第一绝缘层ins1可以设置和/或形成在缓冲层bfl上。

第一绝缘层ins1可以具有单层结构或多层结构，在多层结构中，多个层在厚度方向(例如，第三方向dr3)上堆叠。第一绝缘层ins1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。无机绝缘层可以包括例如氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。有机绝缘层可以包括例如丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、氨基甲酸乙酯基树脂、纤维素基树脂、硅氧烷基树脂、聚酰亚胺基树脂、聚酰胺基树脂和二奈嵌苯基树脂中的至少一种。

第一导电层cl1可以设置和/或形成在第一绝缘层ins1上。第一导电层cl1可以具有单层结构或多层结构。第一导电层cl1可以包括导电材料。例如，导电材料可以包括例如金属或透明导电氧化物。在实施方式中，如果第一导电层cl1具有单层结构，则第一导电层cl1可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜和铝中的至少一种或它们中的至少一种的合金。透明导电层可以包括透明导电氧化物，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)和氧化铟锡锌(itzo)中的至少一种。另外，透明导电层可以包括聚(3，4-乙烯二氧噻吩)(pedot)、金属纳米线和石墨烯中的至少一种。

如果第一导电层cl1具有多层结构，则第一导电层cl1可以包括多个金属层。例如，多个金属层可以形成钛/铝/钛的三层结构，但是实施方式不限于此。替代地，第一导电层cl1可以具有包括单个金属层和透明导电层的多层结构，或者具有包括多个金属层和透明导电层的多层结构。

第二绝缘层ins2可以设置和/或形成在第一导电层cl1上并且覆盖第一导电层cl1。第二绝缘层ins2可以具有与第一绝缘层ins1的材料相同或不同的材料。例如，第二绝缘层ins2可以包括无机绝缘层或有机绝缘层，无机绝缘层包括无机材料，有机绝缘层包括有机材料。

第二导电层cl2可以设置和/或形成在第二绝缘层ins2上。第二导电层cl2可以具有单层结构或多层结构。第二导电层cl2可以具有与第一导电层cl1的材料相同或不同的材料。例如，第二导电层cl2可以包括导电材料。

第三绝缘层ins3可以设置和/或形成在第二导电层cl2上并且覆盖第二导电层cl2。第三绝缘层ins3可以具有与第一绝缘层ins1和第二绝缘层ins2的材料相同或不同的材料。例如，第三绝缘层ins3可以包括无机绝缘层或有机绝缘层，无机绝缘层包括无机材料，有机绝缘层包括有机材料。

第三导电层cl3可以设置和/或形成在第三绝缘层ins3上。第三导电层cl3可以具有单层结构或多层结构。第三导电层cl3可以具有与第一导电层cl1和第二导电层cl2的材料相同或不同的材料。例如，第三导电层cl3可以包括导电材料。

第四绝缘层ins4可以设置和/或形成在第三导电层cl3上并且覆盖第三导电层cl3。第四绝缘层ins4可以具有与第一绝缘层ins1至第三绝缘层ins3的材料相同或不同的材料。例如，第四绝缘层ins4可以由包括有机材料的有机绝缘层形成。

第四导电层cl4可以设置和/或形成在第四绝缘层ins4上。第四导电层cl4可以具有单层结构或多层结构。第四导电层cl4可以具有与第一导电层cl1至第三导电层cl3的材料相同或不同的材料。例如，第四导电层cl4可以包括导电材料。

封装层enc可以设置和/或形成在第四导电层cl4和第四绝缘层ins4上。封装层enc可以由单层或多层形成。封装层enc可以包括覆盖包括在各个像素pxl中的发光元件ld的多个绝缘层。封装层enc可以包括至少一个无机层和至少一个有机层。例如，封装层enc可以具有通过交替堆叠无机层和有机层而形成的结构。

图6a、图6b、图6c、图6d和图6e是示出根据一些实施方式的图5a的显示设备中所示的像素中包括的组件的电连接关系的各种电路图。

例如，图6a至图6e示出了可以在有源显示设备中采用的像素pxl中包括的组件之间的电连接关系的不同实施方式。然而，可以应用实施方式的像素pxl中包括的组件的类型不限于此。

在图6a至图6e中，在术语“像素pxl”的定义中，不仅包含在图5a中所示的像素pxl中的每一个中包括的组件，而且还包含设置有组件的区域。在实施方式中，图6a至图6e中所示的每个像素pxl可以是设置为图5a的显示设备的一部分的像素pxl中的任何一个。像素pxl可以具有基本相同或相似的结构。

出于说明的目的，将参考图6a至图6d描述包括彼此并联联接的多个发光元件ld的发射单元emu，并且随后将参考图6e描述包括具有彼此并联联接的发光元件ld的至少一个串联级的发射单元emu。

参考图1a至图4b、图5a、图5b以及图6a至图6d，每个像素(pxl，在下文中称为“像素”)可以包括配置成产生具有与数据信号对应的亮度的光的发射单元emu。像素pxl还可以选择性地包括配置成驱动发射单元emu的像素电路144。

在实施方式中，发射单元emu可以包括联接在第一电源线pl1与第二电源线pl2之间的多个发光元件ld，其中，第一驱动电源vdd(例如，第一驱动电源电压)施加到第一电源线pl1，第二驱动电源vss(例如，第二驱动电源电压)施加到第二电源线pl2。例如，发射单元emu可以包括第一电极el1(或“第一阵列电极”)、第二电极el2(或“第二阵列电极”)和多个发光元件ld，第一电极el1经由像素电路144和第一电源线pl1联接到第一驱动电源vdd，第二电极el2通过第二电源线pl2联接到第二驱动电源vss，多个发光元件ld彼此并联联接在第一电极el1与第二电极el2之间。在实施方式中，第一电极el1可以是阳极电极，并且第二电极el2可以是阴极电极。

在实施方式中，发射单元emu中包括的发光元件ld中的每一个可以包括通过第一电极el1联接到第一驱动电源vdd的第一端以及通过第二电极el2联接到第二驱动电源vss的第二端。第一驱动电源vdd和第二驱动电源vss可以具有不同的电位。例如，第一驱动电源vdd可以被设定为高电位电源，并且第二驱动电源vss可以被设定为低电位电源。这里，在像素pxl的发射时段期间，第一驱动电源vdd与第二驱动电源vss之间的电位差可以被设定为大于或等于发光元件ld的阈值电压的值。

如上所述，彼此并联联接在分别被供应具有不同电位的电压的第一电极el1与第二电极el2之间的发光元件ld可以形成各自的有效光源。有效光源可以聚集以形成像素pxl的发射单元emu。

发射单元emu的发光元件ld可以发射具有与通过像素电路144供应给发射单元emu的发光元件ld的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路144可以将与相应帧数据的灰度级对应的驱动电流供应给发射单元emu。供应给发射单元emu的驱动电流可以被分到彼此并联联接的发光元件ld中。因此，发光元件ld中的每一个可以发射具有与施加到发光元件ld的电流对应的亮度的光，使得发射单元emu可以发射具有与驱动电流对应的亮度的光。

尽管图6a至图6d示出了其中发光元件ld彼此并联联接在第一驱动电源vdd与第二驱动电源vss之间的实施方式，但是实施方式不限于此。在实施方式中，除了形成各个有效光源的发光元件ld之外，发射单元emu还可以包括至少一个无效光源。例如，如图6d中所示，还可以在发射单元emu的第一电极el1与第二电极el2之间联接至少一个反向发光元件ldr。反向发光元件ldr以及形成有效光源的发光元件ld可以彼此并联联接在第一电极el1与第二电极el2之间。这里，反向发光元件ldr可以在与发光元件ld的方向相反的方向上联接在第一电极el1与第二电极el2之间。即使当预定的驱动电压(例如，正向驱动电压)施加在第一电极el1与第二电极el2之间时，反向发光元件ldr也保持停用。因此，电流基本上不流过反向发光元件ldr。

像素电路144可以联接到相应的像素pxl的扫描线和数据线。例如，如果像素pxl设置在显示区域da的第i行(其中，i是自然数)和第j列(其中，j是自然数)上，像素pxl的像素电路144可以联接到显示区域da的第i扫描线si和第j数据线dj。在实施方式中，如图6a和图6b中所示，像素电路144可以包括第一晶体管t1和第二晶体管t2以及第一电容器c1和第二电容器c2。像素电路144的结构不限于图6a和图6b中所示的实施方式。

第一晶体管(开关晶体管)t1可以包括联接到第j数据线dj的第一端子和联接到第一节点n1的第二端子。这里，第一晶体管t1的第一端子和第二端子彼此不同，并且例如，如果第一端子是源极电极，则第二端子是漏极电极。第一晶体管t1的栅极电极可以联接到第i扫描线si。

当从第i扫描线si供应具有能够导通第一晶体管t1的电压(例如，低电平电压)的扫描信号时，第一晶体管t1导通以将第j数据线dj与第一节点n1电联接。这里，相应帧的数据信号被供应到第j数据线dj，从而数据信号被传输到第一节点n1。第一电容器c1可以存储与第一驱动电源vdd和数据信号电压之间的电位电压差对应的电压。

第二晶体管(驱动晶体管)t2可以包括联接到第一驱动电源vdd的第一端子和电联接到用于发光元件ld的第一电极el1的第二端子。第二晶体管t2的栅极电极可以联接到第一节点n1。第二晶体管t2可以响应于第一节点n1的电压来控制待供应到发光元件ld的驱动电流的量。

第一电容器c1可以具有联接到第一驱动电源vdd的第一电极和联接到第一节点n1的第二电极。第一电容器c1可以充入与第一驱动电源vdd和供应到第一节点n1的数据信号之间的电压差对应的电压，并且保持充电电压直到供应后续帧的数据信号。

第二电容器c2可以具有联接到第二节点n2的第一电极和联接到第二电源线pl2的第二电极。第二电容器c2可以减小发射单元emu的发光元件ld的耦合。

图6a和图6b各自示出了像素电路144，该像素电路144包括第一晶体管t1、第一电容器c1、第二晶体管t2和第二电容器c2，其中，第一晶体管t1配置成向像素pxl传输数据信号，第一电容器c1配置成存储数据信号，第二晶体管t2配置成响应于数据信号向发光元件ld供应驱动电流，第二电容器c2配置成减小发光元件ld的耦合。

然而，实施方式不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第二晶体管t2的阈值电压的晶体管元件、配置成初始化第一节点n1的晶体管元件和/或配置成控制发光元件ld的发射时间的晶体管元件)或其他电路元件(诸如，用于升高第一节点n1的电压的升压电容器)。

此外，尽管在图6a中已经将像素电路144中包括的晶体管(例如，第一晶体管t1和第二晶体管t2)示出为由p型晶体管形成，但是实施方式不限于此。换言之，像素电路144中包括的第一晶体管t1和第二晶体管t2中的至少一个可以改变为n型晶体管。

参考图1a至图4b、图5a和图6b，根据实施方式的第一晶体管t1和第二晶体管t2可以由n型晶体管形成。除了由于晶体管的类型改变引起的某些组件的连接位置的改变之外，图6b中所示的像素电路144的配置和操作与图6a的像素电路144的配置和操作相似。因此，将省略与此有关的详细描述。

在实施方式中，像素电路144的配置不限于图6a和图6b中所示的实施方式。例如，像素电路144的配置可以类似于图6c和图6d中所示的实施方式的配置。

如图6c和图6d中所示，像素电路144可以联接到像素pxl的扫描线和数据线。例如，如果像素pxl设置在显示区域da的第i行和第j列上，则像素pxl的像素电路144可以联接到显示区域da的第i扫描线si和第j数据线dj。

在实施方式中，像素电路144还可以联接到至少一条扫描线。例如，设置在显示区域da的第i行上的像素pxl还可以联接到第i-1扫描线si-1和/或第i+1扫描线si+1。在实施方式中，像素电路144不仅可以联接到第一驱动电源vdd和第二驱动电源vss，而且还可以联接到第三电源。例如，像素电路144还可以联接到初始化电源vint。

像素电路144可以包括第一晶体管t1至第七晶体管t7以及第一电容器c1和第二电容器c2。

第一晶体管(驱动晶体管)t1可以包括经由第五晶体管t5联接到第一驱动电源vdd的第一电极(例如，源极电极)和经由第六晶体管t6联接到发光元件ld的第一端的第二电极(例如，漏极电极)。第一晶体管t1的栅极电极可以联接到第一节点n1。第一晶体管t1可以响应于第一节点n1的电压来控制经由发光元件ld在第一驱动电源vdd与第二驱动电源vss之间流动的驱动电流。

第二晶体管(开关晶体管)t2可以联接在与像素pxl联接的第j数据线dj和第一晶体管t1的源极电极之间。第二晶体管t2的栅极电极可以联接到与像素pxl联接的第i扫描线si。当从第i扫描线si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管t2导通以将第j数据线dj电联接到第一晶体管t1的源极电极。因此，如果第二晶体管t2导通，则从第j数据线dj供应的数据信号可以被传输到第一晶体管t1。

第三晶体管t3可以联接在第一晶体管t1的漏极电极与第一节点n1之间。第三晶体管t3的栅极电极可以联接到第i扫描线si。当从第i扫描线si供应具有栅极导通电压的扫描信号时，第三晶体管t3可以导通以将第一晶体管t1的漏极电极电联接到第一节点n1。

第四晶体管t4可以联接在第一节点n1与施加有初始化电源vint的初始化电源线ipl之间。第四晶体管t4的栅极电极可以联接到前一扫描线，例如，第i-1扫描线si-1。当具有栅极导通电压的扫描信号被供应到第i-1扫描线si-1时，第四晶体管t4可以导通，使得初始化电源vint的电压可以被传输到第一节点n1。这里，初始化电源vint可以具有小于或等于数据信号的最小电压的电压。

第五晶体管t5可以联接在第一驱动电源vdd与第一晶体管t1之间。第五晶体管t5的栅极电极可以联接到相应的发射控制线，例如，第i发射控制线ei。当具有栅极截止电压的发射控制信号被供应到第i发射控制线ei时，第五晶体管t5可以截止，并且在其他情况下第五晶体管t5可以导通。

第六晶体管t6联接在第一晶体管t1与发光元件ld的第一端之间。第六晶体管t6的栅极电极可以联接到第i发射控制线ei。当具有栅极截止电压的发射控制信号被供应到第i发射控制线ei时，第六晶体管t6可以截止，并且在其他情况下第六晶体管t6可以导通。

第七晶体管t7可以联接在初始化电源线ipl与发光元件ld的第一端之间。第七晶体管t7的栅极电极可以联接到后续级的扫描线中的任何一条，例如，可以联接到第i+1扫描线si+1。当具有栅极导通电压的扫描信号被供应到第i+1扫描线si+1时，第七晶体管t7可以导通，使得初始化电源vint的电压可以被供应到发光元件ld的第一端。

第一电容器c1可以联接在第一驱动电源vdd与第一节点n1之间。第一电容器c1可以存储与在每个帧周期期间施加到第一节点n1的数据信号电压和第一晶体管t1的阈值电压之间的电压差对应的电压。

第二电容器c2可以联接在第二节点n2与第二电源线pl2之间。第二电容器c2可以减少发射单元emu的发光元件ld的耦合。

尽管在图6c和图6d中已经将像素电路144中包括的晶体管(例如，第一晶体管t1至第七晶体管t7)示出为由p型晶体管形成，但是实施方式不限于此。例如，第一晶体管t1至第七晶体管t7中的至少一个可以改变为n型晶体管。

可以与一个或多个实施方式相关使用的像素pxl的结构不限于图6a至图6d中所示的实施方式，并且像素pxl可以具有多种结构。在实施方式中，每个像素pxl可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路144，发射单元emu中包括的发光元件ld的相对端可以直接联接到扫描线si-1、si和si+1、第j数据线dj、待施加第一驱动电源vdd的第一电源线pl1、待施加第二驱动电源vss的第二电源线pl2和/或预定控制线。

尽管图6a至图6d示出了其中每个发射单元emu的所有发光元件ld彼此并联联接的实施方式，但是实施方式不限于此。在实施方式中，发射单元emu可以包括至少一个串联级，串联级包括彼此并联联接的多个发光元件ld。换言之，诸如图6e中所示，发射单元emu可以具有串联/并联混合结构。尽管在图6e中仅在相同方向上联接在第一驱动电源vdd与第二驱动电源vss之间的发光元件ld示出为包括在发射单元emu中，但是实施方式不限于此。在实施方式中，图6e中所示的像素pxl还可以包括至少一个反向发光元件ldr。然而，在发光元件ld以偏置布置方式布置的情况下，即使当在像素pxl中设置至少一个反向发光元件ldr时，反向发光元件ldr的数量可以小于在正向方向上设置在像素pxl中的有效光源(即，发光元件ld)的数量。在下文中，将描述根据图6e的实施方式的发射单元emu，重点关注于形成发射单元emu的有效光源的发光元件ld。

参考图1a至图4b、图5a和图6e，像素pxl的发射单元emu可以包括在第一驱动电源vdd与第二驱动电源vss之间彼此依次联接的多个串联级。串联级中的每一个可以包括在正向方向上联接在构成相应的串联级的电极对的两个电极之间的一个或多个发光元件ld。例如，发射单元emu可以包括依次联接在第一驱动电源vdd与第二驱动电源vss之间的第一串联级至第三串联级。第一串联级至第三串联级中的每一个可以包括：两个电极el1和cp1a、cp1b和cp2a或cp2b和el2，其构成相应的串联级的电极对；以及多个发光元件ld，其在正向方向上(例如，在相同方向上)彼此并联联接在两个电极el1和cp1a、cp1b和cp2a或cp2b和el2之间。

第一串联级可以包括构成发射单元emu中包括的电极对的电极el1和cp1a、cp1b和cp2a以及cp2b和el2中的第一电极el1和第1a连接电极cp1a以及联接在第一电极el1与第1a连接电极cp1a之间的至少一个第一发光元件ld1。例如，第一串联级可以包括第一电极el1、第1a连接电极cp1a和多个第一发光元件ld1，其中，第一电极el1经由像素电路144联接到第一驱动电源vdd，第1a连接电极cp1a与第一电极el1一起形成第一串联级的电极对并且联接到第二驱动电源vss，多个第一发光元件ld1联接在第一电极el1与第1a连接电极cp1a之间。第一发光元件ld1中的每一个的第一端(例如，第二半导体层13或p型端)可以电联接到第一串联级的第一电极el1，并且第一发光元件ld1中的每一个的第二端(例如，第一半导体层11或n型端)可以电联接到第一串联级的第1a连接电极cp1a。第一发光元件ld1可以彼此并联联接在第一串联级的第一电极el1与第1a连接电极cp1a之间。第一发光元件ld1可以通过第一电极el1和第1a连接电极cp1a在相同方向上(例如，在正向方向上)联接在第一驱动电源vdd与第二驱动电源vss之间。

第二串联级可以包括构成发射单元emu中包括的电极对的电极el1和cp1a、cp1b和cp2a以及cp2b和el2中的第1b连接电极cp1b和第2a连接电极cp2a以及联接在第1b连接电极cp1b与第2a连接电极cp2a之间的至少一个第二发光元件ld2。例如，第二串联级可以包括第1b连接电极cp1b、第2a连接电极cp2a和多个第二发光元件ld2，其中，第1b连接电极cp1b经由像素电路144和第一串联级联接到第一驱动电源vdd，第2a连接电极cp2a与第1b连接电极cp1b一起形成第二串联级的电极对并且联接到第二驱动电源vss，多个第二发光元件ld2联接在第1b连接电极cp1b与第2a连接电极cp2a之间。第二发光元件ld2中的每一个的第一端(例如，第一半导体层11或n型端)可以电联接到第二串联级的第1b连接电极cp1b，并且第二发光元件ld2中的每一个的第二端(例如，第二半导体层13或p型端)可以电联接到第二串联级的第2a连接电极cp2a。第二发光元件ld2可以彼此并联联接在第二串联级的第1b连接电极cp1b与第2a连接电极cp2a之间。第二发光元件ld2可以通过第1b连接电极cp1b和第2a连接电极cp2a在相同方向上(例如，在正向方向上)联接在第一驱动电源vdd与第二驱动电源vss之间。

在实施方式中，第一串联级的第1a连接电极cp1a和第二串联级的第1b连接电极cp1b可以彼此一体地设置并且彼此联接。换言之，第一串联级的第1a连接电极cp1a和第二串联级的第1b连接电极cp1b可以形成用于将第一串联级与第二串联级电联接的第一连接电极cp1。如上所述，在第一串联级的第1a连接电极cp1a和第二串联级的第1b连接电极cp1b彼此一体地设置的情况下，第1a连接电极cp1a和第1b连接电极cp1b可以分别是第一连接电极cp1的不同区域。

第三串联级可以包括构成发射单元emu中包括的电极对的电极el1和cp1a、cp1b和cp2a以及cp2b和el2中的第2b连接电极cp2b和第二电极el2以及联接在第2b连接电极cp2b与第二电极el2之间的至少一个第三发光元件ld3。例如，第三串联级可以包括第2b连接电极cp2b、第二电极el2和多个第三发光元件ld3，其中，第2b连接电极cp2b经由像素电路144以及第一串联级和第二串联级联接到第一驱动电源vdd，第二电极el2与第2b连接电极cp2b一起形成第三串联级的电极对并且联接到第二驱动电源vss，多个第三发光元件ld3联接在第2b连接电极cp2b与第二电极el2之间。第三发光元件ld3中的每一个的第一端(例如，第二半导体层13或p型端)可以电联接到第三串联级的第2b连接电极cp2b，并且第三发光元件ld3中的每一个的第二端(例如，第一半导体层11或n型端)可以电联接到第三串联级的第二电极el2。第三发光元件ld3可以彼此并联联接在第三串联级的第2b连接电极cp2b与第二电极el2之间。第三发光元件ld3可以通过第2b连接电极cp2b和第二电极el2在相同方向上(例如，在正向方向上)联接在第一驱动电源vdd与第二驱动电源vss之间。

在实施方式中，第二串联级的第2a连接电极cp2a和第三串联级的第2b连接电极cp2b可以彼此一体地设置并且彼此联接。换言之，第二串联级的第2a连接电极cp2a和第三串联级的第2b连接电极cp2b可以形成用于将第二串联级与第三串联级电联接的第二连接电极cp2。如上所述，在第二串联级的第2a连接电极cp2a和第三串联级的第2b连接电极cp2b彼此一体地设置的情况下，第2a连接电极cp2a和第2b连接电极cp2b可以分别是第二连接电极cp2的不同区域。

如上所述，在发射单元emu包括以串联/并联混合结构彼此联接的发光元件ld的情况下，可以根据应用发射单元emu的产品的规格容易地调节驱动电流/电压条件。

例如，与包括彼此并联联接的发光元件ld的发射单元emu的驱动电流相比，在包括以串联/并联混合结构彼此联接的发光元件ld的发射单元emu中，可以减小发射单元emu的驱动电流。此外，与包括彼此并联联接的发光元件ld的发射单元emu的驱动电压相比，在包括以串联/并联混合结构彼此联接的发光元件ld的发射单元emu中，可以减小施加到发射单元emu的相对端的驱动电压。在所有发光元件ld串联联接的情况下，如果彼此串联联接的发光元件ld中的至少一个未正确地在正向方向上联接，则驱动电流能够在像素pxl中流动的路径被阻断，从而可能引起黑点缺陷。另一方面，在发光元件ld以串联/并联混合结构彼此联接的情况下，即使每个串联级中的一些发光元件ld未正确地在正向方向上联接或者在一些发光元件ld中出现缺陷，也允许驱动电流流过相应的串联级的其他发光元件ld。因此，可以防止或减轻像素pxl的缺陷。

在前述实施方式中，已经出于说明性目的描述了包括具有三级串联/并联混合结构的发射单元emu的像素pxl，但是实施方式不限于此。例如，根据实施方式的像素pxl可以包括具有四级或更多级串联/并联混合结构的发射单元emu。

图7是示出根据实施方式的图5a的部分ea的放大的平面图。图8是示意性示出根据实施方式的图7的第一像素的平面图。图9是根据实施方式的沿着图8的剖面线i-i’截取的剖视图。图10是根据实施方式的沿着图8的剖面线ii-ii’截取的剖视图。图11是根据实施方式的沿着图8的剖面线iii-iii’截取的剖视图。图12示出了根据实施方式的图11的堆叠图案的修改版本，并且是与图8的剖面线iii-iii’对应的剖视图。图13示出了根据实施方式的设置在图11的发光元件上的绝缘图案，并且是与图8的剖面线iii-iii’对应的剖视图。图14是根据实施方式的沿着图8的剖面线iv-iv’截取的剖视图。

图7中所示的第一像素pxl1、第二像素pxl2、第三像素pxl3和第四像素pxl4以及图8中所示的第一像素pxl1各自可以是图6a至图6e中所示的像素pxl中的任何一个。例如，图7中所示的第一像素pxl1、第二像素pxl2、第三像素pxl3和第四像素pxl4以及图8中所示的第一像素pxl1各自可以是图6e中所示的像素pxl。

出于说明的目的，基于部分ea中设置在第j像素列、第j+1像素列、第i像素行和第i+1像素行的交点上的四个像素pxl1、pxl2、pxl3和pxl4，图7示出了联接到四个像素pxl1、pxl2、pxl3和pxl4的扫描线si-1、si、si+1和si+2、发射控制线ei和ei+1、数据线dj和dj+1、初始化电源线ipl以及第一电源线pl1和第二电源线pl2。

关于为图7的四个像素pxl1、pxl2、pxl3和pxl4设置的线，出于说明的目的，在待施加扫描信号的扫描线si-1、si、si+1和si+2中，设置在第i-1行上的扫描线将被称为“第i-1扫描线si-1”，设置在第i行上的扫描线将被称为“第i扫描线si”，设置在第i+1行上的扫描线将被称为“第i+1扫描线si+1”，以及设置在第i+2行上的扫描线将被称为“第i+2扫描线si+2”。此外，在待施加发射控制信号的发射控制线ei和ei+1中，设置在第i行上的发射控制线将被称为“第i发射控制线ei”，并且设置在第i+1行上的发射控制线将被称为“第i+1发射控制线ei+1”。在待施加数据信号的数据线dj和dj+1中，设置在第j列上的数据线将被称为“第j数据线dj”，并且设置在第j+1列上的数据线将被称为“第j+1数据线dj+1”。

尽管图7至图14简单地示出了像素pxl的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但是实施方式不限于此。

另外，在各种实施方式的描述中，“组件设置和/或形成在相同的层上”可以表示组件通过相同的工艺形成，并且“组件设置和/或形成在不同的层上”可以表示组件通过不同的工艺形成。

参考图1a至图5b、图6e以及图7至图14，显示设备可以包括衬底sub、线单元和至少一个像素pxl。

衬底sub可以包括透明绝缘材料以允许光透射。衬底sub可以是刚性衬底或柔性衬底。在制造显示设备的工艺期间，应用到衬底sub的材料可以具有对高处理温度的抵抗力(例如，热抵抗力)。衬底sub可以包括显示区域da和非显示区域nda，其中，显示区域da包括其中设置有像素pxl的至少一个像素区域pxa，非显示区域nda设置在显示区域da周围。

在实施方式中，像素pxl可以沿着在第一方向dr1上延伸的多个像素行和在与第一方向dr1相交的第二方向dr2上延伸的多个像素列以矩阵形状和/或条纹形状布置在显示区域da中，但是实施方式不限于此。在实施方式中，像素pxl可以以各种布置方式在衬底sub上设置在显示区域da中。

像素pxl可以包括第一像素pxl1、第二像素pxl2、第三像素pxl3和第四像素pxl4。在以下实施方式中，术语“像素pxl”或“多个像素pxl”将用于共同指代第一像素pxl1、第二像素pxl2、第三像素pxl3和第四像素pxl4中的任何一个像素或者两个或更多个像素。

第一像素pxl1可以是设置在第i像素行和第j像素列的交点上的像素。第二像素pxl2可以是设置在第i像素行和第j+1像素列的交点上的像素。第三像素pxl3可以是设置在第i+1像素行和第j像素列的交点上的像素。第四像素pxl4可以是设置在第i+1像素行和第j+1像素列的交点上的像素。在实施方式中，第一像素pxl1至第四像素pxl4中的每一个可以是红色像素、绿色像素或蓝色像素，但是实施方式不限于此。

在衬底sub的显示区域da中，其中设置有第一像素pxl1的区域可以是第一像素区域pxa1，其中设置有第二像素pxl2的区域可以是第二像素区域pxa2，其中设置有第三像素pxl3的区域可以是第三像素区域pxa3，并且其中设置有第四像素pxl4的区域可以是第四像素区域pxa4。

第一像素pxl1可以电联接到设置在第一像素区域pxa1中的扫描线si-1、si和si+1、第j数据线dj、第i发射控制线ei、初始化电源线ipl以及第一电源线pl1和第二电源线pl2中的每一条。第二像素pxl2可以电联接到设置在第二像素区域pxa2中的扫描线si-1、si和si+1、第j+1数据线dj+1、第i发射控制线ei、初始化电源线ipl以及第一电源线pl1和第二电源线pl2中的每一条。第三像素pxl3可以电联接到设置在第三像素区域pxa3中的扫描线si、si+1和si+2、第j数据线dj、第i+1发射控制线ei+1、初始化电源线ipl以及第一电源线pl1和第二电源线pl2中的每一条。第四像素pxl4可以电联接到设置在第四像素区域pxa4中的扫描线si、si+1和si+2、第j+1数据线dj+1、第i+1发射控制线ei+1、初始化电源线ipl以及第一电源线pl1和第二电源线pl2中的每一条。

扫描线si-1、si、si+1和si+2可以在衬底sub上在第一方向dr1上延伸，并且可以被提供给第一像素pxl1至第四像素pxl4。扫描线si-1、si、si+1和si+2可以包括在第二方向dr2上依次布置的第i-1扫描线si-1、第i扫描线si、第i+1扫描线si+1和第i+2扫描线si+2。扫描线si-1、si、si+1和si+2中的第i-1扫描线si-1、第i扫描线si、第i+1扫描线si+1可以联接到设置在第i像素行上的第一像素pxl1和第二像素pxl2中的每一个。扫描线si-1、si、si+1和si+2中的第i扫描线si、第i+1扫描线si+1和第i+2扫描线si+2可以联接到设置在第i+1像素行上的第三像素pxl3和第四像素pxl4中的每一个。

扫描信号可以被施加到相应的扫描线si-1、si、si+1和si+2。例如，第i-1扫描信号可以被施加到第i-1扫描线si-1，第i扫描信号可以被施加到第i扫描线si，第i+1扫描信号可以被施加到第i+1扫描线si+1，并且第i+2扫描信号可以被施加到第i+2扫描线si+2。

在实施方式中，扫描线si-1、si、si+1和si+2中的每一条可以是设置和/或形成在第一绝缘层ins1上的第一导电层cl1。这里，第一绝缘层ins1可以是包括无机材料的无机绝缘层，但是实施方式不限于此。在实施方式中，第一绝缘层ins1可以由包括有机材料的有机绝缘层形成。

发射控制线ei和ei+1可以在第一方向dr1上在衬底sub上延伸并且被提供给相应的像素pxl。发射控制线ei和ei+1可以包括在第二方向dr2上依次布置的第i发射控制线ei和第i+1发射控制线ei+1。第i发射控制线ei可以联接到设置在第i像素行上的像素pxl，例如，第一像素pxl1和第二像素pxl2。第i+1发射控制线ei+1可以联接到设置在第i+1像素行上的像素pxl，例如，第三像素pxl3和第四像素pxl4。

发射控制信号可以被施加到发射控制线ei和ei+1中的每一条。例如，第i发射控制信号可以被施加到第i发射控制线ei，并且第i+1发射控制信号可以被施加到第i+1发射控制线ei+1。

在实施方式中，发射控制线ei和ei+1可以设置在与扫描线si-1、si、si+1和si+2相同的层中，并且可以包括与扫描线si-1、si、si+1和si+2的材料相同的材料。例如，发射控制线ei和ei+1中的每一条可以是设置和/或形成在第一绝缘层ins1上的第一导电层cl1。

数据线dj和dj+1可以在第二方向dr2上延伸。数据线dj和dj+1可以包括在第一方向dr1上依次布置的第j数据线dj和第j+1数据线dj+1。第j数据线dj可以联接到设置在第j像素列上(或中)的像素pxl，例如，第一像素pxl1和第三像素pxl3。第j+1数据线dj+1可以联接到设置在第j+1像素列上的像素pxl，例如，第二像素pxl2和第四像素pxl4。数据信号可以被施加到相应的数据线dj和dj+1。

在实施方式中，数据线dj和dj+1中的每一条可以是设置和/或形成在第三绝缘层ins3上的第三导电层cl3。第三绝缘层ins3可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。

初始化电源线ipl可以在第二方向dr2上延伸，并且可以设置在与数据线dj和dj+1中的每一条间隔开的位置处。例如，设置在第j像素列上的初始化电源线ipl可以在与第j数据线dj延伸的方向平行的方向上延伸，并且可以与第j数据线dj电分离和/或物理分离。设置在第j+1像素列上的初始化电源线ipl可以在与第j+1数据线dj+1延伸的方向平行的方向上延伸，并且可以与第j+1数据线dj+1电分离和/或物理分离。

在实施方式中，初始化电源线ipl可以设置在与数据线dj和dj+1相同的层中，并且可以包括与数据线dj和dj+1的材料相同的材料。例如，初始化电源线ipl可以是设置和/或形成在第三绝缘层ins3上的第三导电层cl3。然而，实施方式不限于此。在一些实施方式中，初始化电源线ipl可以是设置和/或形成在第二绝缘层ins2上的第二导电层cl2。

第一电源线pl1可以在第二方向dr2上延伸，并且可以设置在与数据线dj和dj+1中的每一条间隔开的位置处。例如，设置在第j像素列上的第一电源线pl1可以在与第j数据线dj延伸的方向平行的方向上延伸，并且可以与第j数据线dj电分离和/或物理分离。设置在第j+1像素列上的第一电源线pl1可以在与第j+1数据线dj+1延伸的方向平行的方向上延伸，并且可以与第j+1数据线dj+1电分离和/或物理分离。第一驱动电源vdd可以被施加到第一电源线pl1。

在实施方式中，第一电源线pl1可以设置在与数据线dj和dj+1以及初始化电源线ipl相同的层中。例如，第一电源线pl1可以是设置和/或形成在第三绝缘层ins3上的第三导电层cl3。

第二电源线pl2可以在第二方向dr2上延伸，并且可以设置在与数据线dj和dj+1中的每一条间隔开的位置处。例如，设置在第j像素列上的第二电源线pl2可以在与第j数据线dj延伸的方向平行的方向上延伸，并且可以与第j数据线dj电分离和/或物理分离。设置在第j+1像素列上的第二电源线pl2可以在与第j+1数据线dj+1延伸的方向平行的方向上延伸，并且可以与第j+1数据线dj+1电分离和/或物理分离。

在实施方式中，第二电源线pl2可以设置在与数据线dj和dj+1、初始化电源线ipl以及第一电源线pl1相同的层中，并且可以包括与数据线dj和dj+1、初始化电源线ipl以及第一电源线pl1的材料相同的材料。例如，第二电源线pl2可以是设置和/或形成在第三绝缘层ins3上的第三导电层cl3。第二驱动电源vss可以被施加到第二电源线pl2。

在实施方式中，第一像素区域pxa1至第四像素区域pxa4中的每一个可以包括从其发射光的发射区域ema以及围绕发射区域ema的外周区域。这里，术语“外周区域”可以包括不从其发光的非发射区域。

显示元件部dpl可以设置在第一像素区域pxa1至第四像素区域pxa4中的每一个的发射区域ema中，多个发光元件ld设置在显示元件部dpl中。像素电路部pcl可以设置在第一像素区域pxa1至第四像素区域pxa4中的每一个的外周区域中，用于驱动发光元件ld的电路元件设置在像素电路部pcl中。

第一像素pxl1至第四像素pxl4可以具有基本相同或相似的结构。在下文中，出于说明的目的，将代表性地描述第一像素pxl1至第四像素pxl4中的设置在第i像素行和第j像素列上的第一像素pxl1，并且将省略第二像素pxl2至第四像素pxl4的详细描述。

其中设置有第一像素pxl1的第一像素区域pxa1可以包括在一个方向上划分的第一区域fa和第二区域sa。衬底sub和包括像素电路144的像素电路部pcl可以位于第一区域fa中。衬底sub和包括发光元件ld的显示元件部dpl可以位于第二区域sa中。在实施方式中，第一像素区域pxa1的发射区域ema可以包括在第二区域sa中。

像素电路部pcl可以包括设置在衬底sub上的缓冲层bfl以及设置和/或形成在缓冲层bfl上的像素电路144。在实施方式中，像素电路144可以包括第一晶体管t1至第七晶体管t7以及第一电容器c1和第二电容器c2。

缓冲层bfl可以防止杂质扩散到第一晶体管t1至第七晶体管t7的每一个中。缓冲层bfl可以设置成单层结构或具有至少两层或更多层的多层结构。在缓冲层bfl具有多层结构的情况下，各个层可以由相同材料或不同材料形成。取决于衬底sub的材料或工艺条件，可以省略缓冲层bfl。

第一晶体管t1可以包括第一栅极电极ge1、第一有源图案act1、第一源极电极se1、第一漏极电极de1和导电图案cnp。

第一栅极电极ge1可以与第3b晶体管t3b的第3b漏极电极de3b和第4b晶体管t4b的第4b漏极电极de4b电联接。

导电图案cnp的第一端可以通过穿过第一绝缘层ins1至第三绝缘层ins3的第一接触孔ch1联接到第3b漏极电极de3b和第4b漏极电极de4b。导电图案cnp的第二端可以通过依次穿过第二绝缘层ins2和第三绝缘层ins3的第二接触孔ch2与第一栅极电极ge1电联接。在实施方式中，导电图案cnp可以是设置和/或形成在第三绝缘层ins3上的第三导电层cl3。

第一有源图案act1、第一源极电极se1和第一漏极电极de1中的每一个可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第一源极电极se1和第一漏极电极de1中的每一个可以由掺杂有杂质的半导体层形成。第一有源图案act1可以由未掺杂的半导体层形成。

第一有源图案act1可以具有在预定方向上延伸的棒形状，并且可以沿着其纵向延伸方向弯折(bent)至少一次或多次。在平面图中，第一有源图案act1可以与第一栅极电极ge1重叠。由于第一有源图案act1相对长，因此第一晶体管t1的沟道区域也可以相对长。因此，可以增加待施加到第一晶体管t1的栅极电压的驱动范围。因此，可以精确地控制从发光元件ld发射的光的灰度。

第一源极电极se1可以联接到第一有源图案act1的第一端。第一源极电极se1可以与第二晶体管t2的第二漏极电极de2和第五晶体管t5的第五漏极电极de5联接。第一漏极电极de1可以联接到第一有源图案act1的第二端。第一漏极电极de1可以与第3a晶体管t3a的第3a源极电极se3a和第六晶体管t6的第六源极电极se6联接。

第二晶体管t2可以包括第二栅极电极ge2、第二有源图案act2、第二源极电极se2和第二漏极电极de2。

第二栅极电极ge2可以与第i扫描线si一体地设置，并且因此，可以与第i扫描线si联接。在第二栅极电极ge2和第i扫描线si一体地设置的情况下，第二栅极电极ge2可以设置为第i扫描线si的一部分，或者可以形成为从第i扫描线si突出的形状。

第二有源图案act2、第二源极电极se2和第二漏极电极de2中的每一个可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第二源极电极se2和第二漏极电极de2中的每一个可以由掺杂有杂质的半导体层形成。第二有源图案act2可以由未掺杂的半导体层形成。

第二有源图案act2可以与第二栅极电极ge2重叠。

第二源极电极se2的第一端可以联接到第二有源图案act2，并且第二源极电极se2的第二端可以通过依次穿过第一绝缘层ins1至第三绝缘层ins3的第六接触孔ch6联接到第j数据线dj。在实施方式中，第二绝缘层ins2可以包括无机绝缘层或有机绝缘层，无机绝缘层包括无机材料，有机绝缘层包括有机材料。第二绝缘层ins2可以设置在第一绝缘层ins1与第三绝缘层ins3之间，并且可以包括与第一绝缘层ins1和第三绝缘层ins3的材料相同或不同的材料。

第二漏极电极de2的第一端可以与第二有源图案act2联接。第二漏极电极de2的第二端可以与第一晶体管t1的第一源极电极se1和第五晶体管t5的第五漏极电极de5联接。

第三晶体管t3可以具有双栅极结构以防止(或减轻)电流泄漏。例如，第三晶体管t3可以包括第3a晶体管t3a和第3b晶体管t3b。

第3a晶体管t3a可以包括第3a栅极电极ge3a、第3a有源图案act3a、第3a源极电极se3a和第3a漏极电极de3a。第3b晶体管t3b可以包括第3b栅极电极ge3b、第3b有源图案act3b、第3b源极电极se3b和第3b漏极电极de3b。

第3a栅极电极ge3a和第3b栅极电极ge3b中的每一个可以与第i扫描线si一体地设置，并且因此，可以与第i扫描线si联接。在第3a栅极电极ge3a和第3b栅极电极ge3b以及第i扫描线si一体地设置的情况下，第3a栅极电极ge3a和第3b栅极电极ge3b中的每一个可以设置为第i扫描线si的一部分，或者可以形成(或形成为)从第i扫描线si突出的形状。

第3a有源图案act3a和第3b有源图案act3b、第3a源极电极se3a和第3b源极电极se3b以及第3a漏极电极de3a和第3b漏极电极de3b中的每一个可以由掺杂有杂质的半导体层或未掺杂的半导体层形成。第3a源极电极se3a和第3b源极电极se3b以及第3a漏极电极de3a和第3b漏极电极de3b中的每一个可以由掺杂有杂质的半导体层形成。第3a有源图案act3a和第3b有源图案act3b中的每一个可以由未掺杂的半导体层形成。第3a有源图案act3a可以与第3a栅极电极ge3a重叠。第3b有源图案act3b可以与第3b栅极电极ge3b重叠。

第3a源极电极se3a的第一端可以联接到第3a有源图案act3a，并且第3a源极电极se3a的第二端可以联接到第一晶体管t1的第一漏极电极de1。第3a漏极电极de3a的第一端可以联接到第3a有源图案act3a，并且第3a漏极电极de3a的第二端可以联接到第3b晶体管t3b的第3b源极电极se3b。

第3b源极电极se3b的第一端可以联接到第3b有源图案act3b，并且第3b源极电极se3b的第二端可以联接到第3a晶体管t3a的第3a漏极电极de3a。第3b漏极电极de3b的第一端可以联接到第3b有源图案act3b。第3b漏极电极de3b的第二端可以通过第一接触孔ch1和第二接触孔ch2以及导电图案cnp联接到第4b晶体管t4b的第4b漏极电极de4b和第一晶体管t1的第一栅极电极ge1。

第四晶体管t4可以具有双栅极结构，以与第三晶体管t3的方式相同的方式防止(或减轻)电流泄漏。例如，第四晶体管t4可以包括第4a晶体管t4a和第4b晶体管t4b。

第4a晶体管t4a可以包括第4a栅极电极ge4a、第4a有源图案act4a、第4a源极电极se4a和第4a漏极电极de4a。第4b晶体管t4b可以包括第4b栅极电极ge4b、第4b有源图案act4b、第4b源极电极se4b和第4b漏极电极de4b。

第4a栅极电极ge4a和第4b栅极电极ge4b中的每一个可以与第i-1扫描线si-1一体地设置，并且因此，可以与第i-1扫描线si-1联接。在第4a栅极电极ge4a和第4b栅极电极ge4b以及第i-1扫描线si-1一体地设置的情况下，第4a栅极电极ge4a和第4b栅极电极ge4b中的每一个可以设置为第i-1扫描线si-1的一部分，或者可以形成(或形成为)从第i-1扫描线si-1突出的形状。

第4a有源图案act4a和第4b有源图案act4b、第4a源极电极se4a和第4b源极电极se4b以及第4a漏极电极de4a和第4b漏极电极de4b中的每一个可以由掺杂有杂质的半导体层或未掺杂的半导体层形成。第4a源极电极se4a和第4b源极电极se4b以及第4a漏极电极de4a和第4b漏极电极de4b中的每一个可以由掺杂有杂质的半导体层形成。第4a有源图案act4a和第4b有源图案act4b中的每一个可以由未掺杂的半导体层形成。第4a有源图案act4a可以与第4a栅极电极ge4a重叠。第4b有源图案act4b可以与第4b栅极电极ge4b重叠。

第4a源极电极se4a的第一端可以联接到第4a有源图案act4a，并且第4a源极电极se4a的第二端可以通过依次穿过第一绝缘层ins1至第三绝缘层ins3的第五接触孔ch5联接到初始化电源线ipl。第4a漏极电极de4a的第一端可以联接到第4a有源图案act4a，并且第4a漏极电极de4a的第二端可以联接到第4b晶体管t4b的第4b源极电极se4b。

第4b源极电极se4b的第一端可以联接到第4b有源图案act4b，并且第4b源极电极se4b的第二端可以联接到第4a晶体管t4a的第4a漏极电极de4a。第4b漏极电极de4b的第一端可以联接到第4b有源图案act4b，并且第4b漏极电极de4b的第二端可以联接到第3b晶体管t3b的第3b漏极电极de3b。此外，第4b漏极电极de4b的第二端可以通过第一接触孔ch1和第二接触孔ch2以及导电图案cnp联接到第一晶体管t1的第一栅极电极ge1。

第五晶体管t5可以包括第五栅极电极ge5、第五有源图案act5、第五源极电极se5和第五漏极电极de5。

第五栅极电极ge5可以与第i发射控制线ei一体地设置，并且因此，可以与第i发射控制线ei联接。在第五栅极电极ge5和第i发射控制线ei一体地设置的情况下，第五栅极电极ge5可以设置为第i发射控制线ei的一部分，或者形成(或形成为)从第i发射控制线ei突出的形状。

第五有源图案act5、第五源极电极se5和第五漏极电极de5中的每一个可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第五源极电极se5和第五漏极电极de5中的每一个可以由掺杂有杂质的半导体层形成。第五有源图案act5可以由未掺杂的半导体层形成。

第五有源图案act5可以与第五栅极电极ge5重叠。

第五源极电极se5的第一端可以联接到第五有源图案act5。第五源极电极se5的第二端可以通过依次穿过第一绝缘层ins1至第三绝缘层ins3的第四接触孔ch4联接到第一电源线pl1。

第五漏极电极de5的第一端可以与第五有源图案act5联接。第五漏极电极de5的第二端可以与第一晶体管t1的第一源极电极se1和第二晶体管t2的第二漏极电极de2联接。

第六晶体管t6可以包括第六栅极电极ge6、第六有源图案act6、第六源极电极se6和第六漏极电极de6。

第六栅极电极ge6可以与第i发射控制线ei一体地设置，并且因此，可以与第i发射控制线ei联接。在第六栅极电极ge6和第i发射控制线ei一体地设置的情况下，第六栅极电极ge6可以设置为第i发射控制线ei的一部分，或者形成(或形成为)从第i发射控制线ei突出的形状。

第六有源图案act6、第六源极电极se6和第六漏极电极de6中的每一个可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第六源极电极se6和第六漏极电极de6中的每一个可以由掺杂有杂质的半导体层形成。第六有源图案act6可以由未掺杂的半导体层形成。

第六有源图案act6可以与第六栅极电极ge6重叠。

第六源极电极se6的第一端可以联接到第六有源图案act6。第六源极电极se6的第二端可以与第一晶体管t1的第一漏极电极de1和第3a晶体管t3a的第3a源极电极se3a联接。

第六漏极电极de6的第一端可以联接到第六有源图案act6。第六漏极电极de6的第二端可以通过依次穿过第一绝缘层ins1至第三绝缘层ins3的第七接触孔ch7联接到第一电极el1。

发射单元emu的第一电极el1可以通过第七接触孔ch7联接到第六晶体管t6的第六漏极电极de6。第一电极el1可以通过第七接触孔ch7联接到第七晶体管t7的第七源极电极se7。在实施方式中，第一电极el1可以设置在与第j数据线dj相同的层中，并且可以包括与第j数据线dj的材料相同的材料。例如，第一电极el1可以由设置和/或形成在第三绝缘层ins3上的第三导电层cl3形成。第一电极el1可以是包括在第一像素pxl1的发射单元emu中的阳极电极。

第七晶体管t7可以包括第七栅极电极ge7、第七有源图案act7、第七源极电极se7和第七漏极电极de7。

第七栅极电极ge7可以与第i+1扫描线si+1一体地设置，并且因此，可以与第i+1扫描线si+1联接。在第七栅极电极ge7和第i+1扫描线si+1一体地设置的情况下，第七栅极电极ge7可以设置为第i+1扫描线si+1的一部分，或者形成(或形成为)从第i+1扫描线si+1突出的形状。

第七有源图案act7、第七源极电极se7和第七漏极电极de7中的每一个可以由未掺杂的半导体层或掺杂有杂质的半导体层形成。例如，第七源极电极se7和第七漏极电极de7中的每一个可以由掺杂有杂质的半导体层形成。第七有源图案act7可以由未掺杂的半导体层形成。

第七有源图案act7可以与第七栅极电极ge7重叠。

第七源极电极se7的第一端可以联接到第七有源图案act7，并且第七源极电极se7的第二端可以通过第七接触孔ch7联接到第六晶体管t6的第六漏极电极de6和第一电极el1。

第七漏极电极de7的第一端可以联接到第七有源图案act7，并且第七漏极电极de7的第二端可以通过依次穿过第一绝缘层ins1至第三绝缘层ins3的第十接触孔ch10联接到辅助连接线aux。

辅助连接线aux可以通过第十接触孔ch10联接到第七晶体管t7的第七漏极电极de7。辅助连接线aux可以通过第十接触孔ch10联接到设置在第二像素pxl2的第二像素区域pxa2中的初始化电源线ipl，第二像素pxl2设置在与第一像素pxl1的像素行相同的像素行上(或中)。第七晶体管t7的第七漏极电极de7可以通过辅助连接线aux与初始化电源线ipl联接。

如上所述，第七晶体管t7的第七漏极电极de7可以通过辅助连接线aux和第二像素pxl2的初始化电源线ipl联接到第二像素pxl2的第4a晶体管t4a的第4a源极电极se4a。

在实施方式中，第一像素pxl1的辅助连接线aux可以与第二像素pxl2的初始化电源线ipl一体地设置，并且因此，可以联接到初始化电源线ipl。在第一像素pxl1的辅助连接线aux和第二像素pxl2的初始化电源线ipl一体地设置的情况下，第一像素pxl1的辅助连接线aux可以设置为第二像素pxl2的初始化电源线ipl的一部分。换言之，每个像素pxl的辅助连接线aux可以与设置在与相应的像素pxl的像素行相同的像素行上(或中)且与相应的像素pxl紧邻的像素pxl中的初始化电源线ipl一体地设置。

如果第一像素pxl1的辅助连接线aux与第二像素pxl2的初始化电源线ipl一体地设置，则辅助连接线aux可以设置在与初始化电源线ipl相同的层中，并且可以包括与初始化电源线ipl相同的材料。例如，第一像素pxl1的辅助连接线aux可以由设置和/或形成在第三绝缘层ins3上的第三导电层cl3形成。

第一电容器c1可以包括第一下电极le1和第一上电极ue1。

第一下电极le1可以与第一晶体管t1的第一栅极电极ge1一体地设置，并且因此，可以与第一栅极电极ge1联接。在第一下电极le1与第一栅极电极ge1一体地设置的情况下，第一下电极le1可以被视为第一栅极电极ge1的一部分，或者第一栅极电极ge1可以被视为第一下电极le1的一部分。

在实施方式中，第一下电极le1可以设置在与扫描线si-1、si和si+1相同的层中，并且可以包括与扫描线si-1、si和si+1的材料相同的材料。例如，第一下电极le1可以由设置和/或形成在第一绝缘层ins1上的第一导电层cl1形成。

第一上电极ue1可以与第一下电极le1重叠并覆盖第一下电极le1。可以通过增加第一上电极ue1与第一下电极le1之间的重叠部分的面积来增加第一电容器c1的电容。第一上电极ue1可以通过穿过第三绝缘层ins3的第三接触孔ch3电联接到第一电源线pl1。因此，施加到第一电源线pl1的第一驱动电源vdd可以传输到第一上电极ue1。第一上电极ue1可以包括与具有第二接触孔ch2的区域对应的开口opn，第二接触孔ch2形成为将第一晶体管t1的第一栅极电极ge1与导电图案cnp联接。

在实施方式中，第一上电极ue1可以是设置和/或形成在第二绝缘层ins2上的第二导电层cl2。

第二电容器c2可以包括第二下电极le2和第二上电极ue2。

在平面图中，第二下电极le2可以位于第i发射控制线ei与第i+1扫描线si+1之间，并且可以设置和/或形成在与第一下电极le1相同的层中。第二下电极le2可以通过依次穿过第二绝缘层ins2和第三绝缘层ins3的第九接触孔ch9联接到第二电源线pl2。因此，施加到第二电源线pl2的第二驱动电源vss可以传输到第二下电极le2。

在实施方式中，第二下电极le2可以设置在与扫描线si-1、si和si+1相同的层中，并且可以包括与扫描线si-1、si和si+1的材料相同的材料。例如，第二下电极le2可以由设置和/或形成在第一绝缘层ins1上的第一导电层cl1形成。

第二上电极ue2可以与第二下电极le2重叠并且覆盖第二下电极le2。可以通过增加第二上电极ue2与第二下电极le2之间的重叠部分的面积来增加第二电容器c2的电容。第二上电极ue2可以通过穿过第三绝缘层ins3的第八接触孔ch8电联接到第一电极el1。由此，施加到第一电极el1的信号(或电压)可以传输到第二上电极ue2。

在实施方式中，第二上电极ue2可以设置在与第一上电极ue1相同的层中，并且可以包括与第一上电极ue1的材料相同的材料。例如，第二上电极ue2可以由设置和/或形成在第二绝缘层ins2上的第二导电层cl2形成。

如上所述，第一下电极le1和第一上电极ue1可以形成第一电容器c1，且第二绝缘层ins2介于第一下电极le1与第一上电极ue1之间。第二下电极le2和第二上电极ue2可以形成第二电容器c2，且第二绝缘层ins2介于第二下电极le2与第二上电极ue2之间。

像素电路部pcl还可以包括用于覆盖具有上述配置的像素电路144的第四绝缘层ins4。第四绝缘层ins4可以是包括有机材料的有机绝缘层或包括无机材料的无机绝缘层。在实施方式中，第四绝缘层ins4可以是有机绝缘层。

第一浮置电极flt1至第三浮置电极flt3以及第四布置电极arl4可以设置在第一像素区域pxa1的第一区域fa中。第一浮置电极flt1至第三浮置电极flt3以及第四布置电极arl4中的每一个可以由设置和/或形成在第三绝缘层ins3上的第三导电层cl3形成。第一浮置电极flt1可以设置在与设置在第一像素区域pxa1的发射区域ema中的第一电极el1的列相同的列上(或中)，并且可以与第一电极el1间隔开预定距离。第二浮置电极flt2可以设置在与设置在第一像素区域pxa1的发射区域ema中的第一连接电极cp1的列相同的列上(或中)，并且可以与第一连接电极cp1间隔开预定距离。第三浮置电极flt3可以设置在与设置在第一像素区域pxa1的发射区域ema中的第二连接电极cp2的列相同的列上(或中)，并且可以与第二连接电极cp2间隔开预定距离。作为第二电源线pl2的第四布置电极arl4可以与设置在第一像素pxl1的发射区域ema中的第二电极el2一体地设置，并且可以与第二电极el2电联接。

在实施方式中，第一浮置电极flt1至第三浮置电极flt3中的每一个可以浮置，即，电隔离。

显示元件部dpl可以包括设置在发射区域ema中的堆叠图案lap、第一电极el1和第二电极el2、第一连接电极cp1和第二连接电极cp2、发光元件ld以及接触电极cne。此外，显示元件部dpl可以包括设置在设置成围绕发射区域ema的外周区域中的堤部bnk。

堆叠图案lap可以是用于支承第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2的支承构件，以改变第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2的各自表面轮廓，使得从发光元件ld发射的光可以在显示设备的图像显示方向上(例如，在第三方向dr3上)更可靠地前进。

堆叠图案lap可以设置成多层结构，多层结构包括设置和/或形成在缓冲层bfl上的至少一个绝缘层和至少一个导电层。例如，堆叠图案lap可以设置成多层结构，在该多层结构中，第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2依次堆叠。

第一金属图案mtp1可以由设置和/或形成在第一绝缘层ins1上的第一导电层cl1形成。在实施方式中，第一金属图案mtp1可以设置在与扫描线si-1、si和si+1以及第一下电极le1和第二下电极le2相同的层中，并且可以包括与扫描线si-1、si和si+1以及第一下电极le1和第二下电极le2的材料相同的材料。

第一绝缘图案insp1可以设置在第一金属图案mtp1上并且可以围绕第一金属图案mtp1。例如，第一绝缘图案insp1可以是仅围绕第一金属图案mtp1的独立绝缘图案。在实施方式中，堆叠图案lap中包括的第一绝缘图案insp1可以是与像素电路部pcl的第二绝缘层ins2对应的组件。

第二金属图案mtp2可以由设置和/或形成在第一绝缘图案insp1上的第二导电层cl2形成。在实施方式中，第二金属图案mtp2可以设置在与第一上电极ue1和第二上电极ue2相同的层中，并且可以包括与第一上电极ue1和第二上电极ue2的材料相同的材料。

第二绝缘图案insp2可以设置在第二金属图案mtp2上并且可以围绕第二金属图案mtp2。例如，第二绝缘图案insp2可以是仅围绕第二金属图案mtp2的独立绝缘图案。在实施方式中，堆叠图案lap中包括的第二绝缘图案insp2可以是与像素电路部pcl的第三绝缘层ins3对应的组件。

如上所述，包括第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2的堆叠图案lap可以具有从第一绝缘层ins1的一个表面(例如，上表面)向上突出的形状。堆叠图案lap可以具有梯形截面，在梯形截面中，堆叠图案lap的宽度从第一绝缘层ins1的一个表面向上减小。在剖视图中，相邻的堆叠图案lap可以设置在缓冲层bfl之上的相同平面上，并且可以具有相同的高度。

如所描述的，堆叠图案lap已经被示出为具有四层结构，在该四层结构中，第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2依次堆叠，但是实施方式不限于此。在实施方式中，堆叠图案lap可以具有包括至少两个或更多个金属图案和至少三个或更多个绝缘图案的多层结构或者可以具有包括半导体层的多层结构。

例如，如图12中所示，堆叠图案lap可以设置成多层结构，在该多层结构中，第一辅助图案mtp_a、子绝缘图案insp_s、第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2依次堆叠。

第一辅助图案mtp_a可以由设置和/或形成在缓冲层bfl之上的半导体层形成。在实施方式中，第一辅助图案mtp_a可以设置在与像素电路部pcl中包括的半导体层相同的层中，并且可以包括与该半导体层的材料相同的材料。例如，第一辅助图案mtp_a可以设置在与第一有源图案act1至第七有源图案act7相同的层中，并且可以包括与第一有源图案act1至第七有源图案act7的材料相同的材料。在实施方式中，第一辅助图案mtp_a可以设置在与源极电极se1、se2、se3a、se3b、se4a、se4b、se5、se6和se7以及漏极电极de1、de2、de3a、de3b、de4a、de4b、de5、de6和de7相同的层中，并且可以包括与源极电极se1、se2、se3a、se3b、se4a、se4b、se5、se6和se7以及漏极电极de1、de2、de3a、de3b、de4a、de4b、de5、de6和de7的材料相同的材料。

子绝缘图案insp_s可以设置在第一辅助图案mtp_a上并且可以围绕第一辅助图案mtp_a。例如，子绝缘图案insp_s可以是仅围绕第一辅助图案mtp_a的独立绝缘图案。在实施方式中，堆叠图案lap中包括的子绝缘图案insp_s可以是与像素电路部pcl中包括的第一绝缘层ins1对应的组件。

第一金属图案mtp1可以由设置和/或形成在子绝缘图案insp_s上的第一导电层cl1形成。

第一绝缘图案insp1可以设置在第一金属图案mtp1上并且可以围绕第一金属图案mtp1。

第二金属图案mtp2可以由设置和/或形成在第一绝缘图案insp1上的第二导电层cl2形成。

第二绝缘图案insp2可以设置在第二金属图案mtp2上并且可以围绕第二金属图案mtp2。

如上所述，包括第一辅助图案mtp_a、子绝缘图案insp_s、第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2的堆叠图案lap可以具有从缓冲层bfl的一个表面(例如，上表面)向上突出的形状。

第一像素pxl1的显示元件部dpl可以包括设置在第一像素区域pxa1的外周区域中的堤部bnk。

堤部bnk可以是限定(或分离)第一像素pxl1和设置成与第一像素pxl1相邻的像素pxl(例如，第二像素pxl2和第三像素pxl3)的各自的发射区域ema的结构。例如，堤部bnk可以是像素限定(或定义)层。堤部bnk可以包括至少两个或更多个导电层和至少两个或更多个绝缘层，从而防止(或减轻)光在第一像素pxl1和与第一像素pxl1相邻的像素pxl之间泄漏。

在实施方式中，堤部bnk可以包括设置和/或形成在第一绝缘层ins1上的至少两个或更多个绝缘层以及至少两个或更多个导电层。例如，堤部bnk可以设置成多层结构，在该多层结构中，第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5依次堆叠。此外，堤部bnk还可以包括设置和/或形成在第四绝缘图案insp4与第五绝缘图案insp5之间的第五金属图案mtp5。

取决于第五金属图案mtp5是否包括在堆叠的多层结构中，堤部bnk可以被划分成第一堤部区域ba1和第二堤部区域ba2。例如，第一堤部区域ba1可以表示堤部bnk的不包括第五金属图案mtp5的区域。第二堤部区域ba2可以表示堤部bnk的包括第五金属图案mtp5的区域。

例如，第一堤部区域ba1可以是堤部bnk的具有以下多层结构的区域，在该多层结构中，第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5依次堆叠。例如，第二堤部区域ba2可以是堤部bnk的具有以下多层结构的区域，在该多层结构中，第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4、第五金属图案mtp5和第五绝缘图案insp5依次堆叠。

第三金属图案mtp3可以由设置和/或形成在第一绝缘层ins1上的第一导电层cl1形成。在实施方式中，第三金属图案mtp3可以设置在与扫描线si-1、si和si+1、第一下电极le1和第二下电极le2以及第一金属图案mtp1相同的层中，并且可以包括与扫描线si-1、si和si+1、第一下电极le1和第二下电极le2以及第一金属图案mtp1的材料相同的材料。

第三绝缘图案insp3可以设置在第三金属图案mtp3上，并且配置成围绕第三金属图案mtp3。例如，第三绝缘图案insp3可以是仅围绕第三金属图案mtp3的独立绝缘图案。在实施方式中，第三绝缘图案insp3可以是与像素电路部pcl中包括的第二绝缘层ins2对应的组件。此外，第三绝缘图案insp3可以是与堆叠图案lap中包括的第一绝缘图案insp1对应的组件。换言之，堤部bnk中包括的第三绝缘图案insp3可以设置在与堆叠图案lap中包括的第一绝缘图案insp1以及像素电路部pcl中包括的第二绝缘层ins2两者相同的层中，并且可以包括与第一绝缘图案insp1和第二绝缘层ins2的材料相同的材料。

第四金属图案mtp4可以由设置和/或形成在第三绝缘图案insp3上的第二导电层cl2形成。在实施方式中，第四金属图案mtp4可以设置在与第一上电极ue1和第二上电极ue2以及第二金属图案mtp2相同的层中，并且可以包括与第一上电极ue1和第二上电极ue2以及第二金属图案mtp2的材料相同的材料。

第四绝缘图案insp4可以设置在第四金属图案mtp4上并且可以围绕第四金属图案mtp4。例如，第四绝缘图案insp4可以是仅围绕第四金属图案mtp4的独立绝缘图案。在实施方式中，第四绝缘图案insp4可以是与像素电路部pcl中包括的第三绝缘层ins3对应的组件。此外，第四绝缘图案insp4可以是与堆叠图案lap中包括的第二绝缘图案insp2对应的组件。换言之，堤部bnk中包括的第四绝缘图案insp4可以设置在与堆叠图案lap中包括的第二绝缘图案insp2以及像素电路部pcl中包括的第三绝缘层ins3两者相同的层中，并且可以包括与第二绝缘图案insp2和第三绝缘层ins3的材料相同的材料。

第五金属图案mtp5可以由设置和/或形成在第四绝缘图案insp4上的第三导电层cl3形成。在实施方式中，第五金属图案mtp5可以包括从第一像素区域pxa1的第一区域fa延伸并且与第二区域sa交叉的信号线。例如，第五金属图案mtp5可以包括初始化电源线ipl、第j数据线dj和第一电源线pl1。

第五绝缘图案insp5可以设置在第五金属图案mtp5和第四绝缘图案insp4中的每一个上，并且可以围绕第五金属图案mtp5和第四绝缘图案insp4。在实施方式中，第五绝缘图案insp5可以是与像素电路部pcl中包括的第四绝缘层ins4对应的组件。第五绝缘图案insp5可以设置在与像素电路部pcl中包括的第四绝缘层ins4相同的层中，并且可以包括与第四绝缘层ins4的材料相同的材料。

如上所述，包括第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5或者包括第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4、第五金属图案mtp5和第五绝缘图案insp5的堤部bnk可以具有从第一绝缘层ins1的一个表面(例如，上表面)向上(例如，在第三方向dr3上)突出预定高度(或厚度)的形状。

在实施方式中，堤部bnk可以包括至少一种遮光材料和/或反射材料，从而防止(或减轻)光在第一像素pxl1和与第一像素pxl1相邻的像素pxl之间泄漏。

在实施方式中，设置在第一像素区域pxa1的外周区域中的堤部bnk的至少一个层和设置在第一像素区域pxa1的发射区域ema中的堆叠图案lap的至少一个层可以具有相同的材料。此外，堤部bnk和堆叠图案lap可以包括通过相同的工艺形成的至少一个层。

第一电极el1和第二电极el2可以设置在发射区域ema中彼此间隔开的位置处。第一连接电极cp1和第二连接电极cp2可以设置在第一电极el1与第二电极el2之间。例如，第一连接电极cp1可以设置在第一电极el1与第二连接电极cp2之间。第二连接电极cp2可以设置在第一连接电极cp1与第二电极el2之间。在平面图中，第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2可以设置在彼此间隔开的位置处。

在实施方式中，第一电极el1和第一连接电极cp1可以彼此间隔开预定距离。第一连接电极cp1和第二连接电极cp2可以彼此间隔开预定距离。第二连接电极cp2和第二电极el2可以彼此间隔开预定距离。在第一像素pxl1的发射区域ema中，第一电极el1与第一连接电极cp1之间的距离、第一连接电极cp1与第二连接电极cp2之间的距离以及第二连接电极cp2与第二电极el2之间的距离可以彼此相同。因此，发光元件ld可以更均匀地布置在第一像素pxl1的发射区域ema中。然而，实施方式不限于此。在实施方式中，第一电极el1与第一连接电极cp1之间的距离、第一连接电极cp1与第二连接电极cp2之间的距离以及第二连接电极cp2与第二电极el2之间的距离可以彼此不同或者与其他中的至少一个不同。

第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2可以设置和/或形成在堆叠图案lap上，并且因此，各自可以具有与堆叠图案lap的形状对应的表面轮廓。例如，第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2各自可以包括与堆叠图案lap对应的突出部分和与第一绝缘层ins1对应的平面部分。第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2可以由具有预定反射率的材料形成，以允许从发光元件ld中的每一个发射的光在显示设备的图像显示方向上移动。

第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以由具有预定反射率的导电材料形成。导电材料可以包括不透明金属，其具有在显示设备的图像显示方向上反射从发光元件ld发射的光的优点。不透明金属可以包括例如ag、mg、al、pt、pd、au、ni、nd、ir、cr、ti以及这些材料中的至少两种的合金中的至少一种。在实施方式中，第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以包括透明导电材料。透明导电材料可以包括诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)和氧化铟锡锌(itzo)中的至少一种的导电氧化物或者诸如聚(3，4-乙烯二氧噻吩)(pedot)的导电聚合物。在第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个包括透明导电材料的情况下，在第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个中可以包括由用于在显示设备的图像显示方向上反射从发光元件ld发射的光的不透明金属制成的单独的导电层。然而，用于第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个的材料不限于上述材料。

此外，尽管第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以设置和/或形成为单层结构，但是实施方式不限于此。在实施方式中，第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以设置和/或形成为多层结构，在该多层结构中，堆叠有由金属、合金、导电氧化物和导电聚合物中的至少两种或更多种材料制成的层。第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以由具有至少两层或更多层的多层形成，以便最小化(或至少减少)当信号(或电压)被传输到发光元件ld中的每一个的相对端时由于信号延迟而可能发生的失真。例如，第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以具有其中层以ito/ag/ito的顺序堆叠的多层结构。

在实施方式中，第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以由第三导电层cl3形成。第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以设置在与第j数据线dj、初始化电源线ipl和第一电源线pl1相同的层中，并且可以包括与第j数据线dj、初始化电源线ipl和第一电源线pl1的材料相同的材料。

如上所述，由于第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个具有与设置在其下方的堆叠图案lap的形状对应的表面轮廓，因此从发光元件ld中的每一个发射的光可以被第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2反射，并且因此，从发光元件ld中的每一个发射的光可以在显示设备的图像显示方向上更可靠地前进。可以进一步提高从发光元件ld中的每一个发射的光的输出效率。

在实施方式中，堆叠图案lap、第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以用作用于在期望方向上引导从发光元件ld发射的光的反射构件，从而因此提高显示设备的光学效率。换言之，堆叠图案lap、第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个可以用作用于使从发光元件ld发射的光在显示设备的图像显示方向上前进的反射构件，从而因此提高显示设备的光输出效率。

在第一像素pxl1的发射区域ema中，多个发光元件ld布置和/或设置在第一电极el1与第一连接电极cp1之间、第一连接电极cp1与第二连接电极cp2之间以及第二连接电极cp2与第二电极el2之间。在发射区域ema中，第一电极el1、第一连接电极cp1、第二连接电极cp2、第二电极el2和发光元件ld可以形成第一像素pxl1的发射单元emu。

第一像素pxl1的发射单元emu中包括的第一电极el1可以是阳极电极，并且第二电极el2可以是阴极电极。

第一电极el1可以通过第七接触孔ch7电联接到像素电路部pcl。例如，第一电极el1可以通过第七接触孔ch7联接到像素电路部pcl的第六晶体管t6的第六漏极电极de6。由此，施加到第六晶体管t6的信号(或电压)可以被传输到第一电极el1。此外，第一电极el1可以通过第八接触孔ch8电联接到第二上电极ue2。由此，传输到第一电极el1的信号(或电压)可以传输到第二上电极ue2。

在实施方式中，第二电极el2可以与和第一像素区域pxa1的第一区域fa和第二区域sa交叉的第二电源线pl2一体地设置，并且因此，可以联接到第二电源线pl2。在第二电极el2和第二电源线pl2一体地设置的情况下，第二电极el2可以被视为第二电源线pl2的一部分，或者第二电源线pl2可以被视为第二电极el2的一部分。如上所述，由于第二电极el2与第二电源线pl2一体地设置，所以施加到第二电源线pl2的第二驱动电源vss可以传输到第二电极el2。

在上文中，发光元件ld中的每一个可以由发光元件形成，该发光元件由具有无机晶体结构的材料制成并且具有例如从纳米级到微米级的范围内的超小型尺寸。例如，发光元件ld中的每一个可以是通过蚀刻方法或生长方法制造的超小型发光元件。发光元件ld的类型、尺寸、形状等可以以各种方式改变。尽管可以在第一像素pxl1的发射区域ema中布置和/或设置至少两个到几十个发光元件ld，但是发光元件ld的数量不限于此。在实施方式中，第一像素pxl1的发射区域ema中的发光元件ld的数量可以以各种方式改变。

发光元件ld可以以散布的形式设置在溶液中，并随后供应到第一像素pxl1的发射区域ema。在实施方式中，可以通过喷墨印刷方法、狭缝涂覆方法或其他各种方法将发光元件ld供应到发射区域ema。例如，发光元件ld可以与挥发性溶剂混合，并随后通过喷墨印刷方法或狭缝涂覆方法供应到发射区域ema。这里，如果相应的对准信号(或对准电压)分别施加到设置在发射区域ema中的第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2，则可以分别在第一电极el1与第一连接电极cp1之间、第一连接电极cp1与第二连接电极cp2之间以及第二连接电极cp2与第二电极el2之间形成电场。因此，发光元件ld可以在第一电极el1与第一连接电极cp1之间、第一连接电极cp1与第二连接电极cp2之间以及第二连接电极cp2与第二电极el2之间对准。在发光元件ld已经对准之后，可以通过挥发或其他方法去除溶剂。因此，发光元件ld可以在第一像素pxl1的发射区域ema中对准和/或设置在第一像素pxl1的发射区域ema中。

发光元件ld可以包括布置在第一电极el1与第一连接电极cp1之间的第一发光元件ld1、布置在第一连接电极cp1与第二连接电极cp2之间的第二发光元件ld2以及布置在第二连接电极cp2与第二电极el2之间的第三发光元件ld3。

在于第一像素pxl1的发射区域ema中布置发光元件ld之前，第一电极el1可以与第一浮置电极flt1一体地设置，并且因此，可以联接到第一浮置电极flt1。在第一电极el1和第一浮置电极flt1一体地设置的情况下，第一电极el1可以被视为第一浮置电极flt1的一部分，或者第一浮置电极flt1可以被视为第一电极el1的一部分。在布置发光元件ld之前，一体地设置且彼此联接的第一电极el1和第一浮置电极flt1可以用作布置电极。

在已经布置了发光元件ld之后，一体地设置的第一电极el1和第一浮置电极flt1可以彼此电分离和/或物理分离。由此，设置在第一像素pxl1的第一像素区域pxa1的第一区域fa中的第一浮置电极flt1可以与设置在第一像素区域pxa1的发射区域ema中的第一电极el1间隔开。在已经布置了发光元件ld之后，第一电极el1可以用作用于驱动发光元件ld的驱动电极。例如，在布置发光元件ld之后，第一电极el1可以用作第一像素pxl1的发射单元emu的阳极电极。此外，在布置发光元件ld之后，第一浮置电极flt1可以浮置，即，电隔离。

在于第一像素pxl1的发射区域ema中布置发光元件ld之前，第一连接电极cp1可以与第二浮置电极flt2一体地设置，并且因此，可以联接到第二浮置电极flt2。在第一连接电极cp1和第二浮置电极flt2一体地设置的情况下，第一连接电极cp1可以被视为第二浮置电极flt2的一部分，或者第二浮置电极flt2可以被视为第一连接电极cp1的一部分。在布置发光元件ld之前，一体地设置且彼此联接的第一连接电极cp1和第二浮置电极flt2可以用作布置电极。

在已经布置了发光元件ld之后，一体地设置的第一连接电极cp1和第二浮置电极flt2可以彼此电分离和/或物理分离。由此，设置在第一像素pxl1的第一像素区域pxa1的第一区域fa中的第二浮置电极flt2可以与设置在第一像素区域pxa1的发射区域ema中的第一连接电极cp1间隔开。在布置发光元件ld之后，第一连接电极cp1可以在第一电极el1与第二电极el2之间成为用于使驱动电流从第一电极el1流向第二电极el2的路径。此外，在布置发光元件ld之后，第二浮置电极flt2可以浮置，即，电隔离。

在于第一像素pxl1的发射区域ema中布置发光元件ld之前，第二连接电极cp2可以与第三浮置电极flt3一体地设置，并且因此，可以联接到第三浮置电极flt3。在第二连接电极cp2和第三浮置电极flt3一体地设置的情况下，第二连接电极cp2可以被视为第三浮置电极flt3的一部分，或者第三浮置电极flt3可以被视为第二连接电极cp2的一部分。在布置发光元件ld之前，一体地设置且彼此联接的第二连接电极cp2和第三浮置电极flt3可以用作布置电极。

在已经布置了发光元件ld之后，一体地设置的第二连接电极cp2和第三浮置电极flt3可以彼此电分离和/或物理分离。由此，设置在第一像素pxl1的第一像素区域pxa1的第一区域fa中的第三浮置电极flt3可以与设置在第一像素区域pxa1的发射区域ema中的第二连接电极cp2间隔开。在布置发光元件ld之后，第二连接电极cp2可以成为用于使驱动电流从第一电极el1流向第二电极el2的路径。此外，在布置发光元件ld之后，第三浮置电极flt3可以浮置，即，电隔离。

无论在第一像素pxl1的发射区域ema中布置发光元件ld之前还是之后，第二电极el2均可以与第四布置电极arl4一体地设置，并且因此，可以联接到第四布置电极arl4。第四布置电极arl4可以是待施加第二驱动电源vss的第二电源线pl2。在已经布置发光元件ld之后，第二电极el2和第四布置电极arl4可以用作用于驱动发光元件ld的驱动电极。例如，在布置发光元件ld之后，第二电极el2和第四布置电极arl4可以用作第一像素pxl1的发射单元emu的阴极电极。

在第一像素pxl1的发射区域ema中，第一电极el1和第一连接电极cp1与并联联接在第一电极el1和第一连接电极cp1之间的第一发光元件ld1一起可以是串联级(在下文中，称为“第一串联级”)。在第一像素pxl1的发射区域ema中，第一连接电极cp1和第二连接电极cp2与并联联接在第一连接电极cp1和第二连接电极cp2之间的第二发光元件ld2一起可以是的另一串联级(在下文中，称为“第二串联级”)。在第一像素pxl1的发射区域ema中，第二连接电极cp2和第二电极el2与并联联接在第二连接电极cp2和第二电极el2之间的第三发光元件ld3一起可以是另一串联级(在下文中，称为“第三串联级”)。

在实施方式中，第一串联级至第三串联级可以设置在第一像素pxl1的发射区域ema中。第一串联级至第三串联级可以形成第一像素pxl1的发射单元emu。

发光元件ld中的每一个可以包括电联接到彼此间隔开预定距离的两个电极中的一个的第一端以及电联接到另一电极的第二端。发光元件ld中的每一个的第一端可以直接联接到设置成彼此相邻且其间具有预定距离的两个电极中的一个，或者可以通过接触电极cne联接到一个电极。此外，发光元件ld中的每一个的第二端可以直接联接到两个相邻电极中的另一电极，或者可以通过另一接触电极cne联接到另一电极。

发光元件ld可以在第一像素pxl1的发射区域ema中设置和/或布置在第五绝缘图案insp5上。在实施方式中，第五绝缘图案insp5可以是与像素电路部pcl中包括的第四绝缘层ins4对应的组件。此外，设置在发射区域ema中的第五绝缘图案insp5可以具有与堤部bnk中包括的第五绝缘图案insp5的配置相同的配置。

第五绝缘图案insp5可以形成和/或设置在发光元件ld之下，其中，发光元件ld布置和/或设置在于发射区域ema中彼此间隔开预定距离的两个电极之间。第五绝缘图案insp5可以填充发光元件ld与第一绝缘层ins1之间的空间，并且因此，可以稳定地支承发光元件ld并且防止发光元件ld从第一绝缘层ins1移除。例如，第五绝缘图案insp5可以形成和/或设置在布置在第一电极el1与第一连接电极cp1之间的发光元件ld之下。此外，第五绝缘图案insp5可以形成和/或设置在布置在第一连接电极cp1与第二连接电极cp2之间的发光元件ld的之下。另外，第五绝缘图案insp5可以形成和/或设置在布置在第二连接电极cp2与第二电极el2之间的发光元件ld之下。

在第一像素pxl1的发射区域ema中，第五绝缘图案insp5可以暴露彼此间隔开预定距离的两个电极中的一个电极的一个区域，并且覆盖除暴露区域之外的其余区域以保护其余区域。此外，第五绝缘图案insp5可以暴露彼此间隔开预定距离的两个电极中的另一电极的一个区域，并且覆盖除暴露区域之外的其余区域以保护其余区域。

第五绝缘图案insp5可以是包括有机材料的有机绝缘层。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。

在实施方式中，诸如图13中所示，辅助绝缘图案insp_a可以设置和/或形成在发光元件ld中的每一个上。辅助绝缘图案insp_a可以设置和/或形成在发光元件ld中的每一个上以覆盖发光元件ld，使得发光元件ld的相对端暴露于外部。辅助绝缘图案insp_a可以设置为发射区域ema中的独立绝缘图案，但是实施方式不限于此。在已经完成将发光元件ld布置在发射区域ema中之后，在每个发光元件ld上形成辅助绝缘图案insp_a，从而可以防止发光元件ld从布置位置移除。

接触电极cne可以设置在第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个上。

接触电极cne可以由各种透明导电材料形成。例如，接触电极cne可以包括例如ito、izo和itzo的各种导电材料中的至少一种，并且可以是基本上透明或半透明的，以满足预定的透射率。然而，接触电极cne的材料不限于前述实施方式的材料。在一些实施方式中，接触电极cne可以由各种不透明的导电材料形成。

形成在第一电极el1上的接触电极cne(在下文中，称为“第一接触电极”)可以将第一电极el1与第一发光元件ld1中的每一个的相对端中的一个电联接和/或物理联接。第一接触电极cne可以与第一发光元件ld1中的每一个的相对端中的一个以及与第一电极el1两者重叠。另外，第一接触电极cne可以与设置在第一电极el1之下的堆叠图案lap重叠，并且因此，可以覆盖堆叠图案lap。

形成在第一连接电极cp1上的接触电极cne(在下文中，称为“第二接触电极”)可以将第一连接电极cp1的一侧与第一发光元件ld1中的每一个的相对端中的剩余一个电联接和/或物理联接。第二接触电极cne可以将第一连接电极cp1的另一侧与第二发光元件ld2中的每一个的相对端中的一个电联接和/或物理联接。第二接触电极cne可以与相应的第一发光元件ld1的相对端中的剩余一个、第二发光元件ld2中的每一个的相对端中的一个以及第一连接电极cp1重叠。另外，第二接触电极cne可以与设置在第一连接电极cp1之下的堆叠图案lap重叠，并且因此，可以覆盖堆叠图案lap。

形成在第二连接电极cp2上的接触电极cne(在下文中，称为“第三接触电极”)可以将第二连接电极cp2的一侧与第二发光元件ld2中的每一个的相对端中的剩余一个电联接和/或物理联接。第三接触电极cne可以将第二连接电极cp2的另一侧与第三发光元件ld3中的每一个的相对端中的一个电联接和/或物理联接。第三接触电极cne可以与第二发光元件ld2中的每一个的相对端中的剩余一个、第三发光元件ld3中的每一个的相对端中的一个以及第二连接电极cp2重叠。另外，第三接触电极cne可以与设置在第二连接电极cp2之下的堆叠图案lap重叠，并且因此，可以覆盖堆叠图案lap。

在第二电极el2上的接触电极cne(在下文中，称为“第四接触电极”)可以将第二电极el2与第三发光元件ld3中的每一个的相对端中的剩余一个电联接和/或物理联接。第四接触电极cne可以与第三发光元件ld3中的每一个的相对端中的剩余一个以及与第二电极el2两者重叠。另外，第四接触电极cne可以与设置在第二电极el2之下的堆叠图案lap重叠，并且因此，可以覆盖堆叠图案lap。

第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne可以在第二方向dr2上延伸并且可以设置在第一像素pxl1的发射区域ema中。第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne中的每一个可以与相邻的接触电极cne间隔开，并且因此，可以与相邻的接触电极cne电分离和/或物理分离。第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne可以设置和/或形成在相同的层中并且包括相同的材料。在实施方式中，第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne中的每一个可以由第四导电层cl4形成。

第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne中的每一个可以具有在第二方向dr2上延伸的棒形状，但是实施方式不限于此，并且例如，第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne中的每一个可以改变为各种形状，只要其可以将设置在其下方的一个电极与发光元件ld中的每一个的相对端中的一个可靠地电联接和/或物理联接。

封装层enc可以设置和/或形成在第一接触电极cne、第二接触电极cne、第三接触电极cne和第四接触电极cne上。封装层enc可以是用于覆盖像素电路部pcl和显示元件部dpl的保护构件。封装层enc可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。例如，封装层enc可以具有通过交替堆叠至少一个或多个无机层和至少一个或多个有机层而形成的结构。

在实施方式中，构成第一像素pxl1的发射单元emu的第一串联级的成对电极(例如，第一电极el1和第一连接电极cp1)中的第一电极el1可以通过第七接触孔ch7和像素电路144的第六晶体管t6与像素电路144的第一晶体管t1电联接。

在驱动电流通过第一像素pxl1的像素电路144中包括的第一晶体管t1经由像素电路144从第一电源线pl1流向第二电源线pl2的情况下，驱动电流可以通过第六晶体管t6和第七接触孔ch7供应到第一像素pxl1的发射单元emu。例如，驱动电流可以通过第七接触孔ch7供应到第一电极el1。驱动电流可以经由第一发光元件ld1流向第一连接电极cp1。因此，第一发光元件ld1中的每一个可以以与分布电流对应的亮度发光。流过第一连接电极cp1的驱动电流可以经由第二发光元件ld2流向第二连接电极cp2。因此，第二发光元件ld2中的每一个可以以与分布电流对应的亮度发光。流过第二连接电极cp2的驱动电流可以经由第三发光元件ld3流向第二电极el2。因此，第三发光元件ld3中的每一个可以以与分布电流对应的亮度发光。

如上所述，第一像素pxl1的像素电路部pcl和显示元件部dpl中的每一个可以设置成多层结构，该多层结构包括设置和/或形成在衬底sub的一个表面上的至少一个或多个导电层和至少一个或多个绝缘层。像素电路部pcl中的至少一个层和显示元件部pdl中的至少一个层可以设置在相同的层中，并且可以具有相同的材料。

在实施方式中，由于像素pxl中的每一个的像素电路部pcl和显示元件部dpl设置在衬底sub的相同表面上，因此与其中显示元件部dpl设置在像素电路部pcl上的常规显示设备的结构相比，显示设备可以具有拥有减小的厚度的纤薄结构。

根据前述实施方式，像素电路部pcl中包括的组件和显示元件部dpl中包括的组件通过相同的工艺形成。因此，与其中像素电路部pcl和显示元件部dpl通过各自的单独工艺形成的常规显示设备的掩模的数量相比，可以减少掩模的数量。因此，可以简化制造显示设备的工艺。在简化显示设备制造工艺的情况下，也可以降低显示设备的生产成本。

此外，根据前述实施方式，发光元件ld集中地设置和布置在期望的区域中，例如，其中设置有第一像素pxl1的第一像素区域pxa1的显示元件部dpl的第二区域sa中。因此，第一像素pxl1中的发光元件ld的布置分布和相邻的像素pxl中的发光元件ld的布置分布可以是均匀的。在每个像素pxl中的发光元件ld的布置分布均匀的情况下，显示设备可以在整个显示区域da中具有均匀的发光分布。

此外，根据前述实施方式，由于发光元件ld集中地设置和布置在期望的区域中，因此可以防止或减轻发光元件ld中的每一个与待电联接到发光元件ld的电极之间的接触故障的问题。这里，待电联接到发光元件ld的电极可以包括第一电极el1和第二电极el2、第一连接电极cp1和第二连接电极cp2以及接触电极cne。

图15a至图15g是根据一些实施方式的在制造的各个阶段处的图8的第一像素的示意性平面图。图16a至图16k是根据一些实施方式的在制造的各个阶段处的图9的第一像素的剖视图。

在下文中，将参考图15a至图15g以及图16a至图16k描述根据实施方式的制造图8和图9中所示的第一像素pxl1的方法。

参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15a和图16a，提供衬底sub。

在衬底sub上形成缓冲层bfl。在一些实施方式中，可以省略缓冲层bfl。

在缓冲层bfl上形成半导体层sml。半导体层sml可以是未掺杂的半导体层。在实施方式中，尽管可以仅在第一像素pxl1的第一像素区域pxa1中包括的第一区域fa中设置半导体层sml，但是实施方式不限于此。在一些实施方式中，半导体层sml也可以设置在第一像素区域pxa1中包括的第二区域sa中。

半导体层sml可以由例如非晶硅(a-si)的硅(si)形成，或者可以由多晶硅(p-si)形成。在半导体层sml由非晶硅(a-si)形成的情况下，可以进一步执行使用激光的结晶工艺。

在实施方式中，半导体层sml可以由包括二元化合物(abx)、三元化合物(abxcy)、四元化合物(abxcydz)等的半导体氧化物形成，上述半导体氧化物包含铟、锌、锡、镓、钛、铝、铪、锆、镁等中的至少一种。这些组分可以单独使用，或者可以彼此组合使用。

参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15b、图16a和图16b，在包括半导体层sml的衬底sub的整个表面上形成第一绝缘层ins1。

此后，在第一绝缘层ins1上形成像素电路部pcl的第一导电层cl1和显示元件部dpl的第一导电层cl1。像素电路部pcl的第一导电层cl1和显示元件部dpl的第一导电层cl1设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

在实施方式中，像素电路部pcl的第一导电层cl1可以包括第i-1扫描线si-1、第i扫描线si、第i+1扫描线si+1、第i发射控制线ei以及第一下电极le1和第二下电极le2。显示元件部dpl的第一导电层cl1可以包括第一金属图案mtp1和第三金属图案mtp3。

随后，使用像素电路部pcl的第一导电层cl1作为掩模，对半导体层sml掺杂杂质。由此，半导体层sml的掺杂有杂质的区域可以成为第一晶体管t1至第七晶体管t7的各自的源极电极se1、se2、se3a、se3b、se4a、se4b、se5、se6和se7以及各自的漏极电极de1、de2、de3a、de3b、de4a、de4b、de5、de6和de7。

同时，半导体层sml的与像素电路部pcl的第一导电层cl1重叠的并且因此未掺杂有杂质的其他区域可以成为第一晶体管t1至第七晶体管t7的各自的有源图案act1、act2、act3a、act3b、act4a、act4b、act5、act6和act7。

在实施方式中，第一下电极le1的与第一有源图案act1重叠的区域可以成为第一栅极电极ge1。第i扫描线si的与第二有源图案act2重叠的区域可以成为第二栅极电极ge2。第i扫描线si的与第3a有源图案act3a重叠的区域可以成为第3a栅极电极ge3a。第i扫描线si的与第3b有源图案act3b重叠的区域可以成为第3b栅极电极ge3b。此外，第i-1扫描线si-1的与第4a有源图案act4a重叠的区域可以成为第4a栅极电极ge4a。第i-1扫描线si-1的与第4b有源图案act4b重叠的区域可以成为第4b栅极电极ge4b。第i发射控制线ei的与第五有源图案act5重叠的区域可以成为第五栅极电极ge5。第i发射控制线ei的与第六有源图案act6重叠的区域可以成为第六栅极电极ge6。第i+1扫描线si+1的与第七有源图案act7重叠的区域可以成为第七栅极电极ge7。

参考图1a至图4b、图5a、图5b、图6e、图8至图14以及图16a至图16c，在像素电路部pcl的第一导电层cl1上形成第二绝缘层ins2，并且在显示元件部dpl的第一导电层cl1上形成第一绝缘图案insp1和第三绝缘图案insp3。

像素电路部pcl的第二绝缘层ins2和显示元件部dpl的第一绝缘图案insp1和第三绝缘图案insp3可以设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

显示元件部dpl的第一绝缘图案insp1可以设置在第一金属图案mtp1上，并且因此，可以覆盖第一金属图案mtp1。显示元件部dpl的第三绝缘图案insp3可以设置在第三金属图案mtp3上，并且因此，可以覆盖第三金属图案mtp3。

参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15c以及图16a至图16d，在像素电路部pcl的第二绝缘层ins2上形成第二导电层cl2，并且在显示元件部dpl的第一绝缘图案insp1和第三绝缘图案insp3中的每一个上形成第二导电层cl2。

像素电路部pcl的第二导电层cl2和显示元件部dpl的第二导电层cl2可以设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

在实施方式中，像素电路部pcl的第二导电层cl2可以包括第一上电极ue1和第二上电极ue2。显示元件部dpl的第二导电层cl2可以包括第二金属图案mtp2和第四金属图案mtp4。

第一上电极ue1可以包括开口opn。第一上电极ue1可以与第一下电极le1重叠，且第二绝缘层ins2介于第一上电极ue1与第一下电极le1之间，并且第一上电极ue1可以与第一下电极le1一起形成第一电容器c1。第二上电极ue2可以与第二下电极le2重叠，且第二绝缘层ins2介于第二上电极ue2与第二下电极le2之间，并且第二上电极ue2可以与第二下电极le2一起形成第二电容器c2。

第二金属图案mtp2可以设置在第一金属图案mtp1上，且第一绝缘图案insp1介于第二金属图案mtp2与第一金属图案mtp1之间，并且因此，第二金属图案mtp2可以与第一金属图案mtp1重叠。第四金属图案mtp4可以设置在第三金属图案mtp3上，且第三绝缘图案insp3介于第四金属图案mtp4与第三金属图案mtp3之间，并且因此，第四金属图案mtp4可以与第三金属图案mtp3重叠。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14以及图16a至图16e，在像素电路部pcl的第二导电层cl2上形成第三绝缘层ins3，并且在显示元件部dpl的第二导电层cl2上形成第二绝缘图案insp2和第四绝缘图案insp4。

像素电路部pcl的第三绝缘层ins3和显示元件部dpl的第二绝缘图案insp2和第四绝缘图案insp4可以设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

像素电路部pcl的第三绝缘层ins3可以覆盖设置在第三绝缘层ins3之下的第二导电层cl2。

显示元件部dpl的第二绝缘图案insp2可以设置在第二金属图案mtp2上，并且因此，可以覆盖第二金属图案mtp2。此外，显示元件部dpl的第四绝缘图案insp4可以设置在第四金属图案mtp4上，并且因此，可以覆盖第四金属图案mtp4。

在实施方式中，显示元件部dpl可以包括具有多层结构的堆叠图案lap，在该多层结构中，第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2依次堆叠在第一绝缘层ins1的表面上。

此后，在第一像素pxl1的第一像素区域pxa1中形成第一接触孔ch1至第十接触孔ch10。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15d以及图16a至图16f，在像素电路部pcl的第三绝缘层ins3上形成第三导电层cl3，并且在显示元件部dpl的第二绝缘图案insp2和第四绝缘图案insp4中的每一个上形成第三导电层cl3。

像素电路部pcl的第三导电层cl3和显示元件部dpl的第三导电层cl3可以设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

在实施方式中，像素电路部pcl的第三导电层cl3可以包括初始化电源线ipl、第j数据线dj、辅助连接线aux、第一电源线pl1和导电图案cnp。显示元件部dpl的第三导电层cl3可以包括第一布置电极arl1至第四布置电极arl4和第五金属图案mtp5。

在实施方式中，显示元件部dpl的第三导电层cl3中包括的第一布置电极arl1至第四布置电极arl4可以设置在第一像素区域pxa1的第一区域fa和第二区域sa两者中。因此，显示元件部dpl的第一布置电极arl1至第四布置电极arl4可以与一些组件重叠，例如，与像素电路部pcl中包括的第一晶体管t1和第三晶体管t3、第一电容器c1和第二电容器c2、扫描线si-1、si和si+1以及第i发射控制线ei重叠。

显示元件部dpl的第三导电层cl3中包括的第五金属图案mtp5可以是像素电路部pcl的初始化电源线ipl的一部分、第j数据线dj的一部分或者第一电源线pl1的一部分。显示元件部dpl的第三导电层cl3中包括的第四布置电极arl4可以是待施加第二驱动电源vss的第二电源线pl2。

显示元件部dpl的第三导电层cl3中包括的第一布置电极arl1至第四布置电极arl4中的每一个可以形成在相应的堆叠图案lap上。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14以及图16a至图16g，在像素电路部pcl中形成第四绝缘层ins4，并且在显示元件部dpl中形成第五绝缘图案insp5。

像素电路部pcl的第四绝缘层ins4和显示元件部dpl的第五绝缘图案insp5可以设置在相同的层中，包括相同的材料，并且通过相同的工艺形成。

显示元件部dpl的第五绝缘图案insp5可以形成在第一布置电极arl1至第四布置电极arl4中的两个相邻的布置电极之间形成的空间中。此外，显示元件部dpl的第五绝缘图案insp5可以形成在第四绝缘图案insp4和第五金属图案mtp5上，以覆盖第四绝缘图案insp4和第五金属图案mtp5。

在实施方式中，显示元件部dpl可包括具有以下多层结构的堤部bnk，在该多层结构中，第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5依次堆叠，或者显示元件部dpl可包括具有以下多层结构的堤部bnk，在该多层结构中，第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4、第五金属图案mtp5和第五绝缘图案insp5依次堆叠。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15e以及图16a至图16h，将布置信号(或布置电压)分别施加到第一布置电极arl1至第四布置电极arl4，从而在两个相邻的布置电极之间形成电场。例如，在将具有预定电压和周期的ac电力或dc电力多次反复施加到第一布置电极arl1至第四布置电极arl4中的每一个的情况下，可以在第一布置电极arl1至第四布置电极arl4中的两个相邻的布置电极之间形成电场，该电场与两个相邻的布置电极的各自电位之间的差对应。

当在第一布置电极arl1与第二布置电极arl2之间、在第二布置电极arl2与第三布置电极arl3之间且在第三布置电极arl3与第四布置电极arl4之间形成电场时，可以通过喷墨印刷方法等将包括发光元件ld的混合溶液供应到第五绝缘图案insp5上。例如，可以在第五绝缘图案insp5上方设置喷墨喷嘴，并且可以通过喷墨喷嘴将包含多个发光元件ld的溶剂供应到第五绝缘图案insp5上。这里，溶剂可以是丙酮、水、醇和甲苯中的任何一种，但是实施方式不限于此。例如，溶剂可以具有墨水或糊剂的形式。供应发光元件ld的方法不限于前述实施方式的方法。供应发光元件ld的方法可以以各种方式改变。

在完成供应发光元件ld之后，可以去除溶剂。

如果供应了发光元件ld，则可以通过分别形成在第一布置电极arl1与第二布置电极arl2之间、形成在第二布置电极arl2与第三布置电极arl3之间以及形成在第三布置电极arl3与第四布置电极arl4之间的电场来引起发光元件ld的自对准。因此，发光元件ld可以在第一布置电极arl1与第二布置电极arl2之间、在第二布置电极arl2与第三布置电极arl3之间以及在第三布置电极arl3与第四布置电极arl4之间对准(或排列)。发光元件ld可以在第五绝缘图案insp5上对准(或排列)。

在实施方式中，发光元件ld可以在相同的方向上联接于在第一方向dr1上彼此相邻设置的两个相邻的布置电极之间。在一些实施方式中，取决于分别施加到两个相邻的布置电极的布置信号(或布置电压)的波形，发光元件ld可以包括定向在与布置在向前方向(相同方向)上的发光元件ld的方向相反的方向上的至少一个反向发光元件(参考图6d的ldr)。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15f以及图16a至图16i，使用掩模通过蚀刻方法等在第一像素pxl1与相邻的像素pxl之间分离第一布置电极arl1至第三布置电极arl3，使得第一像素pxl1可以与相邻的像素pxl独立地(或单独地)被驱动。不通过分离第一布置电极arl1至第三布置电极arl3的工艺分离第四布置电极arl4，并且第四布置电极arl4可以公共地联接到第一像素pxl1和在第二方向dr2上与第一像素pxl1相邻设置的相邻的像素pxl。

在实施方式中，当在第一像素pxl1和与第一像素pxl1相邻的像素pxl之间，例如在第一像素pxl1的第二区域sa与相邻的像素pxl的第一区域(未示出)之间分离第一布置电极arl1至第三布置电极arl3时，第一布置电极arl1至第三布置电极arl3中的每一个的与第一区域fa对应的一部分可以被去除。

当从第一像素pxl1的第一区域fa去除第一布置电极arl1的一部分时，第一浮置电极flt1可以设置在第一像素pxl1的第一区域fa中，并且第一电极el1可以设置在第一像素pxl1的第二区域sa中。第一浮置电极flt1和第一电极el1可以设置在相同列上(或中)且彼此间隔开。换言之，第一浮置电极flt1和第一电极el1彼此电分离和物理分离。

在实施方式中，在将发光元件ld布置在第一像素pxl1中之后，去除第一布置电极arl1的一部分，从而可以在第一像素pxl1的第一区域fa中形成第一浮置电极flt1，并且可以在第一像素pxl1的第二区域sa中形成第一电极el1。

当从第一像素pxl1的第一区域fa去除第二布置电极arl2的一部分时，可以在第一像素pxl1的第一区域fa中设置第二浮置电极flt2，并且可以在第一像素pxl1的第二区域sa中设置第一连接电极cp1。第二浮置电极flt2和第一连接电极cp1可以设置在相同列上(或中)并且彼此间隔开。换言之，第二浮置电极flt2和第一连接电极cp1彼此电分离和物理分离。

在实施方式中，在将发光元件ld布置在第一像素pxl1中之后，去除第二布置电极arl2的一部分，从而可以在第一像素pxl1的第一区域fa中形成第二浮置电极flt2，并且可以在第一像素pxl1的第二区域sa中形成第一连接电极cp1。

当从第一像素pxl1的第一区域fa去除第三布置电极arl3的一部分时，可以在第一像素pxl1的第一区域fa中设置第三浮置电极flt3，并且可以在第一像素pxl1的第二区域sa中设置第二连接电极cp2。第三浮置电极flt3和第二连接电极cp2可以设置在相同列上(或中)并且彼此间隔开。换言之，第三浮置电极flt3和第二连接电极cp2彼此电分离和物理分离。

在实施方式中，在将发光元件ld布置在第一像素pxl1中之后，去除第三布置电极arl3的一部分，从而可以在第一像素pxl1的第一区域fa中形成第三浮置电极flt3，并且可以在第一像素pxl1的第二区域sa中形成第二连接电极cp2。

在实施方式中，在已经布置发光元件ld之后，设置在第一像素pxl1的第一区域fa和第二区域sa中的第四布置电极arl4可以用作第二电极el2。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14、图15g以及图16a至图16j，在显示元件部dpl的第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2上形成第四导电层cl4。

在实施方式中，第四导电层cl4可以包括接触电极cne。接触电极cne可以设置和/或形成在第一电极el1、第一连接电极cp1、第二连接电极cp2和第二电极el2中的每一个上。

设置在第一电极el1上的接触电极cne可以以接触电极cne直接形成在第一电极el1上的方式电联接和/或物理联接到第一电极el1。设置在第一连接电极cp1上的接触电极cne可以以接触电极cne直接形成在第一连接电极cp1上的方式电联接和/或物理联接到第一连接电极cp1。设置在第二连接电极cp2上的接触电极cne可以以接触电极cne直接形成在第二连接电极cp2上的方式电联接和/或物理联接到第二连接电极cp2。设置在第二电极el2上的接触电极cne可以以接触电极cne直接形成在第二电极el2上的方式电联接和/或物理联接到第二电极el2。

设置在第一电极el1上的接触电极cne、设置在第一连接电极cp1上的接触电极cne、设置在第二连接电极cp2上的接触电极cne以及设置在第二电极el2上的接触电极cne可以由相同的导电材料形成，并且可以设置和/或形成在相同的层中。

接下来，参考图1a至图4b、图5a、图5b、图6e、图8至图14以及图16a至图16k，在像素电路部pcl的第四绝缘层ins4和显示元件部dpl的接触电极cne上形成封装层enc。

封装层enc可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。尽管封装层enc可以具有如图中所示的单层结构，但是实施方式不限于此。例如，封装层enc可以具有多层结构。

图17是示出根据实施方式的图7的第一像素的平面图。图18是根据实施方式的沿着图17的剖面线v-v’截取的剖视图。

除了堆叠图案lap还包括设置在第一金属图案mtp1之下的第一辅助图案mtp_a以及堤部bnk还包括设置在第三金属图案mtp3之下的第二辅助图案mtp6的事实之外，图17和图18中所示的第一像素pxl1的配置可以与图8的第一像素pxl1的配置基本上相同或类似。

因此，为了避免冗余的说明，图17和图18的第一像素pxl1的描述将集中于与前述实施方式的描述的不同之处。在以下描述中未单独说明的组件与前述描述的组件一致。相同的附图标记将用于指代相同的组件，并且相似的附图标记将用于指代相似的组件。

参考图1a至图4b、图5a、图5b、图6e、图7、图17和图18，第一像素pxl1可以是设置在第i像素行和第j像素列的交点上的像素。在衬底sub的显示区域da中，其中设置有第一像素pxl1的区域可以是第一像素区域pxa1。第一像素区域pxa1可以包括发射区域ema和外周区域，其中，光从发射区域ema发射，外周区域围绕发射区域ema的外周并且不发射光。

第一像素pxl1可以电联接到设置在第一像素区域pxa1中的扫描线si-1、si和si+1、第j数据线dj、第i发射控制线ei、初始化电源线ipl以及第一电源线pl1和第二电源线pl2中的每一条。

其中设置有第一像素pxl1的第一像素区域pxa1可以包括在一个方向上划分的第一区域fa和第二区域sa。衬底sub和设置在衬底sub上且包括像素电路144的像素电路部pcl可以设置在第一区域fa中。衬底sub和包括发光元件ld的显示元件部dpl可以设置在第二区域sa中。第一像素区域pxa1的发射区域ema可以包括在第二区域sa中。

像素电路部pcl可以包括设置在衬底sub上的缓冲层bfl以及设置和/或形成在缓冲层bfl上的像素电路144。在实施方式中，像素电路144可以包括第一晶体管t1至第七晶体管t7以及第一电容器c1和第二电容器c2。

显示元件部dpl可以包括设置在发射区域ema中的堆叠图案lap、第一电极el1和第二电极el2、第一连接电极cp1和第二连接电极cp2、发光元件ld以及接触电极cne。此外，显示元件部dpl可以包括设置在围绕发射区域ema设置的外周区域中的堤部bnk。

堆叠图案lap可以是用于支承第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2的支承构件，以改变第一电极el1和第二电极el2以及第一连接电极cp1和第二连接电极cp2的各自表面轮廓，使得从发光元件ld发射的光可以在显示设备的图像显示方向上更可靠地前进。

堆叠图案lap可以设置成多层结构，该多层结构包括设置和/或形成在缓冲层bfl上的至少一个绝缘层和至少一个导电层。例如，如图18中所示，堆叠图案lap可以设置成多层结构，在该多层结构中，第一辅助图案mtp_a、子绝缘图案insp_s、第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2依次堆叠在缓冲层bfl的表面(例如，上表面)上。然而，实施方式不限于此。在实施方式中，堆叠图案lap可以不包括第一辅助图案mtp_a和子绝缘图案insp_s。

包括第一辅助图案mtp_a、子绝缘图案insp_s、第一金属图案mtp1、第一绝缘图案insp1、第二金属图案mtp2和第二绝缘图案insp2的堆叠图案lap可以具有从缓冲层bfl的表面(例如，上表面)向上突出的形状。

堤部bnk可以是限定(或分离)第一像素pxl1和与第一像素pxl1相邻的像素pxl的发射区域ema的结构。例如，堤部bnk可以是像素限定(或定义)层。

堤部bnk可以设置在围绕发射区域ema的外周的外周区域中，并且包括至少两个或更多个导电层和至少两个或更多个绝缘层，并且因此，可以防止(或减轻)光在第一像素pxl1和与第一像素pxl1相邻的像素pxl之间泄漏。

在实施方式中，堤部bnk可以包括设置和/或形成在缓冲层bfl上的至少两个或更多个绝缘层和至少两个或更多个导电层。例如，堤部bnk可以设置成多层结构，在该多层结构中，第二辅助图案mtp6、附加绝缘图案insp_ad、第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5依次堆叠。此外，堤部bnk还可以包括设置和/或形成在第四绝缘图案insp4与第五绝缘图案insp5之间的第五金属图案mtp5。

取决于第五金属图案mtp5是否被包括在堆叠的多层结构中，堤部bnk可以被划分成第一堤部区域ba1和第二堤部区域ba2。例如，第一堤部区域ba1可以表示堤部bnk的不包括第五金属图案mtp5的区域。第二堤部区域ba2可以表示堤部bnk的包括第五金属图案mtp5的区域。

例如，第一堤部区域ba1可以是堤部bnk的具有以下多层结构的区域，在该多层结构中，第二辅助图案mtp6、附加绝缘图案insp_ad、第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4和第五绝缘图案insp5依次堆叠。例如，第二堤部区域ba2可以是堤部bnk的具有以下多层结构的区域，在该多层结构中，第二辅助图案mtp6、附加绝缘图案insp_ad、第三金属图案mtp3、第三绝缘图案insp3、第四金属图案mtp4、第四绝缘图案insp4、第五金属图案mtp5和第五绝缘图案insp5依次堆叠。

第二辅助图案mtp6可以由设置和/或形成在缓冲层bfl之上的半导体层形成。在实施方式中，第二辅助图案mtp6可以设置在与像素电路部pcl中包括的半导体层和堆叠图案lap中包括的第一辅助图案mtp_a两者相同的层中，并且可以包括与半导体层和第一辅助图案mtp_a的材料相同的材料。

附加绝缘图案insp_ad可以设置和形成在第二辅助图案mtp6上，并且围绕第二辅助图案mtp6。例如，附加绝缘图案insp_ad可以是仅围绕第二辅助图案mtp6的独立绝缘图案。在实施方式中，附加绝缘图案insp_ad可以具有与堆叠图案lap中包括的子绝缘图案insp_s的配置相同的配置。堤部bnk中包括的附加绝缘图案insp_ad和堆叠图案lap中包括的子绝缘图案insp_s各自可以是与像素电路部pcl中包括的第一绝缘层(参考图9的ins1)对应的组件。堤部bnk中包括的附加绝缘图案insp_ad和堆叠图案lap中包括的子绝缘图案insp_s可以设置在与像素电路部pcl中包括的第一绝缘层ins1相同的层中，包括与第一绝缘层ins1的材料相同的材料，并且可以通过与第一绝缘层ins1的工艺相同的工艺形成。

第三金属图案mtp3可以由设置和/或形成在子绝缘图案insp_s上的第一导电层cl1形成。在实施方式中，第三金属图案mtp3可以设置在与堆叠图案lap中包括的第一金属图案mtp1相同的层中，并且可以包括与第一金属图案mtp1的材料相同的材料。

第三绝缘图案insp3可以设置在第三金属图案mtp3上，并且配置成围绕第三金属图案mtp3。例如，第三绝缘图案insp3可以是仅围绕第三金属图案mtp3的独立绝缘图案。在实施方式中，第三绝缘图案insp3可以设置在与堆叠图案lap中包括的第一绝缘图案insp1相同的层中，并且可以包括与第一绝缘图案insp1的材料相同的材料。堤部bnk中包括的第三绝缘图案insp3和堆叠图案lap中包括的第一绝缘图案insp1各自可以是与像素电路部pcl中包括的第二绝缘层(参考图9的ins2)对应的组件。在实施方式中，堤部bnk中包括的第三绝缘图案insp3和堆叠图案lap中包括的第一绝缘图案insp1可以设置在与像素电路部pcl中包括的第二绝缘层ins2相同的层中，包括与第二绝缘层ins2的材料相同的材料，并且可以通过与第二绝缘层ins2的工艺相同的工艺形成。

第四金属图案mtp4可以由设置和/或形成在第三绝缘图案insp3上的第二导电层cl2形成。在实施方式中，第四金属图案mtp4可以设置在与堆叠图案lap中包括的第二金属图案mtp2相同的层中，并且可以包括与第二金属图案mtp2的材料相同的材料。

第四绝缘图案insp4可以设置在第四金属图案mtp4上，并且配置成围绕第四金属图案mtp4。例如，第四绝缘图案insp4可以是仅围绕第四金属图案mtp4的独立绝缘图案。在实施方式中，第四绝缘图案insp4可以设置在与堆叠图案lap中包括的第二绝缘图案insp2相同的层中，并且可以包括与第二绝缘图案insp2的材料相同的材料。堤部bnk中包括的第四绝缘图案insp4和堆叠图案lap中包括的第二绝缘图案insp2各自可以是与像素电路部pcl中包括的第三绝缘层(参考图9的ins3)对应的组件。在实施方式中，堤部bnk中包括的第四绝缘图案insp4和堆叠图案lap中包括的第二绝缘图案insp2可以设置在与像素电路部pcl中包括的第三绝缘层ins3相同的层中，包括与第三绝缘层ins3的材料相同的材料，并且可以通过与第三绝缘层ins3的工艺相同的工艺形成。

第五金属图案mtp5可以由设置和/或形成在第四绝缘图案insp4上的第三导电层cl3形成。在实施方式中，第五金属图案mtp5可以包括信号线，信号线从第一像素区域pxa1的第一区域fa延伸并且与第二区域sa交叉。例如，第五金属图案mtp5可以包括初始化电源线ipl、第j数据线dj和第一电源线pl1。

第五绝缘图案insp5可以设置在第五金属图案mtp5和第四绝缘图案insp4中的每一个上，并且可以围绕第五金属图案mtp5和第四绝缘图案insp4。在实施方式中，第五绝缘图案insp5可以是与像素电路部pcl中包括的第四绝缘层ins4对应的组件。在实施方式中，堤部bnk中包括的第五绝缘图案insp5和像素电路部pcl中包括的第四绝缘层ins4可以设置在相同的层中，包括相同的材料，并且可以通过相同的工艺形成。

具有上述配置的堤部bnk可以具有在向上方向(例如，第三方向dr3)上从缓冲层bfl的表面(例如，上表面)突出预定高度(或厚度)的形状。

在实施方式中，由于像素电路部pcl和显示元件部dpl设置在衬底sub的相同表面上，因此与其中显示元件部dpl设置在像素电路部pcl上的常规显示设备相比，显示设备可以具有拥有减小的厚度的纤薄结构。

根据前述实施方式，像素电路部pcl中包括的组件和显示元件部dpl中包括的组件通过相同的工艺形成。因此，与其中像素电路部pcl和显示元件部dpl通过各自单独的工艺形成的常规显示设备的掩模的数量相比，可以减少掩模的数量。因此，可以简化制造显示设备的工艺。在简化显示设备制造工艺的情况下，也可以降低显示设备的生产成本。

尽管已经在本文中描述了某些实施方式和实现方式，但是根据该描述，其他实施方式和修改将是显而易见的。因此，本发明构思不限于这样的实施方式，而是限于所附权利要求的更宽泛的范围以及如将对本领域普通技术人员显而易见的各种明显的修改和等同布置。