电子装置的制作方法

本发明是有关于一种电子装置，特别是有关于具有由有源式驱动组件所控制的移相电极的电子装置。

背景技术：

目前的电子产品有些可同时作为电子调制装置来使用，例如，作为可调制电磁波的天线装置，但目前的天线装置仍未在各个方面皆彻底地符合需求。举例来说，在移相电极由无源式驱动组件所控制的天线数组中，可能会有线路耦合或短路的问题。

因此，发展出可有效维持电磁波调制的稳定性或操作可靠度的天线装置仍为目前业界致力研究的课题之一。

技术实现要素：

根据本发明一些实施例，提供一种电子装置，其特征在于，包括：第一基板、第二基板、液晶层、馈入结构以及多个移相电极。所述液晶层设置于所述第一基板与所述第二基板之间，所述馈入结构设置于所述第一基板上，用以传输一射频信号，所述多个移相电极设置于所述第一基板上，且所述多个移相电极的至少一者用以接收所述射频信号。此外，所述多个移相电极的至少一者与薄膜晶体管电性连接。

在本发明的一实施例中，所述薄膜晶体管包括一有源层，于所述电子装置的俯视方向，所述有源层与所述多个移相电极的至少一者不重叠。

在本发明的一实施例中，所述有源层与所述多个移相电极的至少一者之间相距一距离，所述距离的范围介于0.1毫米至100毫米之间。

在本发明的一实施例中，所述薄膜晶体管包括一有源层，于所述电子装置的俯视方向，所述有源层与所述馈入结构不重叠。

在本发明的一实施例中，所述有源层与所述馈入结构之间相距一距离，所述距离的范围介于1毫米至200毫米之间。

在本发明的一实施例中，该电子装置更包括一贴片组件，设置于所述多个移相电极的至少一者上，其中所述薄膜晶体管包括一有源层，于所述电子装置的俯视方向，所述有源层与所述贴片组件不重叠。

在本发明的一实施例中，所述有源层与所述贴片组件之间相距一距离，所述距离的范围介于0.1毫米至150毫米之间。

在本发明的一实施例中，该电子装置更包括多个贴片组件，分别设置于所述多个移相电极上，其中相邻的两个贴片组件之间相距一距离，所述距离的范围介于0.1毫米至300毫米之间。

在本发明的一实施例中，所述多个移相电极的至少一者进一步与另一薄膜晶体管电性连接。

在本发明的一实施例中，该电子装置更包括一储存电容，与所述多个移相电极的至少一者电性连接。

在本发明的一实施例中，所述多个移相电极各自与一薄膜晶体管电性连接。

在本发明的一实施例中，该电子装置与所述多个移相电极电性连接的薄膜晶体管各自包括一有源层，其中相邻的两个薄膜晶体管的有源层之间相距一距离，所述距离的范围介于0.1毫米至300毫米之间。

在本发明的一实施例中，所述薄膜晶体管设置于所述液晶层与所述第一基板之间。

在本发明的一实施例中，所述馈入结构包括一馈入线，所述馈入线的一端部与所述多个移相电极的至少一者的一端部相对设置。

在本发明的一实施例中，所述馈入线的所述端部与所述多个移相电极的至少一者的所述端部之间相距一距离，所述距离的范围介于0.05毫米至5毫米之间。

在本发明的一实施例中，所述馈入线借由一导孔与一导电层电性连接。

在本发明的一实施例中，所述馈入结构与所述多个移相电极的至少一者设置于不同层别。

在本发明的一实施例中，所述馈入结构与所述多个移相电极的至少一者部分地重叠。

在本发明的一实施例中，该电子装置更包括一阻障层，与所述薄膜晶体管部分地重叠。

在本发明的一实施例中，所述阻障层借由一导孔与一电位固定的导电层电性连接。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1a显示根据本发明一些实施例中，电子装置的俯视结构示意图；

图1b显示根据本发明一些实施例中，电子装置的局部放大示意图；

图1c显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图2a至2d显示根据本发明一些实施例中，电子装置于制程中间阶段的剖面结构示意图；

图3显示根据本发明一些实施例中，电子装置的俯视结构示意图；

图4显示根据本发明一些实施例中，电子装置的俯视结构示意图；

图5a至5d显示根据本发明一些实施例中，电子装置的移相电极的俯视结构示意图；

图6显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图7显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图8显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图9显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图10a显示根据本发明一些实施例中，电子装置的俯视结构示意图；

图10b显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图11a至11f显示根据本发明一些实施例中，电子装置于制程中间阶段的剖面结构示意图；

图12显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图13显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图14显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图15显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图16显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图17显示根据本发明一些实施例中，电子装置的剖面结构示意图；

图18a至18d显示根据本发明一些实施例中，电子装置的单元电路示意图。

【符号说明】

10a、10b、10c、10d、10e、10f、10g、10h、10i、10j、10k、10l、10m、10n电子装置；

100a调制单元；

102第一基板；

104缓冲层；

106第一绝缘层；

108第二绝缘层；

110第三绝缘层；

120第二导电层；

202第二基板；

204贴片组件；

206第四绝缘层

208第一导电层；

208p开口；

300液晶层；

400馈入结构；

400s馈入线；

400t1端部；

400t2端部；

402导孔；

402’导孔；

402”导孔；

402p’开口；

402p”开口；

420第三导电层；

500移相电极；

500t1端部；

500t2端部；

502p开口；

502导孔；

600薄膜晶体管；

602栅极电极层；

604有源层；

606a漏极电极层；

606b源极电极层；

700阻障层；

702导孔；

720第四导电层；

cst电容；

comp补偿电容；

c1中心线；

c2中心线；

d1第一距离；

d2第二距离；

d3第三距离；

d4第四距离；

d5第五距离；

d6第六距离；

bp弯折部；

dl数据线；

e1第一长度方向；

e2第二长度方向；

e3第三长度方向；

e4第四长度方向；

fs馈源；

l长度；

sl扫描线；

x-x’截线；

w宽度；

w1第一宽度；

w2第二宽度；

θ夹角。

具体实施方式

以下针对本发明实施例的电子装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同态样。以下所述特定的组件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用类似及/或对应的标号标示类似及/或对应的组件，以清楚描述本发明。然而，这些类似及/或对应的标号的使用仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。

应理解的是，附图的组件或装置可以所属技术领域的技术人员所熟知的各种形式存在。此外实施例中可能使用相对性用语，例如「较低」或「底部」或「较高」或「顶部」，以描述附图的一个组件对于另一组件的相对关系。可理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。本发明实施例可配合附图一并理解，本发明的附图亦被视为揭露说明的一部分。应理解的是，本发明的附图并未按照比例绘制，事实上，可能任意的放大或缩小组件的尺寸以便清楚表现出本发明的特征。

此外，应理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组件、或部分，这些组件、组件或部分不应被这些用语限定。这些用语仅是用来区别不同的组件、组件、区域、层或部分。因此，以下讨论的一第一组件、组件、区域、层或部分可在不偏离本发明的教示的情况下被称为一第二组件、组件、区域、层或部分。

于文中，「约」、「大约」、「实质上」、「大致上」的用语通常表示在一给定值或范围的10％内，或5％内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「实质上」、「大致上」的情况下，仍可隐含「约」、「大约」、「实质上」、「大致上」的含义。此外，用语「范围为第一数值至第二数值」、「范围介于第一数值至第二数值之间」表示所述范围包含第一数值、第二数值以及它们之间的其它数值。

在本发明一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语「耦接」包含任何直接及间接的电性连接手段。

除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本发明所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

根据本发明一些实施例，提供的电子装置包含与有源式驱动组件(例如，薄膜晶体管)电性连接的移相电极(phaseshifterelectrode)，相较于借由无源式驱动组件(例如，集成电路与数字模拟转换器)控制的移相电极数组，可改善配线空间不足可能造成的线路耦合或短路的问题、或可降低电路的复杂度或降低电子装置的消耗功率。根据一些实施例，可借由采用各自与有源式驱动组件电性连接的移相电极，改善不同移相电极之间接收到不一致馈入电压的问题。

根据本发明一些实施例，提供的电子装置可包括天线装置、液晶显示设备、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。

请参照图1a，图1a显示根据本发明一些实施例中，电子装置10a的俯视结构示意图。应理解的是，为了清楚说明，图中省略了部分组件(例如，第二基板202、第四绝缘层206及第一导电层208等)，且仅示意地绘示电子装置10a的一部分调制单元100a。在不同的实施例中，可根据实际需求，调整电子装置10a的调制单元100a的数量。此外，应理解的是，根据一些实施例，可添加额外特征于以下所述的电子装置10a。在另一些实施例中，以下所述电子装置10a的部分特征可以被取代或省略。

如图1a所示，电子装置10a可包含第一基板102以及设置于第一基板102上的多个调制单元100a。根据一些实施例，所述电子装置10a可包含天线装置、显示设备(例如，液晶显示器(liquid-crystaldisplay，lcd))、发光装置、检测装置、拼接装置或用于调制电磁波的其它装置，但不限于此。在一些实施例中，所述电子装置10a可为天线装置，调制单元100a可为用于调制电磁波(例如，射频或微波)的天线单元。

在一些实施例中，第一基板102的材料可包含玻璃、石英、蓝宝石(sapphire)、陶瓷、聚酰亚胺(polyimide，pi)、液晶高分子(liquid-crystalpolymer，lcp)材料、聚碳酸酯(polycarbonate，pc)、感光型聚酰亚胺(photosensitivepolyimide，pspi)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，pet)、其它合适的基板材料、或前述的组合，但不限于此。在一些实施例中，第一基板102可为可挠式基板、刚性基板或前述的组合。

再者，如图1a所示，电子装置10a包含馈入结构400(feedingstructure)，馈入结构400可设置于第一基板102上，用以传输射频信号，且馈入结构400可具有多个馈入线400s(feedingline)。在一些实施例中，可将一馈入线400s对应至一个调制单元100a，但不限于此。在一些实施例中，馈入结构400可与至少一馈源fs耦接，馈源fs可提供初始的馈入波(feedingwave)。在一些实施例中，初始的馈入波可为高频的电磁波。此外，在一些实施例中，馈入结构400可进一步耦接至信号处理器、信号调制器或前述的组合(未绘示)。

在一些实施例中，所述馈入结构400可包含导线材料，例如，金属导电材料。在一些实施例中，所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。

此外，电子装置10a包含多个移相电极500(或称为微带线)，移相电极500可设置于第一基板102上，且移相电极500的至少一者可用以接收来自馈入结构400的射频信号，详细而言，馈入结构400可借由馈入线400s，以感应电流的方式，将射频信号传输至移相电极500。

在一些实施例中，移相电极500的材料可包含金属导电材料、透明导电材料或前述的组合。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。所述透明导电材料可包含透明导电氧化物(transparentconductiveoxide，tco)。举例而言，透明导电氧化物可包含铟锡氧化物(indiumtinoxide，ito)、氧化锡(tinoxide，sno)、氧化锌(zincoxide，zno)、氧化铟锌(indiumzincoxide，izo)、氧化铟镓锌(indiumgalliumzincoxide，igzo)、氧化铟锡锌(indiumtinoxide，itzo)、氧化锑锡(antimonytinoxide，ato)、氧化锑锌(antimonyzincoxide，azo)或前述的组合，但不限于此。

此外，所述移相电极500的至少一者可与薄膜晶体管600电性连接。如图1a所示，在一些实施例中，多个移相电极500可各自与一薄膜晶体管(thin-filmtransistor，tft)600电性连接，且薄膜晶体管600可进一步与数据线dl及扫描线(栅极线)sl电性连接。此外，在一些实施例中，移相电极500可与薄膜晶体管600、集成电路(ic)及/或数字模拟转换器电性连接。换言之，在一些实施例中，移相电极500可由有源式驱动组件控制，也可由无源式驱动组件控制。

此外，在一些实施例中，所述移相电极500可耦接至低频电压。根据一些实施例，所述低频电压的范围可介于±0.1伏特(v)至±100v之间、介于±0.5v至±50v之间，或介于±1v至±15v之间，但本发明不以此为限。

一般而言，在无源式驱动组件(例如，集成电路与数字模拟转换器)控制的数组中，连接集成电路(或数字模拟转换器)与移相电极的导线中至少两者长度不一，因此造成至少两者移相电极所感受到的馈入电压不一致。相较之下，在与薄膜晶体管600电性连接的移相电极500所形成的数组中，移相电极500可具有较一致的馈入电压，或可降信号扭曲的风险。

再者，电子装置10a可包含贴片(patch)组件204，贴片组件204可设置于多个移相电极500的至少一者上。如图1a所示，在一些实施例中，贴片组件204可设置于一移相电极500上。换言之，在一些实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，贴片组件204可与移相电极500重叠。在一些实施例中，贴片组件204可电性浮置(floated)、耦接至固定电位(例如，接地)，或耦接至其它功能性电路，但不限于此。

在一些实施例中，贴片组件204的材料可包含金属导电材料、透明导电材料或前述的组合。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。所述透明导电材料可包含透明导电氧化物(tco)。所述透明导电氧化物可包含铟锡氧化物(ito)、氧化锡(sno)、氧化锌(zno)、氧化铟锌(izo)、氧化铟镓锌(igzo)、氧化铟锡锌(itzo)、氧化锑锡(ato)、氧化锑锌(azo)或前述的组合，但不限于此。

接着，请参照图1b，图1b显示根据本发明一些实施例中，电子装置10a的局部放大示意图，详细而言，图1b绘示图1a方框中的调制单元100a的放大示意图。如图1b所示，薄膜晶体管600可包含栅极电极层602、有源层604、漏极电极层606a以及源极电极层606b。在一些实施例中，栅极电极层602可与扫描线sl电性连接，漏极电极层606a可与数据线dl电性连接，源极电极层606b可与移相电极500电性连接。

在一些实施例中，于电子装置10a的俯视方向(例如，于第一基板102的法线方向(即图1a中z方向)上所示的x-y平面)，薄膜晶体管600与移相电极500的相交处(亦即，源极电极层606b与移相电极500的相交处)具有一夹角θ。在一些实施例中，夹角θ的范围介于30度至150度之间(即30度≦夹角θ≦150度)、介于45度至135度之间、或介于60度至120度之间，例如，80度、85度、90度、或95度。根据一些实施例，所述夹角θ指的是，于源极电极层606b与移相电极500的相交处，源极电极层606b的中心线c1与移相电极500的中心线c2之间的夹角。

再者，移相电极500邻近于馈入结构400，且移相电极500可具有螺旋形状或循环形状，但不限于此，关于移相电极500的形状态样将于下文进一步说明。如图1b所示，馈入结构400的馈入线400s的最末端具有端部400t1，移相电极500的最末端具有端部500t1，且端部400t1邻近于端部500t1。

在一些实施例中，馈入结构400的馈入线400s的端部400t1与移相电极500的端部500t1相对设置。此外，在一些实施例中，端部400t1的延伸方向与端部500t1的延伸方向彼此平行。进一步而言，馈入线400s的端部400t1与移相电极500的端部500t1之间可相距第一距离d1。在一些实施例中，所述第一距离d1的范围介于0.05毫米(mm)至5毫米之间(即0.05mm≦第一距离d1≦5mm)、介于0.5mm至4.5mm之间、或介于1mm至3mm之间，例如，1.5mm、2mm、或2.5mm。此外，应理解的是，根据本发明一些实施例，如图1b所述，第一距离d1指的是沿馈入线400s的延伸方向(例如，第一长度方向e1)上的最小距离。

应注意的是，若第一距离d1过小(例如，小于0.05mm)，则馈入结构400与移相电极500可能因制程上的公差而彼此接触、造成短路；反之，若第一距离d1过大(例如，大于5mm)，则馈入结构400可能因距离移相电极500过远而难以产生耦合作用，因此较难有效将射频信号馈入移相电极500。

再者，馈入结构400的馈入线400s可具有第一宽度w1。在一些实施例中，所述第一宽度w1的范围介于10μm至500μm之间(即10μm≦第一宽度w1≦500μm)、介于50μm至450μm之间、介于100μm至400μm之间、或介于150μm至350μm之间，例如，200μm、250μm、或300μm。

另一方面，移相电极500可具有第二宽度w2。在一些实施例中，所述第二宽度w2的范围介于5μm至500μm之间(即5μm≦第二宽度w2≦500μm)、介于10μm至400μm之间、介于50μm至350μm之间、或介于100μm至300μm之间，例如，150μm、200μm、或250μm。

在一些实施例中，馈入线400s的第一宽度w1可大于或等于移相电极500的第二宽度w2。此外，应理解的是，根据本发明一些实施例，所述馈入线400s的第一宽度w1指的是，与馈入线400s的延伸方向(例如，第一长度方向e1)垂直的任一截面的最大宽度。相似地，根据本发明一些实施例，所述移相电极500的第二宽度w2指的是，与移相电极500的延伸方向(未绘示)垂直的任一截面的最大宽度。

承前述，贴片组件204可设置于移相电极500上，与移相电极500重叠。详细而言，如图1b所示，在一些实施例中，于第一基板102的法线方向上，贴片组件204可与移相电极500的另一端部500t2(例如，请参照图5a至5d)重叠。此外，在一些实施例中，于第一基板102的法线方向上，贴片组件204亦与第一导电层208的开口208p重叠。换言之，在一些实施例中，贴片组件204同时与移相电极500的端部500t2及开口208p重叠(例如，请参照图1c)。

再者，馈入线400s可沿着第一长度方向e1延伸，薄膜晶体管600的有源层604可沿着第二长度方向e2延伸。在一些实施例中，第一长度方向e1与第二长度方向e2之间的夹角(未绘示)的范围介于30度至150度之间(即，30度≦第一长度方向e1与第二长度方向e2之间的夹角≦150度)、介于45度至135度之间、或介于60度至120度之间，例如，80度、85度、90度、或95度。

根据本发明一些实施例，用语「长度方向」指的是沿着或实质上平行于物体的长轴的方向。而长轴定义为纵向地(lengthwise)延伸穿过物体的中心的直线。对于狭长或椭圆形的物体，长轴最接近于其纵向的最大尺寸。对于不具有明确长轴的物体，长轴可代表可围绕所述物体的最小矩形的长边。

此外，如图1b所示，于电子装置10a或调制单元100a的俯视方向(例如，于第一基板102的法线方向(即图1a中z方向)上所示的x-y平面)，薄膜晶体管600的有源层604与移相电极500不重叠。在一些实施例中，于电子装置10a或调制单元100a的俯视方向，薄膜晶体管600的有源层604与馈入结构400(包含馈入线400s)不重叠。在一些实施例中，于电子装置10a或调制单元100a的俯视方向，薄膜晶体管600的有源层604与贴片组件204亦不重叠。换言之，根据一些实施例，有源层604与移相电极500、馈入结构400以及贴片组件204之间维持有一段距离，亦即，彼此不重叠。

详细而言，当薄膜晶体管600的开关打开时，电荷会累积于有源层604，此时电压信号自数据线dl写入，而高频的射频信号会于移相电极500形成电感电流，容易与有源层604的自由电荷产生干扰，形成通讯串扰(cross-talk)的问题。根据一些实施例，借由前述配置关系(薄膜晶体管600的有源层604与移相电极500、馈入结构400及贴片组件204不重叠)，可减少通讯串扰的问题、或减少对天线效能的影响。

接着，请参照图1c，图1c显示根据本发明一些实施例中，电子装置10a的剖面结构示意图，具体而言，图1c绘示图1b中沿着截线x-x’的调制单元100a的剖面结构示意图。承前述，电子装置10a包含第一基板102以及第二基板202，此外，如图1c所示，电子装置10a包含液晶层300，液晶层300可设置于第一基板102与第二基板202之间。

在一些实施例中，液晶层300的材料可包含向列型(nematic)液晶、层列型(smectic)液晶、胆固醇(cholesteric)液晶、蓝相(blue-phase)液晶、其它合适的液晶材料或前述的组合，但不限于此。根据一些实施例，可借由施加不同的电场于液晶层300以调整电容，控制穿过开口208p及贴片组件204的电磁信号的传递方向。

应注意的是，于一般的贴片天线装置中，薄膜晶体管与贴片组件设置于同一侧(例如，相对于液晶层300)。然而，根据本发明实施例，薄膜晶体管600与移相电极500设置于同一侧(例如，相对于液晶层300)。换言之，在一些实施例中，薄膜晶体管600设置于液晶层300与第一基板102之间。

承前述，在一些实施例中，电子装置10a包含第一导电层208，如图1c所示，第一导电层208可设置于第二基板202上，且可位于液晶层300与第二基板202之间。详细而言，在一些实施例中，第一导电层208可经图案化而具有开口208p。在一些实施例中，第一导电层208可为接地的。

在一些实施例中，第一导电层208的材料可包含金属导电材料、透明导电材料或前述的组合。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。所述透明导电材料可包含透明导电氧化物(transparentconductiveoxide，tco)。举例而言，透明导电氧化物可包含铟锡氧化物(indiumtinoxide，ito)、氧化锡(tinoxide，sno)、氧化锌(zincoxide，zno)、氧化铟锌(indiumzincoxide，izo)、氧化铟镓锌(indiumgalliumzincoxide，igzo)、氧化铟锡锌(indiumtinoxide，itzo)、氧化锑锡(antimonytinoxide，ato)、氧化锑锌(antimonyzincoxide，azo)或前述的组合，但不限于此。

详细而言，在一些实施例中，可借由物理气相沉积制程(physicalvapordeposition，pvd)、化学气相沉积制程(chemicalvapordeposition，cvd)、涂布制程、电镀制程、无电镀制程、其它合适的方法或前述的组合形成第一导电层208。所述物理气相沉积制程例如可包含溅镀制程、蒸镀制程或脉冲激光沉积等，但不限于此。所述化学气相沉积制程例如可包含低压化学气相沉积制程(lpcvd)、低温化学气相沉积制程(ltcvd)、快速升温化学气相沉积制程(rtcvd)、等离子辅助化学气相沉积制程(pecvd)或原子层沉积制程(ald)等，但不限于此。

在一些实施例中，前述图案化制程可包含光光刻制程及蚀刻制程。光光刻制程可包含光阻涂布(例如旋转涂布)、软烘烤、硬烘烤、屏蔽对齐、曝光、曝光后烘烤、光阻显影、清洗及干燥等，但不限于此。蚀刻制程可包含干蚀刻制程或湿蚀刻制程，但不限于此。

承前述，在一些实施例中，薄膜晶体管600可设置于液晶层300与第一基板102之间。更详细而言，在一些实施例中，电子装置10a可进一步包含依序设置于第一基板102上的缓冲层104、第一绝缘层106、第二绝缘层108以及第三绝缘层110。在一些实施例中，缓冲层104可设置于第一基板102上，并位于薄膜晶体管600与第一基板102之间。在一些实施例中，薄膜晶体管600的栅极电极层602可设置于缓冲层104上。

在一些实施例中，缓冲层104可由绝缘材料形成。在一些实施例中，缓冲层104的材料可包含有机材料、无机材料或前述的组合，但不限于此。所述有机材料可包含聚对苯二甲酸乙二酯(polyethyleneterephthalate，pet)、聚乙烯(polyethylene，pe)、聚醚砜(polyethersulfone，pes)、聚碳酸酯(polycarbonate，pc)、聚甲基丙烯酸甲酯(polymethylmethacrylate，pmma)、异戊二烯(isoprene)、酚醛树脂(phenol-formaldehyderesin)、苯并环丁烯(benzocyclobutene，bcb)、全氟环丁烷(perfluorocyclobutane，pecb)、或前述的组合，但不限于此。所述无机材料可包含氮化硅、氧化硅、氮氧化硅或前述的组合，但不限于此。

在一些实施例中，缓冲层104可为单层结构。在另一些实施例中，缓冲层104可包含多个次层(sublayer)。在缓冲层104包含多个次层的实施例中，各次层的材料可相同或不同。

此外，在一些实施例中，栅极电极层602的材料可包含铜(cu)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其他合适的金属材料或前述的组合，但不限于此。

如图1c所示，在一些实施例中，第一绝缘层106可设置于栅极电极层602与有源层604之间。在一些实施例中，第一绝缘层106可作为栅极介电层。在一些实施例中，漏极电极层606a以及源极电极层606b设置于第一绝缘层106上，且漏极电极层606a及源极电极层606b与有源层604部分地重叠。

在一些实施例中，第一绝缘层106的材料可包含氧化硅、氮化硅、氮氧化硅、高介电常数(high-k)介电材料、其它合适的介电材料或前述的组合，或无机材料、有机材料或前述的组合，但不限于此。所述高介电常数介电材料例如可包含金属氧化物、金属氮化物、金属硅化物、金属铝酸盐、锆硅酸盐、锆铝酸盐、或前述的组合，但不限于此。所述无机材料可包含氮化硅、二氧化硅、氮氧化硅或前述的组合，但不限于此。所述有机材料可包含全氟烷氧基烷烃聚合物(perfluoroalkoxyalkane，pfa)、聚四氟乙烯(polytetrafluoroethylene，ptfe)、全氟乙烯丙烯共聚物(fluorinatedethylenepropylene，fep)、聚乙烯或前述的组合，但不限于此。

在一些实施例中，有源层604的材料可包含非晶硅、多晶硅、金属氮化物、金属氧化物、其它合适的材料或前述的组合，但不限于此。

在一些实施例中，漏极电极层606a以及源极电极层606b的材料可包含铜(cu)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的金属材料或前述的组合，但不限于此。

此外，在一些实施例中，第二绝缘层108可设置于第一绝缘层106上，并覆盖有源层604、漏极电极层606a以及源极电极层606b。在一些实施例中，移相电极500与馈入结构400可设置于第二绝缘层108上。再者，在一些实施例中，第三绝缘层110可设置于第二绝缘层108上，并覆盖移相电极500与馈入结构400。再者，第二绝缘层108以及第三绝缘层110的材料可与第一绝缘层106的材料相同或相似，于此便不再重复。

承前述，在一些实施例中，移相电极500可与薄膜晶体管600电性连接，详细而言，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。此外，导孔502的材料可与移相电极500的材料相同或不同。

此外，如图1c所示，在一些实施例中，电子装置10a可进一步包含设置于第二基板202与贴片组件204之间的第四绝缘层206。第四绝缘层206的材料可与第一绝缘层106的材料相同或相似，于此便不再重复。

在一些实施例中，有源层604与移相电极500之间可相距第二距离d2。在一些实施例中，所述第二距离d2的范围可介于0.1mm至100mm之间(即0.1mm≦第二距离d2≦100mm)、介于1mm至90mm之间、或介于10mm至80mm之间，例如，20mm、30mm、40mm、50mm、60mm、或70mm。

根据本发明实施例，所述第二距离d2指的是，于与第一基板102的法线方向垂直的方向(例如，图中所示的x方向)上，有源层604与移相电极500之间的最小距离。或者，根据本发明实施例，所述第二距离d2亦可代表有源层604以及移相电极500于第一基板102上的投影之间的最小距离。

再者，在一些实施例中，有源层604与馈入结构400之间可相距第三距离d3。在一些实施例中，所述第三距离d3的范围可介于1mm至200mm之间(即1mm≦第三距离d3≦200mm)、介于20mm至180mm之间、或介于50mm至150mm之间，例如，70mm、80mm、90mm、100mm、110mm、120mm、或130mm。

根据本发明实施例，所述第三距离d3指的是，于与第一基板102的法线方向垂直的方向(例如，图中所示的x方向)上，有源层604与馈入结构400之间的最小距离。或者，根据本发明实施例，所述第三距离d3亦可代表有源层604以及馈入结构400于第一基板102上的投影之间的最小距离。

再者，在一些实施例中，有源层604与贴片组件204之间可相距第四距离d4。在一些实施例中，所述第四距离d4的范围可介于0.1mm至150mm之间(即0.1mm≦第四距离d4≦150mm)、介于10mm至130mm之间、或介于30mm至110mm之间，例如，50mm、60mm、70mm、80mm、90mm、或100mm。

根据本发明实施例，所述第四距离d4指的是，于与第一基板102的法线方向垂直的方向(例如，图中所示的x方向)上，有源层604与贴片组件204之间的最小距离。或者，根据本发明实施例，所述第四距离d4亦可代表有源层604以及贴片组件204于第一基板102上的投影之间的最小距离。

如同前述，根据一些实施例，薄膜晶体管600的有源层604与移相电极500、馈入结构400以及贴片组件204之间维持有一段距离，借此可减少通讯串扰的效应、或减少对天线效能的影响。

此外，根据一些实施例，电子装置10a可进一步包含设置于第一基板102及第二基板202之间的间隔组件(未绘示)，以强化电子装置10a的结构强度。在一些实施例中，间隔组件可具有环状结构。在一些实施例中，间隔组件可具有柱状结构且平行排列，但不限于此。

再者，间隔组件可包含绝缘材料、导电材料、或前述的组合。所述导电材料可包含铜、银、金、铜合金、银合金、金合金、或前述的组合，但不限于此。所述绝缘材料可包含聚对苯二甲酸乙二酯(polyethyleneterephthalate，pet)、聚乙烯(polyethylene，pe)、聚醚砜(polyethersulfone，pes)、聚碳酸酯(polycarbonate，pc)、聚甲基丙烯酸甲酯(polymethylmethacrylate，pmma)、玻璃或前述的组合，但不限于此。

接着，请参照图2a至2d，图2a至2d显示根据本发明一些实施例中，电子装置10a于制程中间阶段的剖面结构示意图。具体而言，图2a至2d绘示电子装置10a的部分组件(形成于第一基板102上的组件)的形成步骤。应理解的是，根据一些实施例，可于电子装置10a的制造方法进行前、进行中及/或进行后提供额外的操作步骤。根据一些实施例，所述的一些操作步骤可能被取代或删除。根据一些实施例，所述操作步骤的顺序为可互换的。

请参照图2a，在一些实施例中，可提供第一基板102，接着，可形成缓冲层104于第一基板102上。在一些实施例中，可借由物理气相沉积制程、化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成缓冲层104。所述物理气相沉积制程例如可包含溅镀制程、蒸镀制程或脉冲激光沉积等，但不限于此。所述化学气相沉积制程例如可包含低压化学气相沉积制程(lpcvd)、低温化学气相沉积制程(ltcvd)、快速升温化学气相沉积制程(rtcvd)、等离子辅助化学气相沉积制程(pecvd)或原子层沉积制程(ald)等，但不限于此。

接着，根据一些实施例，可形成栅极电极层602于缓冲层104上。在一些实施例中，可于栅极电极层602的形成步骤中同时形成扫描线sl(未绘示)。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成栅极电极层602及/或扫描线sl。此外，在一些实施例中，可借由图案化制程将栅极电极层602及/或扫描线sl图案化。在一些实施例中，所述图案化制程可包含光光刻制程及蚀刻制程。光光刻制程可包含光阻涂布(例如旋转涂布)、软烘烤、硬烘烤、屏蔽对齐、曝光、曝光后烘烤、光阻显影、清洗及干燥等，但不限于此。蚀刻制程可包含干蚀刻制程或湿蚀刻制程，但不限于此。

接着，根据一些实施例，可形成第一绝缘层106于栅极电极层602上，覆盖栅极电极层602。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第一绝缘层106。

之后，根据一些实施例，可形成有源层604于第一绝缘层106上。在一些实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，有源层604与栅极电极层602重叠。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、其它合适的制程、或前述的组合形成有源层604。此外，在一些实施例中，可借由图案化制程将有源层604图案化。

如图2b所示，根据一些实施例，在形成有源层604于第一绝缘层106上之后，可进一步形成漏极电极层606a以及源极电极层606b于第一绝缘层106上，漏极电极层606a以及源极电极层606b设置于有源层604的两侧，且漏极电极层606a以及源极电极层606b部分地覆盖有源层604。于此，大致上已形成薄膜晶体管600。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成漏极电极层606a以及源极电极层606b。此外，在一些实施例中，可借由图案化制程将漏极电极层606a以及源极电极层606b图案化。

根据一些实施例，接着可形成第二绝缘层108于第一绝缘层106上，覆盖有源层604、漏极电极层606a以及源极电极层606b。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第二绝缘层108。

接着，请参照图2c，根据一些实施例，于第二绝缘层108中形成开口502p，开口502p可从第二绝缘层108的顶表面延伸至源极电极层606b的顶表面。再者，开口502p可暴露出部分的源极电极层606b。在一些实施例中，可借由图案化制程，于第二绝缘层108中形成开口502p。

接着，请参照图2d，根据一些实施例，可于开口502p中填充导电材料，以形成导孔502。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成导孔502。

接着，根据一些实施例，可形成移相电极500与馈入结构400(馈入线400s)于第二绝缘层108上，且移相电极500可与导孔502接触(或电性连接)。在一些实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，移相电极500与源极电极层606b部分地重叠。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成移相电极500与馈入结构400。此外，在一些实施例中，可借由图案化制程将移相电极500与馈入结构400图案化。

此外，在一些实施例中，导孔502与移相电极500可于同一步骤或不同步骤中形成。再者，移相电极500与馈入结构400亦可于同一步骤或不同步骤中形成。

接着，根据一些实施例，可形成第三绝缘层110于第二绝缘层108上，并覆盖移相电极500以及馈入结构400。于此，便大致完成第一基板102与形成于其上的组件的制作。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第三绝缘层110。

接着，请参照图3，图3显示根据本发明另一些实施例中，电子装置10b的俯视结构示意图。应理解的是，后文中与前文相同或相似的组件或组件将以相同或相似的标号表示，其材料、制造方法与功能皆与前文所述相同或相似，故此部分于后文中将不再赘述。

图3所示的电子装置10b与图1a所示的电子装置10a大致相似，其差异在于，电子装置10b的馈入结构400进一步与另一馈源fs耦接。详细而言，于此实施例中，馈入结构400与两个馈源fs耦接，馈源fs可以双向的形式提供馈入波至移相电极500。

此外，如图3所示，在一些实施例中，相邻的两个薄膜晶体管600的有源层604之间可相距第五距离d5。在一些实施例中，所述第五距离d5的范围可介于0.5倍的操作波长至0.8倍的操作波长之间(即0.5λ≦第五距离d5≦0.8λ)，例如，0.6倍的操作波长、或0.7倍的操作波长。

具体而言，在一些实施例中，可操作的射频信号的频率介于0.7ghz至300ghz之间，因此所述第五距离d5的范围可介于0.1mm至300mm之间(即0.1mm≦第五距离d5≦300mm)、介于10mm至250mm之间、或介于50mm至200mm之间，例如，100mm或150mm。

应理解的是，根据本发明实施例，所述第五距离d5指的是，于与第一基板102的法线方向垂直的方向(例如，图中所示的x方向或y方向)上，相邻的两个有源层604的相同对应位置之间的距离(即若一有源层取左边最外侧的位置，则另一有源层亦取左边最外侧的位置，相似地，若一有源层取右边最外侧的位置，则另一有源层亦取右边最外侧的位置)。或者，根据本发明实施例，所述第五距离d5亦可代表相邻的两个有源层604的任一相同位置于第一基板102上的投影之间的距离。

此外，在一些实施例中，相邻的两个贴片组件204之间可相距第六距离d6。在一些实施例中，所述第六距离d6的范围可介于0.5倍的操作波长至0.8倍的操作波长之间(即0.5λ≦第六距离d6≦0.8λ)，例如，0.6倍的操作波长、或0.7倍的操作波长。

具体而言，在一些实施例中，可操作的射频信号的频率介于0.7ghz至300ghz之间，因此所述第六距离d6的范围可介于0.1mm至300mm之间(即0.1mm≦第六距离d6≦300mm)、介于10mm至250mm之间、或介于50mm至200mm之间，例如，100mm或150mm。

应理解的是，根据本发明实施例，所述第六距离d6指的是，于与第一基板102的法线方向垂直的方向(例如，图中所示的x方向或y方向)上，贴片组件204之间的最小距离。或者，根据本发明实施例，所述第六距离d6亦可代表相邻的两个贴片组件204于第一基板102上的投影之间的最小距离。

承前述，根据一些实施例，以特定距离间隔配置的调制单元的组件(例如，薄膜晶体管600的有源层604以及贴片组件204)可有利于电子装置10b的空间配置或可减少相邻的调制单元产生耦合的风险。

接着，请参照图4，图4显示根据本发明另一些实施例中，电子装置10c的俯视结构示意图。如图4所示，于此实施例中，电子装置10c的馈入结构400可与五个馈源fs耦接。详细而言，于此实施例中，馈入结构400与两组双向馈源fs耦接，且更进一步与大致上位于馈入结构400的中心区域的馈源fs耦接。换言之，于此实施例中，馈入结构400可以多方向搭配中心点的形式提供馈入波至移相电极500。

在一些实施例中，位于馈入结构400的中心点的馈源fs可与其它馈源fs设置于第一基板102的不同侧，亦即，位于馈入结构400的中心点的馈源fs可设置于第一基板102的背侧。在一些实施例中，可借由导孔(未绘示)使馈入结构400与设置于第一基板102的背侧的馈源fs电性连接。

应理解的是，虽然前述实施例仅绘示馈入结构400可与1个、2个或5个馈源fs耦接的态样，然而，在不同的实施例中，可根据实际需求，调整与馈入结构400耦接的馈源fs的数量。

接着，请参照图5a至5d，图5a至5d显示根据本发明一些实施例中，移相电极500的俯视结构示意图。如图5a至5d所示，在一些实施例中，移相电极500可具有不规则形状，且移相电极500可具有多个弯折部bp。举例而言，在一些实施例中，移相电极500可具有多个凹凸部、螺旋形状或循环形状的环绕部、或前述的组合，但本发明不限于此。

如图5a至5d所示，移相电极500可具有端部500t1以及端部500t2。在一些实施例中，移相电极500的端部500t1沿第三长度方向e3延伸，而移相电极500的端部500t2沿第四长度方向e4延伸。在一些实施例中，所述第三长度方向e3可与所述第四长度方向e4实质上垂直(例如，图5a及5c所示的实施例)或实质上平行(例如，图5b及5d所示的实施例)，但不限于此。在另一些实施例中，所述第三长度方向e3与所述第四长度方向e4之间的夹角(未绘示)的范围可介于5度至270度之间、介于35度至240度之间、介于60度至210度之间、或介于70度至200度之间。

此外，在一些实施例中，移相电极500可具有长度l。在一些实施例中，移相电极500的长度l的范围可介于0.5倍的操作波长至0.8倍的操作波长之间(即0.5λ≦长度l≦0.8λ)，例如，0.6倍的操作波长、或0.7倍的操作波长。

具体而言，在一些实施例中，可操作的射频信号的频率可介于0.7ghz至300ghz之间，因此所述长度l的范围可介于0.1mm至300mm之间(即0.1mm≦长度l≦300mm)、介于10mm至250mm之间、或介于50mm至200mm之间，例如，100mm或150mm。

根据本发明一些实施例，对于整体具有矩形、椭圆形、或狭长形状的移相电极500，长度l可定义为其纵向(如图5a-5d中的y方向)的最大尺寸；对于不具有明确长轴的移相电极500，长度l可定义为可围绕移相电极500的最小矩形的长边。

再者，在一些实施例中，移相电极500可具有宽度w。在一些实施例中，移相电极500的宽度w的范围可介于0.5倍的操作波长至0.8倍的操作波长之间(即0.5λ≦宽度w≦0.8λ)，例如，0.6倍的操作波长、或0.7倍的操作波长。

具体而言，在一些实施例中，可操作的射频信号的频率可介于0.7ghz至300ghz之间，因此所述宽度w的范围可介于0.1mm至300mm之间(即0.1mm≦宽度w≦300mm)、介于10mm至250mm之间、或介于50mm至200mm之间，例如，100mm或150mm。

相似地，根据本发明一些实施例，对于整体具有矩形、椭圆形、或狭长形状的移相电极500，宽度w可定义为其横向(如图5a-5d中的x方向)的最大尺寸；对于不具有明确短轴的移相电极500，宽度w可定义为可围绕移相电极500的最小矩形的短边。

此外，在一些实施例中，移相电极500的总长度(亦即，从端部500t1至端部500t2的总长度)的范围可介于5mm至2100mm之间、介于100mm至2000mm之间、或介于500mm至1500mm之间。此外，如图5c所示，在一些实施例中，移相电极500可具有多个循环，于此种实施例中，所述循环的数量的范围可介于1圈至20圈之间、介于3圈至18圈之间、或介于5圈至15圈之间，例如，6圈、8圈、10圈、12圈、或14圈。

接着，请参照图6，图6显示根据本发明另一些实施例中，电子装置10d的剖面结构示意图。如图6所示，在一些实施例中，馈入结构400与移相电极500可设置于剖面结构中的不同层别。详细而言，于此实施例中，移相电极500可设置于第一基板102上，且介于第一基板102和第一绝缘层106之间，馈入结构400可设置于第二绝缘层108上。

于此实施例中，移相电极500与薄膜晶体管600的漏极电极层606a、源极电极层606b与门极电极层602设置于不同层别。于此实施例中，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。此外，于此实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，馈入结构400与移相电极500可部分地重叠。

接着，请参照图7，图7显示根据本发明另一些实施例中，电子装置10e的剖面结构示意图。如图7所示，在一些实施例中，馈入结构400与移相电极500可设置于剖面结构中的相同层别。于此实施例中，移相电极500亦可与薄膜晶体管600的漏极电极层606a及源极电极层606b设置于相同层别。在一些实施例中，移相电极500亦可与扫描线sl及/或数据线dl(未绘示)设置于相同层别。此外，于此实施例中，移相电极500可与源极电极层606b接触。

接着，请参照图8，图8显示根据本发明另一些实施例中，电子装置10f的剖面结构示意图。如图8所示，在一些实施例中，馈入结构400与移相电极500可设置于剖面结构中的相同层别。于此实施例中，移相电极500亦可与薄膜晶体管600的栅极电极层602设置于相同层别。于此实施例中，移相电极500与薄膜晶体管600的漏极电极层606a及源极电极层606b可设置于不同层别。于此实施例中，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。

接着，请参照图9，图9显示根据本发明另一些实施例中，电子装置10g的剖面结构示意图。图9所示的电子装置10g与图1c所示的电子装置10a大致相似，其差异在于，电子装置10g可进一步包含储存电容cst，且储存电容cst可与移相电极500电性连接。

详细而言，如图9所示，于此实施例中，电子装置10g可进一步包含第二导电层120，第二导电层120可设置于缓冲层104上，且于第一基板102的法线方向上与源极电极层606b重叠。此外，于此实施例中，第二导电层120可为接地的。于此实施例中，第二导电层120、源极电极层606b以及设置于第二导电层120与源极电极层606b之间的第一绝缘层106可作为储存电容cst。

在一些实施例中，第二导电层120的材料可包含金属导电材料。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。

接着，请参照图10a及10b，图10a显示根据本发明另一些实施例中，电子装置10h的俯视结构示意图，而图10b显示根据本发明一些实施例中，电子装置10h的调制单元100a的剖面结构示意图。如图10a及10b所示，于此实施例中，馈入结构400可包含馈入线400s、导孔402以及第三导电层420。于此实施例中，馈入结构400可为非单层的导电结构。

详细而言，如图10b所示，馈入线400s与移相电极500可设置于相同层别，馈入线400s可借由导孔402与第三导电层420电性连接，第三导电层420可设置于第一基板102上。于此实施例中，第三导电层420可具有第一厚度t1，馈入线400s可具有第二厚度t2。于此实施例中，第三导电层420的第一厚度t1大于或等于馈入线400s的第二厚度t2。此外，于此实施例中，第三导电层420的导电度可大于或等于馈入线400s的导电度。

再者，根据本发明实施例，所述第三导电层420与馈入线400s的「厚度」指的是，第三导电层420与馈入线400于第一基板102的法线方向(例如，图中所示的z方向)上的最大厚度。

此外，根据本发明实施例，可使用光学显微镜(opticalmicroscopy，om)、扫描式电子显微镜(scanningelectronmicroscope，sem)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪或其它合适的方式测量各组件的厚度。详细而言，在一些实施例中，可于移除液晶层300之后，使用扫描式电子显微镜取得结构的任一剖面影像，并测量各组件于影像中的厚度。

在一些实施例中，第三导电层420的材料可包含金属导电材料。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。此外，第三导电层420的材料可与馈入线400s或导孔402的材料相同或不同。

于此实施例中，馈入结构400的一部分结构例如第三导电层420设置于下层(例如，第一基板102上)，而馈入结构400的另一部分结构例如馈入线400s设置于上层(例如，第二绝缘层108上)，借此可减少电子装置10h的能量损耗。

接着，请参照图11a至11f，图11a至11f显示根据本发明另一些实施例中，电子装置10h于制程中间阶段的剖面结构示意图。具体而言，图11a至11f绘示电子装置10h的部分组件(形成于第一基板102上的组件)的形成步骤。应理解的是，根据一些实施例，可于电子装置10h的制造方法进行前、进行中及/或进行后提供额外的操作步骤。根据一些实施例，所述的一些操作步骤可能被取代或删除。根据一些实施例，所述操作步骤的顺序为可互换的。

请参照图11a，在一些实施例中，可提供第一基板102，接着，可形成第三导电层420于第一基板102上。在一些实施例中，可借由物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成第三导电层420。此外，在一些实施例中，可借由图案化制程将第三导电层420图案化。

接着，可形成缓冲层104于第一基板102上，并覆盖三金属层420。在一些实施例中，可借由物理气相沉积制程、化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成缓冲层104。

接着，根据一些实施例，可形成栅极电极层602于缓冲层104上。在一些实施例中，可于栅极电极层602的形成步骤中同时形成扫描线sl(未绘示)。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成栅极电极层602及/或扫描线sl。此外，在一些实施例中，可借由图案化制程将栅极电极层602及/或扫描线sl图案化。

接着，根据一些实施例，可形成第一绝缘层106于栅极电极层602上，覆盖栅极电极层602。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第一绝缘层106。

之后，如图11b所示，根据一些实施例，可形成有源层604、漏极电极层606a以及源极电极层606b于第一绝缘层106上。在一些实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，有源层604与栅极电极层602重叠。再者，漏极电极层606a以及源极电极层606b设置于有源层604的两侧，且漏极电极层606a以及源极电极层606b部分地覆盖有源层604。于此，大致上已形成薄膜晶体管600。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成有源层604、漏极电极层606a以及源极电极层606b。此外，在一些实施例中，可借由图案化制程将漏极电极层606a以及源极电极层606b图案化。

接着，请参照图11c，根据一些实施例，于第一绝缘层106及缓冲层104中形成开口402p’，开口402p’可从第一绝缘层106的顶表面延伸穿过缓冲层104至第三导电层420的顶表面。再者，开口402p’可暴露出部分的第三导电层420。在一些实施例中，可借由图案化制程，于第一绝缘层106及缓冲层104中形成开口402p’。

接着，请参照图11d，根据一些实施例，可于开口402p’中填充导电材料，以形成导孔402’。在一些实施例中，可借由图案化制程将漏极电极层606a与源极电极层606b以及导孔402’一起形成。再者，形成漏极电极层606a与源极电极层606b的材料可与形成导孔402’的材料相同或不同。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成导孔402’。

根据一些实施例，接着可形成第二绝缘层108于第一绝缘层106上，覆盖有源层604、漏极电极层606a、源极电极层606b以及导孔402’。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第二绝缘层108。

接着，请参照图11e，根据一些实施例，于第二绝缘层108中形成开口502p以及开口402p”，开口502p可从第二绝缘层108的顶表面延伸至源极电极层606b的顶表面，开口402p”可从第二绝缘层108的顶表面延伸至导孔402’的顶表面。再者，开口502p可暴露出部分的源极电极层606b，开口402p”可暴露出部分的导孔402’。在一些实施例中，可借由图案化制程，于第二绝缘层108中形成开口502p以及开口402p”。

接着，请参照图11f，根据一些实施例，可于开口502p以及开口402p”中填充导电材料，以分别形成导孔502以及导孔402”。再者，形成导孔502的材料可与形成导孔402”的材料相同或不同。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成导孔502以及导孔402”。

接着，根据一些实施例，可形成移相电极500与馈入结构400(馈入线400s)于第二绝缘层108上，且移相电极500可与导孔502接触，馈入线400s可与导孔402”接触。在一些实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，移相电极500与源极电极层606b部分地重叠。在一些实施例中，可借由图案化制程将移相电极500与馈入线400s一起形成。再者，形成移相电极500与馈入线400s的材料可与形成导孔402”的材料相同或不同。

在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、电镀制程、无电镀制程、其它合适的制程、或前述的组合形成移相电极500与馈入结构400。此外，在一些实施例中，可借由图案化制程将移相电极500与馈入结构400图案化。

应理解的是，于此实施例中，用于电性连接馈入线400s与第三导电层420的导孔结构具有双层结构，亦即，导孔402’以及导孔402”，然而，在另一些实施例中，用于电性连接馈入线400s与第三导电层420的导孔结构可具有单层结构，例如，如图10b中所示的导孔402。于导孔结构具有单层结构的实施例中，可以单一步骤形成从第二绝缘层108的顶表面延伸至第三导电层420的顶表面的导孔。

此外，在一些实施例中，导孔502与移相电极500可于同一步骤或不同步骤中形成。在一些实施例中，导孔402”与馈入结构400可于同一步骤或不同步骤中形成。再者，移相电极500与馈入结构400亦可于同一步骤或不同步骤中形成。

接着，根据一些实施例，可形成第三绝缘层110于第二绝缘层108上，并覆盖移相电极500以及馈入结构400。于此，便大致完成第一基板102与形成于其上的组件的制作。在一些实施例中，可借由前述物理气相沉积制程、前述化学气相沉积制程、涂布制程、其它合适的制程、或前述的组合形成第三绝缘层110。

接着，请参照图12，图12显示根据本发明另一些实施例中，电子装置10i的剖面结构示意图。图12所示的电子装置10i与图1c所示的电子装置10a大致相似，其差异在于，电子装置10a中的薄膜晶体管600为下栅极(bottomgate)式薄膜晶体管，而电子装置10i中的薄膜晶体管600为上栅极(topgate)式薄膜晶体管。

详细而言，如图12所示，于此实施例中，馈入结构400与移相电极500可设置于剖面结构中的相同层别。于此实施例中，馈入结构400与移相电极500可均设置于第二绝缘层108上。于此实施例中，移相电极500可与薄膜晶体管600的漏极电极层606a、源极电极层606b与门极电极层602设置于不同层别。于此实施例中，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。

接着，请参照图13，图13显示根据本发明另一些实施例中，电子装置10j的剖面结构示意图。如图13所示，于此实施例中，薄膜晶体管600可为上栅极式薄膜晶体管。于此实施例中，馈入结构400与移相电极500可设置于剖面结构中的不同层别。详细而言，于此实施例中，移相电极500可设置于第一基板102上，馈入结构400可设置于缓冲层104上。

于此实施例中，移相电极500与薄膜晶体管600的漏极电极层606a、源极电极层606b与门极电极层602设置于不同层别。于此实施例中，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。此外，于此实施例中，于第一基板102的法线方向(例如，图中所示的z方向)上，馈入结构400与移相电极500可部分地重叠。

接着，请参照图14，图14显示根据本发明另一些实施例中，电子装置10k的剖面结构示意图。如图14所示，于此实施例中，薄膜晶体管600可为上栅极式薄膜晶体管。于此实施例中，馈入结构400与移相电极500可设置于剖面结构中的相同层别。详细而言，于此实施例中，移相电极500与馈入结构400可均设置于缓冲层104上。

于此实施例中，移相电极500亦可与薄膜晶体管600的漏极电极层606a及源极电极层606b设置于相同层别。在一些实施例中，移相电极500亦可与扫描线sl及/或数据线dl(未绘示)设置于相同层别。此外，于此实施例中，移相电极500可与源极电极层606b接触。

接着，请参照图15，图15显示根据本发明另一些实施例中，电子装置10l的剖面结构示意图。如图15所示，于此实施例中，薄膜晶体管600可为上栅极式薄膜晶体管。于此实施例中，馈入结构400与移相电极500可设置于剖面结构中的相同层别。详细而言，于此实施例中，移相电极500与馈入结构400可均设置于第一绝缘层106上。

于此实施例中，移相电极500亦可与薄膜晶体管600的栅极电极层602设置于相同层别。于此实施例中，移相电极500与薄膜晶体管600的漏极电极层606a及源极电极层606b可设置于不同层别。于此实施例中，移相电极500可借由导孔502与薄膜晶体管600的源极电极层606b电性连接。

接着，请参照图16，图16显示根据本发明另一些实施例中，电子装置10m的剖面结构示意图。图16所示的电子装置10m与图1c所示的电子装置10a大致相似，其差异在于，电子装置10m进一步包含阻障层700，且阻障层700与薄膜晶体管600部分地重叠。

详细而言，如图16所示，阻障层700可设置于第二绝缘层108上，且于第一基板102的法线方向(例如，图中所示的z方向)上，阻障层700与薄膜晶体管600的有源层604重叠。此外，于此实施例中，阻障层700可借由导孔702与电位固定的第四导电层720电性连接。于此实施例中，第四导电层720可设置于第一基板102上。于此实施例中，导孔702可从第二绝缘层108的顶表面延伸穿过第一绝缘层106以及缓冲层104，至第四导电层720的顶表面。此外，于此实施例中，于第一基板102的法线方向上，阻障层700与贴片组件204不重叠。

在一些实施例中，阻障层700、导孔702以及第四导电层720的材料可包含金属导电材料、透明导电材料或前述的组合。所述金属导电材料可包含铜(cu)、银(ag)、锡(sn)、铝(al)、钼(mo)、钨(w)、金(au)、铬(cr)、镍(ni)、铂(pt)、钛(ti)、铜合金、银合金、锡合金、铝合金、钼合金、钨合金、金合金、铬合金、镍合金、铂合金、钛合金、其它合适的导电材料或前述的组合，但不限于此。所述透明导电材料可包含透明导电氧化物(tco)。举例而言，透明导电氧化物可包含铟锡氧化物(ito)、氧化锡(sno)、氧化锌(zno)、氧化铟锌(izo)、氧化铟镓锌(igzo)、氧化铟锡锌(itzo)、氧化锑锡(ato)、氧化锑锌(azo)或前述的组合，但不限于此。此外，阻障层700、导孔702以及第四导电层720的材料可彼此相同或不同。

根据一些实施例，电性连接至第四导电层720的阻障层700的电位可与贴片组件204的电位相同，借此可降低位于第一基板102上的非接地的金属导线产生耦合电容的风险。

接着，请参照图17，图17显示根据本发明另一些实施例中，电子装置10n的剖面结构示意图。图17所示的电子装置10n与图16所示的电子装置10m大致相似，其差异在于，于电子装置10n中，第四导电层720可设置于第一绝缘层106上。于此实施例中，导孔702可从第二绝缘层108的顶表面延伸穿过部分的第二绝缘层108，至第四导电层720的顶表面。

接着，请参照图18a至18d，图18a至18d显示根据本发明一些实施例中，电子装置的调制单元100a的单元电路示意图。如图18a所示，在一些实施例中，调制单元100a可包含一个薄膜晶体管600，薄膜晶体管600可与扫描线sl与数据线电性连接，且用以控制液晶层300。

如图18b所示，在一些实施例中，调制单元100a可进一步包含与薄膜晶体管600电性连接的储存电容cst，储存电容cst可用于维持电压。

再者，如图18c及18d所示，在一些实施例中，调制单元100a可进一步包含另一个薄膜晶体管600’，详细而言，移相电极500可进一步与另一薄膜晶体管600’电性连接。在一实施例中，在电子装置中，薄膜晶体管的数量可大于或等于移相电极的数量，但不限于此。在另一实施例中，在一个调制单元100a中，薄膜晶体管的数量可大于或等于移相电极的数量，但不限于此。举例来说，一个移相电极500可只电性连接一个薄膜晶体管(例如薄膜晶体管600)，或者一个移相电极500可电性连接两个以上的薄膜晶体管(例如薄膜晶体管600及另一薄膜晶体管600’)，但不限于此。在又一实施例中，在相互电性连接的薄膜晶体管及移相电极中，薄膜晶体管的数量可大于或等于移相电极的数量，但不限于此。在一些实施例中，薄膜晶体管600及薄膜晶体管600’可作为驱动组件或开关组件。在一些实施例中，薄膜晶体管600以及薄膜晶体管600’可与补偿电容comp耦接，对移相电极500的电压进行补偿，以改善稳定电压或充电的效能。

综上所述，根据本发明一些实施例，提供的电子装置包含与薄膜晶体管电性连接的移相电极，相较于借由无源式驱动组件(例如，集成电路与数字模拟转换器)控制的移相电极数组，可改善配线空间不足可能造成的线路耦合或短路的问题、或可降低电路的复杂度或降低电子装置的消耗功率。根据一些实施例，可借由采用各自与有源式驱动组件电性连接的移相电极，改善不同移相电极之间接收到不一致馈入电压的问题。

虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。本发明实施例之间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此，本发明的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。本发明的保护范围当视所附的权利要求书所界定者为准。