显示装置及制造该显示装置的方法与流程

本申请要求于2019年7月9日在韩国知识产权局提交的第10-2019-0082715号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用全部包含于此。

本公开的一个或更多个示例性实施例涉及一种显示装置。

背景技术：

显示装置的重要性随着多媒体的发展而逐渐提高。因此，正在使用各种类型的显示装置(诸如液晶显示器(lcd)和有机发光二极管(oled)显示器)。在这些显示装置之中，oled显示器使用通过电子和空穴的复合产生光的有机发光元件来显示图像。oled显示器包括向有机发光元件供应驱动电流的多个晶体管。

在本背景技术部分中公开的上面的信息是为了增强对本公开的背景技术的理解，因此，它可以包含不构成现有技术的信息。

技术实现要素：

本公开的一个或更多个示例性实施例涉及一种减少了在制造工艺中使用的掩模的数量的显示装置。

本公开的一个或更多个示例性实施例涉及一种制造显示装置的方法，在所述方法中，减少了在制造工艺中使用的掩模的数量。

应该注意的是，本公开的方面和特征不限于上面描述的方面和特征，并且通过以下描述，对于本领域技术人员而言，本公开的其它方面和特征将是明显的。

根据本公开的示例性实施例，一种显示装置包括：基体基底，具有显示区域和与显示区域相邻的非显示区域，显示区域包括第一区域和第二区域；第一半导体层，在基体基底的第二区域处，第一半导体层包括多晶硅；第一绝缘层，位于第一半导体层上；第一导电层，位于第一绝缘层上，第一导电层包括在第一区域处的底栅电极和在第二区域处的第二-第一栅电极；第二绝缘层，位于第一导电层上；第二半导体层，在第一区域处位于第二绝缘层上，第二半导体层包括氧化物；第三绝缘层，位于第二半导体层上；第二导电层，位于第三绝缘层上，第二导电层包括在第一区域处的顶栅电极和在第二区域处的第二-第二栅电极；第四绝缘层，位于第二导电层上；以及第三导电层，位于第四绝缘层上，第三导电层包括第一源电极、第一漏电极、第二源电极和第二漏电极，第一源电极和第一漏电极中的每个连接到第二半导体层，并且第二源电极和第二漏电极中的每个连接到第一半导体层。

在示例性实施例中，底栅电极和顶栅电极可以彼此电连接。

在示例性实施例中，显示装置还可以包括：第一过孔层，位于第三导电层上；以及像素电极，位于第一过孔层上。像素电极可以直接连接到第二源电极或第二漏电极。

在示例性实施例中，非显示区域可以包括在显示区域的一侧处的弯曲区域。第一绝缘层至第四绝缘层可以被构造为在弯曲区域处暴露基体基底的上表面。弯曲区域可以包括位于基体基底上的弯曲过孔层和位于弯曲过孔层上的连接电极。第三导电层还可以包括连接电极。

在示例性实施例中，显示装置还可以包括：盖导电图案，在第二区域处在第二绝缘层与第三绝缘层之间，并且盖导电图案、第二-第一栅电极和在盖导电图案与第二-第一栅电极之间的第二绝缘层可以限定电容器。

在示例性实施例中，盖导电图案可以包括与第二半导体层的材料相同的材料。

在示例性实施例中，显示装置还可以包括：盖导电图案，在第二区域处在第二绝缘层与第三绝缘层之间，并且第二-第二栅电极和盖导电图案可以限定电容器。

在示例性实施例中，底栅电极和第二-第一栅电极可以包括相同的材料。

在示例性实施例中，顶栅电极和第二-第二栅电极可以包括相同的材料。

在示例性实施例中，第二半导体层的氧化物可以包括选自锌(zn)、铟(in)、镓(ga)、锡(sn)、镉(cd)、锗(ge)、铪(hf)及其组合之中的至少一种的氧化物。

在示例性实施例中，第一半导体层、第二-第一栅电极、第二源电极和第二漏电极可以限定驱动晶体管，并且第二半导体层、底栅电极、顶栅电极、第一源电极和第一漏电极可以限定补偿晶体管。

根据本公开的示例性实施例，一种显示装置包括：基体基底，具有显示区域和与显示区域相邻的非显示区域，显示区域包括第一区域和第二区域；第一半导体层，在基体基底的第二区域处，第一半导体层包括多晶硅；第一绝缘层，位于第一半导体层上；第一导电层，位于第一绝缘层上，第一导电层包括在第一区域处的底栅电极和在第二区域处的第二-第一栅电极；第二绝缘层，位于第一导电层上；第二半导体层，在第一区域处位于第二绝缘层上，第二半导体层包括氧化物；第三绝缘层，位于第二半导体层上；第二导电层，位于第三绝缘层上，第二导电层包括在第一区域处的顶栅电极；第四绝缘层，位于第二导电层上；第三导电层，位于第四绝缘层上，第三导电层包括第一源电极、第一漏电极、第二源电极和第二漏电极，第一源电极和第一漏电极中的每个连接到第二半导体层，并且第二源电极和第二漏电极中的每个连接到第一半导体层；以及盖导电图案，在第二区域处在第二绝缘层与第三绝缘层之间。盖导电图案、第二-第一栅电极和在盖导电图案与第二-第一栅电极之间的第二绝缘层限定电容器。

在示例性实施例中，盖导电图案可以包括与第二半导体层的材料相同的材料。

在示例性实施例中，显示装置还可以包括在第二区域处位于第三绝缘层上的第二-第二栅电极，第二-第二栅电极和盖导电图案可以限定另一电容器。

根据本公开的示例性实施例，一种制造显示装置的方法包括以下步骤：提供基体基底，基体基底具有显示区域和与显示区域相邻的非显示区域，显示区域包括第一区域和第二区域；在第二区域处形成第一半导体层，第一半导体层包括多晶硅；在第一半导体层上形成第一绝缘层；在第一区域处在第一绝缘层上形成底栅电极，并且在第二区域处在第一绝缘层上形成第二-第一栅电极，并发地形成底栅电极和第二-第一栅电极；在底栅电极和第二-第一栅电极上形成第二绝缘层；在第一区域处在第二绝缘层上形成第二半导体层，第二半导体层包括氧化物；在第二半导体层上形成第三绝缘层；在第一区域处在第三绝缘层上形成顶栅电极，并且在第二区域处在第三绝缘层上形成第二-第二栅电极；在顶栅电极和第二-第二栅电极上形成第四绝缘层；以及在第四绝缘层上形成第一源电极、第一漏电极、第二源电极和第二漏电极，第一源电极和第一漏电极中的每个通过第一接触孔连接到第二半导体层，并且第二源电极和第二漏电极中的每个通过第二接触孔连接到第一半导体层。

在示例性实施例中，所述方法还可以包括以下步骤：在第一源电极、第一漏电极、第二源电极和第二漏电极上形成第一过孔层；以及在第一过孔层上形成像素电极，并且像素电极可以直接连接到第二源电极或第二漏电极。

在示例性实施例中，非显示区域可以包括在显示区域的一侧处的弯曲区域，并且所述方法还可以包括在第四绝缘层的形成步骤与第一源电极、第一漏电极、第二源电极和第二漏电极的形成步骤之间形成第一接触孔和第二接触孔；以及在弯曲区域处形成延伸通过第一绝缘层至第四绝缘层中的每个的第三接触孔。

在示例性实施例中，可以并发地形成第一接触孔、第二接触孔和第三接触孔。

在示例性实施例中，在第一区域处位于第二绝缘层上的第二半导体层的形成步骤可以包括在第二区域处在第二绝缘层上形成盖导电图案，并且可以并发地形成盖导电图案和第二半导体层。

在示例性实施例中，盖导电图案、第二-第一栅电极和在盖导电图案与第二-第一栅电极之间的第二绝缘层可以限定电容器。

附图说明

通过参照附图对说明性的、非限制性的示例性实施例的详细描述，将更清楚地理解本公开的上面和其它方面以及特征，在附图中：

图1是示出根据示例性实施例的显示装置的示意性框图；

图2是示出根据示例性实施例的显示装置的一个像素的等效电路图；

图3是示出根据示例性实施例的显示装置的平面布局图；

图4是示出根据示例性实施例的图3中的显示装置处于弯曲状态的示意性剖视图；

图5示出了沿着图3的线v-v'和线vi-vi'截取的剖视图；

图6是示出制造根据示例性实施例的显示装置的方法的一部分的流程图；

图7至图21是示出制造根据示例性实施例的显示装置的方法的制造工艺的剖视图；

图22示出了示出根据另一示例性实施例的显示装置的剖视图；并且

图23示出了示出根据又一示例性实施例的显示装置的剖视图。

具体实施方式

在下文中，将参照附图更详细地描述示例实施例，在附图中，同样的附图标记始终指示同样的元件。然而，本公开可以以各种不同的形式实施，并且不应该被解释为仅限于在此所示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述本领域普通技术人员为了完全理解本公开的方面和特征而不必要的工艺、元件和技术。除非另外说明，否则贯穿附图和书面描述，同样的附图标记表示同样的元件，并且因此可以不重复其描述。

在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸。为了易于解释，在此可以使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中所描绘的方位之外，空间相对术语旨在包括装置在使用中或在操作中的不同的方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件将随后被定位“在”其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以包括上方和下方两种方位。装置可以另外地定位(例如，旋转90度或在其它方位处)，并且在此使用的空间相对描述语应该相应地被解释。

将理解的是，尽管在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。

将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或层。此外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是所述两个元件或层之间的唯一的元件或层，或者也可以存在一个或更多个中间元件或层。

在此使用的术语是出于描述具体实施例的目的，并且不旨在成为本公开的限制。如在此使用的，除非上下文另外清楚地指出，否则单数形式“一个(种/者)”也旨在包括复数形式。还将理解的是，当在本说明书中使用术语“包含”及其变型、“包括”及其变型、“具有”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。当诸如“……中的至少一个(种/者)”的表述在一系列元件之后时，修饰整列元件，而不修饰列表中的单个元件。

如在此使用的，术语“基本上”、“约”和相似术语用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有变化。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。如在此使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。另外，术语“示例性”旨在指示例或图示。

除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在常用词典中定义的那些术语)应该被解释为具有与它们在相关领域的背景下和/或本说明书的上下文中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释，除非在此明确地如此定义。

在下文中，有机发光显示装置将被描述为显示装置的示例，但是本公开不限于有机发光显示装置。

图1是示出根据示例性实施例的显示装置的示意性框图。

参照图1，显示装置1包括在显示区域da处的多个像素10、扫描驱动器20、数据驱动器30(例如，见图3的“900”)、发射控制驱动器40和控制器50。控制器50可以控制扫描驱动器20、数据驱动器30和发射控制驱动器40。控制器50可以设置在主电路板(例如，见图3的“500”)上。

显示装置1的显示区域da包括多个像素10，所述多个像素10设置在多条扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n(其中n是大于或等于2的整数)、多条数据线dl1至dlm(其中m是大于或等于2的整数)和多条发射控制线el1至eln之间的交叉区域(例如，交叉点)处，所述多个像素10以矩阵的形式布置。

多条扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n和多条发射控制线el1至eln中的每条可以在第一方向(例如，行方向)上延伸。多条数据线dl1至dlm中的每条可以在与第一方向交叉的第二方向(例如，列方向)上延伸。为了方便起见，第一方向在下文中将被称为行方向，第二方向在下文中将被称为列方向，但是本公开不限于此，并且在其它实施例中，第一方向可以是列方向，第二方向可以是行方向。因此，行方向和列方向可以相对于彼此切换。

初始化电压vint的供应线可以沿着行进行分支以在行方向上延伸，第一电力电压elvdd的供应线可以沿着列进行分支以在列方向上延伸。换句话说，初始化电压vint的供应线可以包括在行方向上延伸的多个分支部分，第一电力电压elvdd的供应线可以包括在列方向上延伸的多个分支部分。然而，本公开不限于此，初始化电压vint的供应线(例如，其分支部分)的延伸方向和第一电力电压elvdd的供应线(例如，其分支部分)的延伸方向可以进行各种修改。

四条扫描线sl11、sl21、sl31和sl41、一条数据线dl1、一条发射控制线el1、一条初始化电压vint的供应线和一条第一电力电压elvdd的供应线可以延伸通过(例如，穿过)示例性像素10(例如，在第一行第一列处(例如，在第一行第一列中或在第一行第一列上)的像素)。相似地，其它像素10中的每个可以具有延伸通过(例如，穿过)其的四条对应的扫描线、一条对应的数据线、一条对应的发射控制线、一条对应的初始化电压vint的供应线和一条对应的第一电力电压elvdd的供应线。

扫描驱动器20产生四个扫描信号并通过多条扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n将四个扫描信号传输到像素10。多条扫描线可以包括第一扫描线sl11至sl1n、第二扫描线sl21至sl2n、第三扫描线sl31至sl3n和第四扫描线sl41至sl4n。换句话说，扫描驱动器20可以通过第一扫描线sl11至sl1n、第二扫描线sl21至sl2n、第三扫描线sl31至sl3n和/或第四扫描线sl41至sl4n供应(例如，顺序供应)对应的扫描信号。

数据驱动器30通过多条数据线dl1至dlm将数据信号传输到像素10。例如，当第二扫描信号被供应到第二扫描线sl21至sl2n时，数据信号被供应到由第二扫描信号选择的像素10。

发射控制驱动器40产生发射控制信号并通过多条发射控制线el1至eln将发射控制信号传输到像素10。发射控制信号控制像素10的发射时间。然而，本公开不限于此，在一些实施例中，扫描驱动器20可以产生发射控制信号并将发射控制信号传输到像素10。在这种情况下，例如，当扫描驱动器20产生发射控制信号以及扫描信号时，或者根据像素10的内部结构，可以省略发射控制驱动器40。

控制器50将从外部传输的多个图像信号r、g和b转换为多个图像数据信号dr、dg和db。控制器50将多个图像数据信号dr、dg和db传输到数据驱动器30。控制器50接收垂直同步信号vsync、水平同步信号hsync和时钟信号mclk，产生用于控制扫描驱动器20、数据驱动器30和发射控制驱动器40的驱动的控制信号，并将所产生的控制信号传输到扫描驱动器20、数据驱动器30和发射控制驱动器40。换句话说，控制器50产生并传输用于控制扫描驱动器20的扫描驱动控制信号scs、用于控制数据驱动器30的数据驱动控制信号dcs以及用于控制发射控制驱动器40的发射驱动控制信号ecs。

多个像素10中的每个接收第一电力电压elvdd和第二电力电压elvss。第一电力电压elvdd可以具有第一电压(例如，高电平电压或某一高电平电压)，第二电力电压elvss可以具有与第一电压不同的第二电压(例如，低于第一电力电压elvdd的电压电平的电压电平)。

多个像素10中的每个根据通过多条数据线dl1至dlm中的对应的数据线(例如，多条数据线dl1至dlm中的每条)传输的数据信号而由于供应到发光元件的驱动电流来发射具有合适的亮度(例如，预定的亮度或某一亮度)的光。

第一电力电压elvdd、第二电力电压elvss、初始化电压vint等可以从外部电压源(例如，一个或更多个外部电源)来供应。

图2是示出根据示例性实施例的显示装置的一个像素的等效电路图。为了方便起见，图2的像素对应于布置在图1的显示装置1的第n行第m列处的像素10，但是其它像素10可以具有与图2的像素的结构和/或构造相同或基本上相同的结构和/或构造，同时连接到它们的对应信号线。

参照图2，显示装置1的来自像素10之中的布置在第n行第m列处的一个像素的示例性电路包括有机发光二极管oled、多个晶体管t1至t7和存储电容器cst。数据信号data、第一扫描信号gi_n(n)、第二扫描信号gw_p(n)、第三扫描信号gw_p(n+1)、第四扫描信号gw_n(n)、发射控制信号em、第一电力电压elvdd、第二电力电压elvss和初始化电压vint被施加到像素的电路。

有机发光二极管oled包括阳极和阴极。存储电容器cst包括第一电极和第二电极。

多个晶体管可以包括第一晶体管t1至第七晶体管t7。晶体管t1至t7中的每个包括栅电极、第一电极和第二电极。晶体管t1至t7中的每个的第一电极和第二电极中的一个是源电极，并且第一电极和第二电极中的另一个是漏电极。

晶体管t1至t7中的每个可以是薄膜晶体管。

根据示例性实施例的晶体管t1至t7中的每个包括半导体层。晶体管t1至t7的半导体层可以包括氧化物或结晶硅(或由氧化物或结晶硅制成)。在一些实施例中，晶体管t1至t7的半导体层可以(例如，取决于晶体管的类型)包括不同的材料。例如，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以包括结晶硅(或由结晶硅制成)，第三晶体管t3和第四晶体管t4的半导体层可以包括氧化物(或由氧化物制成)。

包括结晶硅(或由结晶硅制成)的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层中或设置在相同或基本上相同的层上)，包括氧化物(或由氧化物制成)的第三晶体管t3和第四晶体管t4的半导体层可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层中或设置在相同或基本上相同的层上)。此外，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以设置在与第三晶体管t3和第四晶体管t4的半导体层的层不同的层上。

在下文中，将更详细地描述每个组件。

第一晶体管t1的栅电极连接到存储电容器cst的第一电极。第一晶体管t1的第一电极经由第五晶体管t5连接到用于供应第一电力电压elvdd的第一电力电压供应线vddl。第一晶体管t1的第二电极经由第六晶体管t6连接到有机发光二极管oled的阳极。第一晶体管t1根据第二晶体管t2的开关操作接收数据信号data，并向有机发光二极管oled供应驱动电流id。换句话说，第一晶体管t1可以是驱动晶体管。

第二晶体管t2的栅电极连接到用于供应第二扫描信号gw_p(n)的第二扫描线sln+1(例如，图1中的sl2n)。第二晶体管t2的第一电极连接到数据线dlm。第二晶体管t2的第二电极连接到第一晶体管t1的第一电极，并且经由第五晶体管t5连接到第一电力电压供应线vddl。第二晶体管t2响应于第二扫描信号gw_p(n)而导通，并且执行开关操作以将数据信号data传输到第一晶体管t1的第一电极。

第三晶体管t3(补偿晶体管)的栅电极连接到用于供应第四扫描信号gw_n(n)的第四扫描线sln+3(例如，图1中的sl4n)，并且第三晶体管t3的第一电极连接到第六晶体管t6的第一电极和第一晶体管t1的第二电极两者。第三晶体管t3的第二电极连接到第四晶体管t4的第一电极、存储电容器cst的第一电极和第一晶体管t1的栅电极中的每个。

第四晶体管t4(第一初始化晶体管)的栅电极连接到用于供应第一扫描信号gi_n(n)的第一扫描线sln(例如，图1中的sl1n)。第四晶体管t4的第二电极连接到初始化电压vint的供应线vinil和第七晶体管t7的第一电极两者。第四晶体管t4的第一电极连接到第三晶体管t3的第二电极、第一晶体管t1的栅电极和存储电容器cst的第一电极中的每个。

第五晶体管t5的栅电极连接到用于供应发射控制信号em的发射控制线eln。第五晶体管t5的第一电极连接到用于供应第一电力电压elvdd的第一电力电压供应线vddl。第五晶体管t5的第二电极连接到第一晶体管t1的第一电极和第二晶体管t2的第二电极两者。

第六晶体管t6的栅电极连接到用于供应发射控制信号em的发射控制线eln。第六晶体管t6的第一电极连接到第一晶体管t1的第二电极和第三晶体管t3的第一电极两者。第六晶体管t6的第二电极连接到有机发光二极管oled的阳极和第七晶体管t7的第二电极两者。

第五晶体管t5和第六晶体管t6响应于发射控制信号em而导通(例如，并发地导通)，因此允许驱动电流id在有机发光二极管oled中流动。

第七晶体管t7的栅电极连接到用于供应第三扫描信号gw_p(n+1)的第三扫描线sln+2(例如，图1中的sl3n)。第七晶体管t7的第一电极连接到第四晶体管t4的第二电极和初始化电压vint的供应线vinil两者，第七晶体管t7的第二电极连接到有机发光二极管oled的阳极和第六晶体管t6的第二电极两者。

第二晶体管t2可以是开关晶体管，第七晶体管t7可以是第二初始化晶体管。

存储电容器cst的第二电极连接到第一电力电压供应线vddl。存储电容器cst的第一电极连接到第一晶体管t1的栅电极、第三晶体管t3的第二电极和第四晶体管t4的第一电极中的每个。有机发光二极管oled的阴极连接到第二电力电压elvss的供应线vssl。有机发光二极管oled接收来自第一晶体管t1的驱动电流id，并且发射光以显示图像。

图3是示出根据示例性实施例的显示装置的平面布局图。图4是示出根据示例性实施例的图3中的显示装置处于弯曲状态的示意性剖视图。图5示出了沿着图3的线v-v'和线vi-vi'截取的剖视图。

参照图3至图5，显示装置1可以包括被构造为显示图像的显示面板100、连接到显示面板100(例如，安装在显示面板100上)的驱动集成电路900以及连接到显示面板100的主电路板500。

在本示例性实施例中，驱动集成电路900可以包括塑料上芯片(cop)。然而，本公开不限于此，在另一实施例中，驱动集成电路900可以包括玻璃上芯片(cog)。

显示面板100可以是有机发光显示面板。将在以下示例性实施例中示例性地描述其中显示面板100是有机发光显示面板的情况。然而，本公开不限于此，显示面板100的示例可以包括其它类型的显示面板(以诸如液晶显示(lcd)面板、量子点有机发光二极管(qd-oled)显示面板、量子点lcd(qd-lcd)面板、量子纳米发光显示(nanoled)面板、微发光显示(led)面板等为例)。

显示面板100包括显示区域da和非显示区域na，显示区域da包括多个像素区域，非显示区域na设置在显示区域da周围(例如，设置为围绕显示区域da的外围)。显示区域da可以具有矩形形状，该矩形形状具有在平面图中具有直角的角，或者显示区域da可以具有矩形形状，该矩形形状具有在平面图中被倒圆的角。显示区域da可以具有短边和长边。显示区域da的短边可以是在第一方向dr1上延伸的边。显示区域da的长边可以是在第二方向dr2上延伸的边。显示区域da的形状(例如，平面形状或在平面图中的形状)不限于图3中所示的矩形形状，显示区域da可以具有任何合适的形状(以诸如圆形形状、椭圆形形状或其它各种合适的形状为例)。非显示区域na可以设置为与显示区域da的两个短边和两个长边相邻。在这种情况下，非显示区域na可以围绕显示区域da的所有边(例如，围绕显示区域da的外围)，并且可以形成显示区域da的边缘(或边框)。然而，本公开不限于此，非显示区域na可以设置为仅与显示区域da的两个短边相邻，或者仅与显示区域da的两个长边相邻。

显示面板100的非显示区域na还包括面板垫(“pad”，又称为“焊盘”、“焊垫”)区域p_pa。面板垫区域p_pa可以设置为例如在显示区域da的一个短边周围(例如，与显示区域da的一个短边相邻)。然而，本公开不限于此，面板垫区域p_pa可以设置在显示区域da的两个短边周围(例如，设置为与显示区域da的两个短边相邻)，或者可以设置在两个短边和/或两个长边周围(例如，设置为与两个短边和/或两个长边相邻)。

上面描述的驱动集成电路900可以设置在面板垫区域p_pa处(例如，设置在面板垫区域p_pa中或设置在面板垫区域p_pa上)。例如，驱动集成电路900可以直接设置在显示面板100的面板垫区域p_pa上。

主电路板500可以连接到显示面板100的面板垫区域p_pa。当与驱动集成电路900相比时，主电路板500可以设置在面板垫区域p_pa的在第二方向dr2上的较低水平处。主电路板500可以使用各向异性导电膜连接到设置在显示面板100的面板垫区域p_pa处(例如，设置在显示面板100的面板垫区域p_pa中或设置在显示面板100的面板垫区域p_pa上)的垫(例如，附接在设置在显示面板100的面板垫区域p_pa处的垫上)。在一些示例性实施例中，主电路板500可以通过超声接合附接到显示面板100的一侧(例如，一个侧边)。上面描述的控制器50(例如，见图1)可以设置在主电路板500上。

驱动集成电路900基于由设置在主电路板500上的控制器50产生的信号而输出用于驱动显示面板100的信号和电压。驱动集成电路900可以形成为集成电路，但是本公开不限于此。

显示面板100的非显示区域na还可以包括弯曲(或弯曲的)区域ba。

显示面板100的基体基底101(例如，见图5)可以包括以诸如聚合物材料为例的绝缘材料(或由以诸如聚合物材料为例的绝缘材料制成)。聚合物材料的示例可以包括聚醚砜(pes)、聚丙烯酸酯(pa)、聚芳酯(par)、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚烯丙基酯(化物)、聚酰亚胺(pi)、聚碳酸酯(pc)、三乙酸纤维素(cat)、乙酸丙酸纤维素(cap)和/或其合适的组合。显示面板100可以包括(或者可以是)柔性基底，该柔性基底可以是可弯曲的、可折叠的和/或可卷曲的。包括在柔性基底中的材料(例如，构成或形成柔性基底的材料)的示例可以是pi，但是本公开不限于此。

弯曲区域ba可以设置在多个像素的阵列与面板垫区域p_pa之间。弯曲区域ba可以设置在非显示区域na处(例如，设置在非显示区域na中或设置在非显示区域na上)。显示面板100可以相对于弯曲线沿着一个方向(例如，在一个方向上)折叠(或弯曲)，该弯曲线可以是设置在弯曲区域ba处(例如，设置在弯曲区域ba中或设置在弯曲区域ba上)的参考线。弯曲线可以是平行于或基本上平行于显示面板100的下边(或上边)的直线。如图4中所示，显示面板100的弯曲区域ba可以在可以与第一方向dr1和第二方向dr2中的每个交叉的第三方向dr3上向下弯曲。例如，第三方向dr3可以垂直于或基本上垂直于由第一方向dr1和第二方向dr2限定的平面。

显示面板100的面板垫区域p_pa可以设置在显示面板100的显示区域da下方(例如，沿着第二方向dr2设置在显示面板100的显示区域da下方或者在第三方向dr3上设置在显示面板100的显示区域da下面)。因此，附接到显示面板100的面板垫区域p_pa的驱动集成电路900和主电路板500中的每个可以与弯曲的显示面板100的面板垫区域p_pa一起设置在显示面板100的显示区域da下方(例如，沿着第二方向dr2设置在显示面板100的显示区域da下方或者在第三方向dr3上设置在显示面板100的显示区域da下面)。

然而，本公开不限于此，在一些实施例中，显示区域da和面板垫区域p_pa可以彼此连接而没有弯曲区域ba。例如，在一些实施例中，显示面板100的显示区域da和非显示区域na都可以是平坦的或基本上平坦的，而不包括弯曲区域ba。

参照图5，显示面板100包括基体基底101、设置在基体基底101上的多个导电层以及设置在多个导电层之间的多个绝缘层。图5示出了显示面板100的显示区域da的像素(例如，一个像素)的结构以及非显示区域na的结构的示例性剖视图。此外，图5示出了非显示区域na的弯曲区域ba的结构的示例性剖视图。

在图5的示例性实施例中，显示面板100包括可以顺序设置的基体基底101、缓冲层102、阻挡层103、第一半导体层105、第一绝缘层111、第一导电层120、第二绝缘层112、第二半导体层135、第三绝缘层113、第二导电层140、第四绝缘层114、弯曲过孔层via0、第三导电层150、第一过孔层via1、像素电极ano和堤层bank。上面描述的层中的每个可以形成为单层(例如，单膜)或者可以形成为包括多个层或膜的多层结构(例如，堆叠膜)。其它层可以进一步设置在上面描述的层的对应的层之间。

基体基底101支撑设置在其上的各个层。显示区域da和非显示区域na可以限定在基体基底101上，并且非显示区域na的弯曲区域ba可以限定在基体基底101上。显示区域da包括第一区域和第二区域，在第一区域处(例如，在第一区域中或在第一区域上)设置包括由氧化物制成的半导体层的晶体管，第二区域设置在第一区域周围(例如，设置为与第一区域相邻)并且在第二区域处(例如，在第二区域中或在第二区域上)设置包括由结晶硅制成的半导体层的晶体管。例如，如上面描述的，可以包括由氧化物制成的半导体层的第三晶体管t3和第四晶体管t4可以设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)。在这种情况下，可以包括由结晶硅制成的半导体层的第一晶体管t1、第二晶体管t2和第五晶体管t5至第七晶体管t7可以设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)。

当有机发光显示装置是底部发射型显示装置或双面发射型显示装置时，透明基底可以用作基体基底101。当有机发光显示装置是顶部发射型显示装置时，半透明基底、不透明基底和/或透明基底可以用作基体基底101。

基体基底101的结构材料可以包括上面描述的那些材料中的任何合适的一种或合适的组合，因此，可以不重复其多余的描述。

缓冲层102可以设置在基体基底101上。缓冲层102可以防止或基本上防止杂质离子的扩散，防止或基本上防止湿气和/或环境空气的渗透，并且/或者提供平坦化的表面(例如，执行表面平坦化功能)。缓冲层102可以包括氮化硅、氧化硅和/或氮氧化硅等。然而，本公开不限于此，在一些实施例中，可以根据(例如，取决于或基于)基体基底101的类型和/或工艺条件等省略缓冲层102。

阻挡层103可以设置在缓冲层102上。阻挡层103可以包括选自氮化硅、氧化硅和氮氧化硅之中的至少一种(或由选自氮化硅、氧化硅和氮氧化硅之中的至少一种制成)。然而，本公开不限于此，在一些实施例中，可以根据(例如，取决于或基于)基体基底101的类型和/或工艺条件等省略阻挡层103。

第一半导体层105可以设置在阻挡层103上。第一半导体层105可以设置在基体基底101的第二区域处(例如，设置在基体基底101的第二区域中或设置在基体基底101的第二区域上)。

第一半导体层105可以包括非晶硅和/或多晶硅等(或由非晶硅和/或多晶硅等制成)。在这种情况下，可以通过使非晶硅结晶来形成多晶硅。使非晶硅结晶的方法可以包括各种合适的方法(以诸如快速热退火(rta)、固相结晶(spc)、准分子激光退火(ela)、金属诱导结晶(mic)、金属诱导横向结晶(milc)、顺序横向固化(sls)等为例)。

第一半导体层105可以包括沟道区和源区/漏区，沟道区设置为在其厚度方向上与位于沟道区上(例如，上方)的第二-第一栅电极(或第二底栅电极)123叠置，源区/漏区设置在沟道区的相对侧(例如，沟道区的一侧和另一侧)处。与沟道区相比，源区/漏区可以包括载体离子，因此，源区/漏区的电阻可以低于沟道区的电阻。

第一半导体层105可以是上面描述的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的任一个的半导体层。

第一绝缘层111可以设置在第一半导体层105上。第一绝缘层111可以是具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第一绝缘层111可以包括硅化合物和/或金属氧化物等。例如，第一绝缘层111可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第一绝缘层111可以是单层(例如，单膜)或包括例如不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

第一导电层120设置在第一绝缘层111上。第一导电层120可以包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。第一导电层120可以是单层(例如，单膜)或多层结构(例如，多层膜)。

第一导电层120可以包括设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)的底栅电极(例如，第一底栅电极或第一-第一栅电极)121以及设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的第二-第一栅电极123。底栅电极121和第二-第一栅电极123可以并发地(例如，同时地或在相同或基本上相同的工艺期间)形成，并且可以由相同或基本上相同的材料制成。

底栅电极121可以具有下光屏蔽图案。也就是说，底栅电极121可以用于防止或基本上防止从显示面板100的下部分入射的光进入设置在其上的第二半导体层135。

第二绝缘层112设置在第一导电层120上。第二绝缘层112可以是具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第二绝缘层112可以包括例如硅化合物和/或金属氧化物等。例如，第二绝缘层112可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第二绝缘层112可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

第二半导体层135设置在第二绝缘层112上。第二半导体层135可以设置在基体基底101的第一区域处(例如，设置在基体基底101的第一区域中或设置在基体基底101的第一区域上)。第二半导体层135可以包括氧化物(或由氧化物制成)。换句话说，第二半导体层135可以是氧化物半导体层。氧化物可以包括例如选自锌(zn)、铟(in)、镓(ga)、锡(sn)、镉(cd)、锗(ge)、铪(hf)和其任何合适的组合之中的至少一种的氧化物。例如，氧化物可以包括选自氧化铟镓锌(igzo)、氧化锌锡(zto)和氧化铟锡(ito)之中的至少一种。

第二半导体层135可以包括沟道区和源区/漏区，沟道区设置为在其厚度方向上与位于沟道区上(例如，上方)的顶栅电极(例如，第一顶栅电极或第一-第二栅电极)141叠置，并且源区/漏区设置在沟道区的相对侧(例如，沟道区的一侧和另一侧)处。与沟道区相比，源区/漏区可以包括载体离子，因此，源区/漏区的电阻可以低于沟道区的电阻。换句话说，可以掺杂有杂质(例如，并且可以具有对应的载体离子)的源区/漏区可以具有比可以不掺杂的沟道区的电阻低的电阻。

第二半导体层135可以是上面描述的第三晶体管t3和第四晶体管t4中的任一个的半导体层。

第三绝缘层113设置在第二半导体层135上。第三绝缘层113可以是具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第三绝缘层113可以包括例如硅化合物和/或金属氧化物等。例如，第三绝缘层113可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第三绝缘层113可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

第二导电层140设置在第三绝缘层113上。第二导电层140可以包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。第二导电层140可以是单层(例如，单膜)或多层结构(例如，多层膜)。

第二导电层140可以包括设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)的顶栅电极141以及设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的第二-第二栅电极(例如，第二顶栅电极)143。顶栅电极141和第二-第二栅电极143可以并发地(例如，同时地或在相同或基本上相同的工艺期间)形成，并且可以由相同或基本上相同的材料制成。

在设置在基体基底101的第一区域处(例如，第一区域中或第一区域上)的第三晶体管t3和第四晶体管t4的第二半导体层135中，沟道可以通过分别设置在第二半导体层135下方和上(例如，或上方)的底栅电极121和顶栅电极141而导通/截止。换句话说，在一些实施例中，第三晶体管t3和第四晶体管t4中的每个可以是双栅极型晶体管。

在一些实施例中，底栅电极121和顶栅电极141可以彼此电连接。换句话说，可以将同一扫描信号施加(或供应)到底栅电极121和顶栅电极141，并且可以基于同一对应的扫描信号来控制第三晶体管t3和第四晶体管t4中的每个的导通/截止方法。

另一方面，设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的第二-第一栅电极123和第二-第二栅电极143可以形成互电容器。换句话说，第二-第一栅电极123和第二-第二栅电极143可以是存储电容器cst的第一电极和第二电极。

第四绝缘层114设置在第二导电层140上。第四绝缘层114可以是具有层间绝缘功能的层间绝缘层(例如，层间绝缘膜)。第四绝缘层114可以包括例如硅化合物和/或金属氧化物等。例如，第四绝缘层114可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第四绝缘层114可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

第四绝缘层114的厚度可以大于上面描述的第一绝缘层111的厚度。第一绝缘层111至第三绝缘层113可以形成为在整个表面上具有彼此相同或基本上相同的厚度，并且可以共形地反映下台阶部分。与第一绝缘层111至第三绝缘层113不同，第四绝缘层114可以不共形地反映下部结构的台阶部分。因此，第四绝缘层114可以提供平坦的或基本上平坦的表面，以使得将要设置在其上的第三导电层150是平坦的或基本上平坦的。

另一方面，缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114可以不设置在弯曲区域ba处(例如，不设置在弯曲区域ba中或不设置在弯曲区域ba上)。因为缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114不设置在弯曲区域ba处(例如，不设置在弯曲区域ba中或不设置在弯曲区域ba上)，所以基体基底101的上表面可以在弯曲区域ba处被暴露。例如，第五接触孔cnt5(或过孔)可以进一步形成为在弯曲区域ba处(例如，在弯曲区域ba中或在弯曲区域ba上)延伸通过(例如，穿过)缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114，以暴露基体基底101的上表面。缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114的侧表面可以在弯曲区域ba处(例如，在弯曲区域ba中或在弯曲区域ba上)被暴露。缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114的所暴露的侧表面可以布置为彼此堆叠的结构，但是本公开不限于此。

第五接触孔cnt5(或过孔)可以在形成第一接触孔cnt1至第四接触孔cnt4的工艺期间形成，这将在下面更详细地描述。例如，第五接触孔cnt5可以与第一接触孔cnt1至第四接触孔cnt4并发地(例如，同时地或在相同或基本上相同的工艺期间)形成。

因此，当上面描述的显示装置1在弯曲区域ba处(例如，在弯曲区域ba中或在弯曲区域ba上)弯曲时，可以减小或防止弯曲应力。

弯曲过孔层via0可以设置在第五接触孔cnt5(或过孔)处(例如，设置在第五接触孔cnt5中或设置在第五接触孔cnt5上)。弯曲过孔层via0可以设置在非显示区域na处(例如，设置在非显示区域na中或设置在非显示区域na上)的第四绝缘层114上，并且可以设置在弯曲区域ba处(例如，在弯曲区域ba中或在弯曲区域ba上)的缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114的所暴露的侧表面上。弯曲过孔层via0可以与基体基底101的所暴露的上表面接触(例如，直接接触)。

弯曲过孔层via0可以包括无机绝缘材料或有机绝缘材料(以诸如聚丙烯酸酯类树脂、环氧树脂、酚醛树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂或苯并环丁烯(bcb)为例)。弯曲过孔层via0可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

第三导电层150设置在第四绝缘层114上。第三导电层150可以包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。第三导电层150可以是单层(例如，单膜)或多层结构(例如，多层膜)。

第三导电层150可以包括设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)的第一源电极151和第一漏电极153以及设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的第二源电极155和第二漏电极157。

第一源电极151和第一漏电极153可以连接到第二半导体层135的源区/漏区，第二源电极155和第二漏电极157可以连接到第一半导体层105的源区/漏区。

第一源电极151和第一漏电极153可以分别通过第一接触孔cnt1和第二接触孔cnt2连接到第二半导体层135的源区/漏区。第一接触孔cnt1和第二接触孔cnt2中的每个可以设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)，并且可以延伸通过(例如，穿过)第四绝缘层114和第三绝缘层113。

第二源电极155和第二漏电极157可以分别通过第三接触孔cnt3和第四接触孔cnt4连接到第一半导体层105的源区/漏区。第三接触孔cnt3和第四接触孔cnt4中的每个可以设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)，并且可以在其厚度方向上延伸通过(例如，穿过)第四绝缘层114至第一绝缘层111。

第三导电层150还可以包括在非显示区域na处(例如，在非显示区域na中或在非显示区域na上)的连接电极159，并且连接电极159可以设置在非显示区域na的弯曲区域ba处(例如，设置在非显示区域na的弯曲区域ba中或设置在非显示区域na的弯曲区域ba上)。连接电极159可以连接到上面描述的像素10的扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n、数据线dl1至dlm或电力电压供应线，并且可以连接到面板垫区域p_pa以限定(例如，形成)显示面板100的垫。

连接电极159可以以与第一源电极151和第一漏电极153的方式相同或基本上相同的方式(例如，方法和/或工艺)形成，并且可以由与第一源电极151和第一漏电极153的材料相同或基本上相同的材料制成。

第一过孔层via1设置在第三导电层150上。第一过孔层via1可以设置在显示区域da和非显示区域na处(例如，设置在显示区域da和非显示区域na中或设置在显示区域da和非显示区域na上)。

第一过孔层via1可以包括无机绝缘材料或有机绝缘材料(以诸如聚丙烯酸酯类树脂、环氧树脂、酚醛树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂或bcb为例)。第一过孔层via1可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

像素电极ano设置在第一过孔层via1上。像素电极ano可以是阳极。像素电极ano可以通过延伸通过(例如，穿过)第一过孔层via1的第六接触孔cnt6电连接到第二源电极155或第二漏电极157。在一些实施例中，像素电极ano可以通过第六接触孔cnt6连接(例如，直接连接)到第二源电极155或第二漏电极157，而不连接到连接电极(例如，中间连接电极)等。

像素电极ano可以针对每个像素10单独地设置。

堤层bank可以设置在像素电极ano上。堤层bank可以部分地暴露像素电极ano。堤层bank可以包括有机绝缘材料或无机绝缘材料(或由有机绝缘材料或无机绝缘材料制成)。例如，堤层bank可以包括选自光致抗蚀剂、聚酰亚胺类树脂、丙烯酸类树脂、硅化合物和聚丙烯酸类树脂之中的至少一种(或由选自光致抗蚀剂、聚酰亚胺类树脂、丙烯酸类树脂、硅化合物和聚丙烯酸类树脂之中的至少一种制成)。

有机层el可以设置在像素电极ano的上表面上并且设置在堤层bank的开口处(例如，设置在堤层bank的开口中或设置在堤层bank的开口上)。阴极cat设置在有机层el和堤层bank上。阴极cat可以是设置在多个像素10上的共电极。

像素电极ano、有机层el和阴极cat可以限定(例如，形成或构成)有机发光元件(或称为有机发光二极管)oled。

薄膜封装层170设置在阴极cat上。薄膜封装层170可以覆盖有机发光元件oled。薄膜封装层170可以具有其中无机层(例如，无机膜)和有机层(例如，有机膜)交替堆叠的堆叠结构(例如，可以是其中无机层(例如，无机膜)和有机层(例如，有机膜)交替堆叠的堆叠膜)。例如，薄膜封装层170可以包括彼此堆叠(例如，彼此顺序堆叠)的第一封装无机层(例如，第一封装无机膜)171、封装有机层(例如，封装有机膜)172和第二封装无机层(例如，第二封装无机膜)173。

在根据一个或更多个示例性实施例的显示装置1中，第一区域的底栅电极121和第二区域的第二-第一栅电极123可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层上)。底栅电极121和第二-第一栅电极123可以使用同一掩模而不使用不同的掩模并发地(例如，同时地或在相同或基本上相同的工艺期间)形成，从而减少掩模的数量。

此外，第一区域的底栅电极121和第二区域的第二-第一栅电极123可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层上)，从而减小显示装置1的厚度(例如，整体厚度)。

此外，第一区域的顶栅电极141和第二区域的第二-第二栅电极143可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层上)。第一区域的顶栅电极141和第二区域的第二-第二栅电极143可以使用同一掩模而不使用不同的掩模并发地(例如，同时地或在相同或基本上相同的工艺期间)形成，从而减少掩模的数量。

此外，第一区域的顶栅电极141和第二区域的第二-第二栅电极143可以设置在相同或基本上相同的层处(例如，设置在相同或基本上相同的层上)，从而减小显示装置1的厚度(例如，整体厚度)。

在下文中，将描述制造根据示例性实施例的显示装置1的方法。在以下示例性实施例中，相同的附图符号用于表示与上面描述的一个或更多个示例性实施例的组件相同或基本上相同的组件，因此，可以不重复或可以简化其多余的描述。

图6是示出制造根据示例性实施例的显示装置的方法的一部分的流程图。图7至图21是示出制造根据示例性实施例的显示装置的方法的制造工艺的剖视图。

参照图6和图7以及参照图5，提供基体基底101(s10)。基体基底101具有限定在其上的显示区域da和非显示区域na，显示区域da包括第一区域和第二区域，非显示区域na设置为在显示区域da周围(例如，设置为在显示区域da的外围周围)。在第二区域处(例如，在第二区域中或在第二区域上)设置第一半导体层105(s15)。

上面已经描述了基体基底101的结构材料，因此，可以不重复其多余的描述。

提供基体基底101的操作s10可以进一步包括在操作s15之前将缓冲层102和阻挡层103堆叠(例如，顺序堆叠)在基体基底101上，在其之后，在操作s15将第一半导体层105设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)。

缓冲层102可以防止或基本上防止杂质离子的扩散，防止或基本上防止湿气和/或环境空气的渗透，并且/或者提供平坦化的表面(例如，执行表面平坦化功能)。缓冲层102可以包括例如氮化硅、氧化硅和/或氮氧化硅等。然而，本公开不限于此，并且可以根据(例如，取决于或基于)基体基底101的类型和/或工艺条件等省略缓冲层102。

阻挡层103可以包括选自氮化硅、氧化硅和氮氧化硅之中的至少一种(或由选自氮化硅、氧化硅和氮氧化硅之中的至少一种制成)。然而，本公开不限于此，并且可以根据(例如，取决于或基于)基体基底101的类型和/或工艺条件等省略阻挡层103。

在缓冲层102和阻挡层103堆叠(例如，顺序堆叠)在基体基底101上之后，在操作s15，可以在阻挡层103上形成第一半导体层105。可以在基体基底101的第二区域处设置(例如，在基体基底101的第二区域中设置或在基体基底101的第二区域上设置)第一半导体层105。

第一半导体层105可以包括非晶硅和/或多晶硅等(或由非晶硅和/或多晶硅等制成)。在这种情况下，可以通过使非晶硅结晶来形成多晶硅。使非晶硅结晶的方法可以包括各种合适的方法(以诸如rta、spc、ela、mic、milc、sls等为例)。

第一半导体层105可以包括沟道区和源区/漏区，沟道区设置为在其厚度方向上与在沟道区上(例如，或上方)的第二-第一栅电极123叠置，源区/漏区设置在沟道区的相对侧(例如，沟道区的一侧和另一侧)处。与沟道区相比，源区/漏区可以包括载体离子，因此，源区/漏区的电阻可以低于沟道区的电阻。

第一半导体层105可以是上面描述的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的任一个的半导体层。

参照图6和图8以及参照图5，在第一半导体层105上形成第一绝缘层111(s20)。

第一绝缘层111可以是具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第一绝缘层111可以包括例如硅化合物和/或金属氧化物等。例如，第一绝缘层111可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第一绝缘层111可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图6和图9以及参照图5，在第一区域处(例如，在第一区域中或在第一区域上)在第一绝缘层111上形成底栅电极121，并且在第二区域处(例如，在第二区域中或在第二区域上)在第一绝缘层111上形成第二-第一栅电极123(s30)。可以并发地(例如，同时地或在相同或基本上相同的工艺期间)形成底栅电极121和第二-第一栅电极123。

底栅电极121和第二-第一栅电极123可以使用同一掩模形成(例如，并发地形成)，并且可以由相同或基本上相同的材料制成。

底栅电极121和第二-第一栅电极123可以包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。底栅电极121和第二-第一栅电极123中的每个可以是单层(例如，单膜)或多层结构(例如，多层膜)。

底栅电极121可以包括(或者可以是)下光屏蔽图案。例如，底栅电极121可以用于防止或基本上防止从显示面板100的下部分入射的光进入设置在其上的第二半导体层135。

参照图6和图10以及参照图5，在底栅电极121和第二-第一栅电极123上形成第二绝缘层112(s40)。

第二绝缘层112可以包括(或者可以是)具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第二绝缘层112可以包括例如硅化合物和/或金属氧化物等。例如，第二绝缘层112可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第二绝缘层112可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图6和图11以及参照图5，在第一区域处(例如，在第一区域中或在第一区域上)在第二绝缘层112上形成第二半导体层135(s50)。

可以在基体基底101的第一区域处(例如，在基体基底101的第一区域中或在基体基底101的第一区域上)设置第二半导体层135。第二半导体层135可以包括氧化物(或由氧化物制成)。换句话说，第二半导体层135可以是氧化物半导体层。氧化物可以包括例如选自igzo、zto和ito之中的至少一种。

第二半导体层135可以包括沟道区和源区/漏区，沟道区设置为在其厚度方向上与在沟道区上(例如，或上方)的顶栅电极141叠置，源区/漏区设置在沟道区的相对侧(例如，沟道区的一侧和另一侧)处。与沟道区相比，源区/漏区可以包括载体离子，因此，源区/漏区的电阻可以低于沟道区的电阻。

第二半导体层135可以是上面描述的第三晶体管t3和第四晶体管t4中的任一个的半导体层。

参照图6和图12以及参照图5，在第二半导体层135上形成第三绝缘层113(s60)。

第三绝缘层113可以包括(或者可以是)具有栅极绝缘功能的栅极绝缘层(例如，栅极绝缘膜)。第三绝缘层113可以包括例如硅化合物和/或金属氧化物等。例如，第三绝缘层113可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第三绝缘层113可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图6和图13以及参照图5，在第一区域处(例如，在第一区域中或在第一区域上)在第三绝缘层113上形成顶栅电极141，并且在第二区域处(例如，在第二区域中或在第二区域上)在第三绝缘层113上形成第二-第二栅电极143(s70)。

顶栅电极141和第二-第二栅电极143可以使用同一掩模并发地形成，并且可以由相同或基本上相同的材料制成。

顶栅电极141和第二-第二栅电极143可以包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。顶栅电极141和第二-第二栅电极143中的每个可以是单层(例如，单膜)或多层结构(例如，多层膜)。

在设置在基体基底101的第一区域处(例如，第一区域中或第一区域上)的第三晶体管t3和/或第四晶体管t4的第二半导体层135中，沟道可以通过分别设置在第二半导体层135下方和上方(例如，或上)的底栅电极121和顶栅电极141而导通/截止。例如，第三晶体管t3和第四晶体管t4中的每个可以是双栅极型晶体管。

在一些实施例中，底栅电极121和顶栅电极141可以彼此电连接。例如，可以向底栅电极121和顶栅电极141供应(或施加)同一扫描信号，并且可以基于同一扫描信号来控制第三晶体管t3和第四晶体管t4的导通/截止方法。

另一方面，设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的第二-第一栅电极123和第二-第二栅电极143可以形成互电容器。例如，第二-第一栅电极123和第二-第二栅电极143可以是存储电容器cst的第一电极和第二电极。

参照图6和图14以及参照图5，在顶栅电极141和第二-第二栅电极143上形成第四绝缘层114(s80)。

第四绝缘层114可以是具有层间绝缘功能的层间绝缘层(例如，层间绝缘膜)。第四绝缘层114可以包括例如硅化合物和/或金属氧化物等。例如，第四绝缘层114可以包括可以单独使用或以彼此任何合适的组合使用的氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆和/或氧化钛等。第四绝缘层114可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图6和图15以及参照图5，形成上面参照图5描述的第一接触孔cnt1至第五接触孔cnt5(或过孔)。例如，可以在操作s80与操作s90之间形成第一接触孔cnt1至第五接触孔cnt5，这将在下面更详细地描述。

第一接触孔cnt1和第二接触孔cnt2中的每个可以设置在第一区域处(例如，设置在第一区域中或设置在第一区域上)，并且可以延伸通过(例如，穿过)第四绝缘层114和第三绝缘层113。

可以在与形成第五接触孔cnt5(或过孔)的操作相同或基本上相同的工艺期间执行形成第一接触孔cnt1至第四接触孔cnt4的操作。

第三接触孔cnt3和第四接触孔cnt4中的每个可以设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)，并且可以在其厚度方向上延伸通过(例如，穿过)第四绝缘层114至第一绝缘层111中的每个。

第五接触孔cnt5可以设置在弯曲区域ba处(例如，设置在弯曲区域ba中或设置在弯曲区域ba上)，并且可以在其厚度方向上延伸通过(例如，顺序穿过)第四绝缘层114至缓冲层102中的每个。第五接触孔cnt5可以暴露基体基底101的上表面。

参照图6和图16以及参照图5，在第五接触孔cnt5中形成弯曲过孔层via0。例如，可以在形成第一接触孔cnt1至第五接触孔cnt5之后，在操作s80与操作s90之间形成弯曲过孔层via0。

可以在非显示区域na处(例如，在非显示区域na中或在非显示区域na上)在第四绝缘层114上设置弯曲过孔层via0，并且可以在弯曲区域ba处(例如，在弯曲区域ba中或在弯曲区域ba上)在缓冲层102、阻挡层103和第一绝缘层111至第四绝缘层114的所暴露的侧表面上设置弯曲过孔层via0。弯曲过孔层via0可以形成为与基体基底101的所暴露的上表面接触(例如，直接接触)。

弯曲过孔层via0可以包括无机绝缘材料或有机绝缘材料(以诸如聚丙烯酸酯类树脂、环氧树脂、酚醛树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂或bcb为例)。弯曲过孔层via0可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图6和图17以及参照图5，第一源电极151和第一漏电极153分别通过第一接触孔cnt1和第二接触孔cnt2连接到第二半导体层135，并且第二源电极155和第二漏电极157分别通过第三接触孔cnt3和第四接触孔cnt4连接到第一半导体层105，第一源电极151、第一漏电极153、第二源电极155和第二漏电极157形成在第四绝缘层114上，并且连接电极159形成在弯曲过孔层via0上(s90)。

第一源电极151和第一漏电极153、第二源电极155和第二漏电极157以及连接电极159可以均包括例如选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至少一种金属。可以使用同一掩模由相同或基本上相同的材料形成(例如，并发地形成)第一源电极151和第一漏电极153、第二源电极155和第二漏电极157以及连接电极159。第一源电极151和第一漏电极153、第二源电极155和第二漏电极157以及连接电极159可以均是单层(例如，单膜)或多层结构(例如，多层膜)。

参照图5和图18，在第一源电极151和第一漏电极153、第二源电极155和第二漏电极157以及连接电极159上形成第一过孔层via1。

可以在显示区域da和非显示区域na处(例如，在显示区域da和非显示区域na中或在显示区域da和非显示区域na上)设置第一过孔层via1。

第一过孔层via1可以包括无机绝缘材料或有机绝缘材料(以诸如聚丙烯酸酯类树脂、环氧树脂、酚醛树脂、聚酰胺类树脂、聚酰亚胺类树脂、不饱和聚酯类树脂、聚苯醚类树脂、聚苯硫醚类树脂或bcb为例)。第一过孔层via1可以是单层(例如，单膜)或包括不同材料的堆叠结构(例如，堆叠膜)的多层结构(例如，多层膜)。

参照图5和图19，形成延伸通过(例如，穿过)第一过孔层via1的第六接触孔cnt6。

第六接触孔cnt6可以形成为延伸通过(例如，穿过)第一过孔层via1以暴露第二源电极155的上表面或第二漏电极157的上表面。

参照图5和图20，在第一过孔层via1上形成像素电极ano。

像素电极ano可以是阳极。像素电极ano可以形成为通过延伸通过(例如，穿过)第一过孔层via1的第六接触孔cnt6电连接到第二源电极155或第二漏电极157。像素电极ano可以形成为通过第六接触孔cnt6连接(例如，直接连接)到第二源电极155或第二漏电极157，而不连接到(例如，不经过)连接电极(例如，中间连接电极)等。可以针对每个像素10单独地形成像素电极ano。

参照图5和图21，在像素电极ano上形成堤层bank。堤层bank可以形成为部分地暴露像素电极ano。堤层bank可以包括有机绝缘材料或无机绝缘材料(例如，由有机绝缘材料或无机绝缘材料制成)。例如，堤层bank可以由选自光致抗蚀剂、聚酰亚胺类树脂、丙烯酸类树脂、硅化合物和聚丙烯酸类树脂中的至少一种制成。

可以在被堤层bank暴露的像素电极ano上形成有机层el，可以在有机层el的表面和堤层bank的表面(例如，在有机层el的整个表面和堤层bank的整个表面)上形成阴极cat。阴极cat可以是针对多个像素10设置的共电极。

可以在阴极cat上设置薄膜封装层170。薄膜封装层170可以具有其中无机层(例如，无机膜)和有机层(例如，有机膜)交替堆叠的堆叠结构(例如，可以是其中无机层(例如，无机膜)和有机层(例如，有机膜)交替堆叠的堆叠膜)。例如，薄膜封装层170可以包括彼此堆叠(例如，彼此顺序堆叠)的第一封装无机层(例如，第一封装无机膜)171、封装有机层(例如，封装有机膜)172和第二封装无机层(例如，第二封装无机膜)173。

在下文中，将描述根据一个或更多个其它示例性实施例的显示装置。在以下示例性实施例中，相同的附图符号表示与上面描述的一个或更多个示例性实施例的组件相同或基本上相同的组件，因此，可以不重复或可以简化其多余的描述。

图22示出了示出根据另一示例性实施例的显示装置的剖视图。例如，图22示出了根据另一示例性实施例的沿着图3的线v-v'和线vi-vi'截取的剖视图。

参照图22，根据本示例性实施例的显示装置2与根据上面描述的一个或更多个示例性实施例的显示装置1的不同之处在于：显示装置2还包括在第二区域处(例如，在第二区域中或在第二区域上)设置在第二绝缘层112与第三绝缘层113之间的盖导电图案cap，并且省略了第二-第二栅电极143。

更详细地，显示装置2还可以包括在第二区域处(例如，在第二区域中或在第二区域上)设置在第二绝缘层112与第三绝缘层113之间的盖导电图案cap。在根据本示例性实施例的显示装置2中，可以省略第二-第二栅电极143。

电容器可以由盖导电图案cap和第二-第一栅电极123形成，第二绝缘层112设置在盖导电图案cap与第二-第一栅电极123之间。

盖导电图案cap设置在与第二半导体层135的层相同或基本上相同的层上，并且可以通过与第二半导体层135的工艺相同或基本上相同的工艺形成。盖导电图案cap可以包括与第二半导体层135的材料相同或基本上相同的材料(或者由与第二半导体层135的材料相同或基本上相同的材料制成)。

就制造方法而言，在第一区域处(例如，在第一区域中或在第一区域上)在第二绝缘层112上形成第二半导体层135的操作可以进一步包括在第二区域处(例如，在第二区域中或在第二区域上)在第二绝缘层112上形成盖导电图案cap。可以并发地执行在第一区域处(例如，在第一区域中或在第一区域上)在第二绝缘层112上形成第二半导体层135的操作和在第二区域处(例如，在第二区域中或在第二区域上)在第二绝缘层112上形成盖导电图案cap的操作。

根据本示例性实施例的显示装置2还可以包括在第二区域处(例如，在第二区域中或在第二区域上)设置在第二绝缘层112与第三绝缘层113之间的盖导电图案cap，从而增加设置在第二区域处(例如，设置在第二区域中或设置在第二区域上)的驱动晶体管(例如，第一晶体管t1)的电容。更详细地，根据本示例性实施例，可以设置盖导电图案cap和第二-第一栅电极123，且第二绝缘层112设置在盖导电图案cap与第二-第一栅电极123之间。另一方面，在根据上面描述的示例性实施例中的一个或更多个的显示装置1中，可以设置第二-第二栅电极143和第二-第一栅电极123，且第二绝缘层112和第三绝缘层113设置在第二-第二栅电极143与第二-第一栅电极123之间。换句话说，根据本示例性实施例，当与上面描述的显示装置1的第二-第二栅电极143与第二-第一栅电极123之间的距离相比时，盖导电图案cap与第二-第一栅电极123之间的距离可以减小。电容可能会受到导体之间的相对面积和间隔距离的影响。如在本示例性实施例中，盖导电图案cap与第二-第一栅电极123之间的间隔距离可以减小，使得第一晶体管t1的电容(例如，整体电容)可以增大。

图23示出了示出根据又一示例性实施例的显示装置的剖视图。例如，图23示出了根据又一示例性实施例的沿着图3的线v-v'和线vi-vi'截取的剖视图。

参照图23，根据本示例性实施例的显示装置3与图5的显示装置1的不同之处在于：显示装置3还包括在第二区域处(例如，在第二区域中或在第二区域上)设置在第二绝缘层112与第三绝缘层113之间的盖导电图案cap。

电容器(例如，第一电容器)可以由盖导电图案cap和第二-第一栅电极123形成，第二绝缘层112设置在盖导电图案cap与第二-第一栅电极123之间。电容器(例如，第二电容器)可以由盖导电图案cap和第二-第二栅电极143形成，第三绝缘层113设置在盖导电图案cap与第二-第二栅电极143之间。

已经参照图22描述了盖导电图案cap，因此，可以不重复其多余的描述。

在根据本示例性实施例的显示装置3中，电容器可以由盖导电图案cap和第二-第一栅电极123形成，第二绝缘层112设置在盖导电图案cap与第二-第一栅电极123之间，并且电容器可以由盖导电图案cap和第二-第二栅电极143形成，第三绝缘层113设置在盖导电图案cap与第二-第二栅电极143之间，从而增加第一晶体管t1的电容。

根据显示装置和制造显示装置的方法的一个或更多个示例性实施例，可以减少掩模的数量，从而降低工艺成本并提高工艺效率。

然而，在此描述的本公开的方面和特征不受限(或限制)于在此阐述的示例性实施例，并且其它方面和特征可以被包括在本公开的精神和范围内。

尽管已经参照附图描述了本公开的一个或更多个示例性实施例，但是应该理解的是，在此所描述的实施例应该仅以描述性的含义来考虑，而不是出于限制的目的。因此，本公开所属领域的技术人员将理解的是，在不脱离如由权利要求及其等同物限定的本公开的精神和范围的情况下，可以在此在形式上和细节上进行各种改变。