一种具有外延插入层的LED芯片及其制作方法与流程

本发明涉及led技术领域，更具体地说，涉及一种具有外延插入层的led芯片及其制作方法。

背景技术：

gan作为第三代半导体材料，其应用非常广泛，比如固体照明、液晶显示背光源和汽车灯等。

众所周知，对于led发光效率的提升是业内人士追求的永恒目标。然而，首先ingan/gan的led由于晶格失配比较大，导致极化效应比较强，使电子和空穴的波函数空间分离，减少电子空穴的复合几率，进而减少发光效率。其次，由于空穴的迁移率远低于电子的迁移率，因此空穴在量子阱中的迁移扩散长度有限，也是限制led光效的主要因素。最后，随着注入电流的增加，光效显著降低，也就是说所谓的“droop”效应，也是限制led光效的主要因素。

近年来，由td引起的v型坑(v-pits)，可以有效的改善led的光效。众所周知，存在v-pits的mqw结构，在(10-11)方向形成的半极性mqw结构，可以增加led的出光面积，同时增加了空穴注入量子阱的通道，可以增加空穴的扩散长度，提高发光效率。

但是，v-pits在提高光效的同时也会带来负面影响，比如，v-pits尖端的穿透位错容易导致漏电，以及载流子容易在穿透位错内发生非辐射复合，进而影响光效。

技术实现要素：

有鉴于此，为解决上述问题，本发明提供一种具有外延插入层的led芯片及其制作方法，技术方案如下：

一种具有外延插入层的led芯片，所述led芯片包括：

衬底；

在所述衬底上以第一方向依次设置的n型半导体层、低掺n型氮化镓层、浅阱层、多量子阱层和p型半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述n型半导体层；

设置在所述低掺n型氮化镓层和所述浅阱层之间的外延插入层。

可选的，在上述led芯片中，所述外延插入层为高阻层。

可选的，在上述led芯片中，所述外延插入层的表面为粗糙面。

可选的，在上述led芯片中，所述外延插入层为非掺杂的氮化镓层。

可选的，在上述led芯片中，所述外延插入层为gan/aln或gan/algan组成的超晶格结构；

其中，al组分为0.005-0.01。

可选的，在上述led芯片中，所述外延插入层为生长速率不同的多层非掺杂的gan交叠结构；

或，生长速率不同的多层gan/algan交叠结构；

或，生长速率不同的多层gan/aln交叠结构。

可选的，在上述led芯片中，所述外延插入层的生长温度为700℃-900℃。

可选的，在上述led芯片中，所述外延插入层的生长速率为0.3μm/h-1μm/h。

可选的，在上述led芯片中，所述外延插入层的厚度为2nm-30nm。

一种具有外延插入层的led芯片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上以第一方向依次生长n型半导体层、低掺n型氮化镓层、外延插入层、浅阱层、多量子阱层和p型半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述n型半导体层。

相较于现有技术，本发明实现的有益效果为：

本发明提供的一种具有外延插入层的led芯片包括：衬底；在所述衬底上以第一方向依次设置的n型半导体层、低掺n型氮化镓层、浅阱层、多量子阱层和p型半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述n型半导体层；设置在所述低掺n型氮化镓层和所述浅阱层之间的外延插入层。即，该外延插入层位于v-pits的尖端位置，一方面可以控制v-pits的的密度和大小，对v-pits起到调制作用，减少载流子的非辐射复合，提高内量子效率；另一方面可以增加v-pits尖端处的阻抗，减少穿透位错处电子的击穿，减少漏电，提高led芯片的电性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种具有外延插入层的led芯片的结构示意图；

图2为本发明实施例提供的另一种具有外延插入层的led芯片的结构示意图；

图3为本发明实施例提供的一种具有外延插入层的led芯片的制作方法的流程示意图；

图4为本发明实施例提供的一种led芯片的ir电性示意图；

图5为本发明实施例提供的一种led芯片在不同电流密度下的亮度示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图1，图1为本发明实施例提供的一种具有外延插入层的led芯片的结构示意图。

所述led芯片包括：

衬底11。

在所述衬底11上以第一方向依次设置的n型半导体层12、低掺n型氮化镓层13、浅阱层15、多量子阱层16和p型半导体层17，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述n型半导体层12。

设置在所述低掺n型氮化镓层13和所述浅阱层15之间的外延插入层14。

其中，所述低掺n型氮化镓层13又称为ld层，所述浅阱层15又称为sl层。

在该实施例中，通过将该外延插入层14置于v-pits的尖端位置，一方面可以控制v-pits的的密度和大小，对v-pits起到调制作用，减少载流子的非辐射复合，提高内量子效率；另一方面可以增加v-pits尖端处的阻抗，减少穿透位错处电子的击穿，减少漏电，提高led芯片的电性能。

可选的，所述n型半导体层12为n型氮化镓层。

可选的，所述p型半导体层17为p型氮化镓层。

可选的，参考图2，图2为本发明实施例提供的另一种具有外延插入层的led芯片的结构示意图。

所述led芯片还包括：

在所述第一方向上，依次设置在所述衬底11和所述n型半导体层12之间的缓冲层18和u型氮化镓层19。

其中，所述u型氮化镓层19用于调节所述n型半导体层12和所述衬底11之间的晶格失配。

进一步的，基于本发明上述实施例，所述外延插入层14为高阻层。

在该实施例中，将所述外延插入层14设置为高阻层，可以增加v-pits尖端处的阻抗，减少穿透位错处电子的击穿，减少漏电，提高led芯片的电性能。

进一步的，基于本发明上述实施例，所述外延插入层14的表面为粗糙面。

具体的，所述外延插入层14相邻所述浅阱层15的表面为粗糙面。

在该实施例中，由于所述外延插入层14相邻所述浅阱层15的表面为粗糙面，因此，可以改变led芯片的出光角度，提高外量子效率。

进一步的，基于本发明上述实施例，所述外延插入层14为非掺杂的氮化镓层。

在该实施例中，所述外延层插入层14可以为单独的一层非掺杂的氮化镓层，也可以为多层非掺杂的氮化镓层的叠层结构。

进一步的，基于本发明上述实施例，所述外延插入层14为gan/aln或gan/algan组成的超晶格结构。

其中，al组分为0.005-0.01。

在该实施例中，gan层相邻所述低掺n型氮化镓层13。

进一步的，基于本发明上述实施例，所述外延插入层14为生长速率不同的多层非掺杂的gan交叠结构。

或，生长速率不同的多层gan/algan交叠结构。

或，生长速率不同的多层gan/aln交叠结构。

在该实施例中，通过控制生长速率使形成的外延插入层14可以控制v-pits的大小和密度，对v-pits起到调制作用，减少载流子的非辐射复合，提高内量子效率。

进一步的，基于本发明上述实施例，所述外延插入层14的生长温度为700℃-900℃。

在该实施例中，所述外延插入层14的生长温度为730℃或810℃或867℃等。

进一步的，基于本发明上述实施例，所述外延插入层14的生长速率为0.3μm/h-1μm/h。

在该实施例中，所述外延插入层14的生长速率为0.5μm/h或0.7μm/h或0.9μm/h等。

进一步的，基于本发明上述实施例，所述外延插入层14的厚度为2nm-30nm。

在该实施例中，所述外延插入层14的厚度为9nm或10nm或16nm或23nm或27nm等。

进一步的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种具有外延插入层的led芯片的制作方法，参考图3，图3为本发明实施例提供的一种具有外延插入层的led芯片的制作方法的流程示意图。

所述制作方法包括：

s101：提供一衬底11。

在该步骤中，所述衬底11包括但不限定于pss镀aln的衬底或蓝宝石衬底等。

s102：在所述衬底11上以第一方向依次生长n型半导体层12、低掺n型氮化镓层13、外延插入层14、浅阱层15、多量子阱层16和p型半导体层17，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述n型半导体层12。

在该步骤中，在生长所述n型半导体层12之前，还需在所述衬底11上沿所述第一方向，依次生长缓冲层18和u型氮化镓层19。

具体的，下面以几种不同的制作方式进行示例说明：

第一种led芯片制作方式，提供一种不包含外延层插入层的led芯片：

采用设备mocvd，所用的mo源有金属源、有三甲基镓tmga、三乙基镓tega、三甲基tmin、二茂镁(cp2mg)、三甲基铝(tmal)，tmga和tega作为ga源，气态源有硅烷(sih4)、氨气(nh3)、h2、n2，其中，nh3为n源，h2、n2为载气，n型和p型掺杂源分别是硅烷sih4和二茂镁cp2mg，使用pss镀aln衬底。

升温至1100℃，进行5min氢化处理，去除表面杂质等，起到衬底清理作用。

通入tmga，生长缓冲层，生长厚度为2nm，生长温度为800℃。

通入tmga，生长u型氮化镓层，生长厚度为2300nm，生长温度为1120℃。

通入tmga和sih4，生长n型半导体层(n型gan层)，生长厚度为2000nm，生长温度为1070℃，sih4的浓度为2e19/cm³。

通入tmga和sih4，生长低掺n型氮化镓层(ld层)，生长厚度为150nm，温度1070℃，sih4的浓度为4e17/cm³。

通入tega、tmin和sih4，生长多量子阱层，生长总厚度为140nm，其中阱的生长温度为770℃，垒的生长温度为880℃。

通入tmga、cp2mg，生长p型半导体层(p型gan层)，生长厚度为0.4μm，生长温度为950℃，mg的浓度为2e19/cm³。

第二种led芯片制作方式，提供一种包含外延层插入层的led芯片：

采用设备mocvd，所用的mo源有金属源、有三甲基镓tmga、三乙基镓tega、三甲基tmin、二茂镁(cp2mg)、三甲基铝(tmal)，tmga和tega作为ga源，气态源有硅烷(sih4)、氨气(nh3)、h2、n2，其中，nh3为n源，h2、n2为载气，n型和p型掺杂源分别是硅烷sih4和二茂镁cp2mg，使用pss镀aln衬底。

升温至1100℃，进行5min氢化处理，去除表面杂质等，起到衬底清理作用。

通入tmga，生长缓冲层，生长厚度为2nm，生长温度为800℃。

通入tmga，生长u型氮化镓层，生长厚度为2300nm，生长温度为1120℃。

通入tmga和sih4，生长n型半导体层(n型gan层)，生长厚度为2000nm，生长温度为1070℃，sih4的浓度为2e19/cm³。

通入tmga和sih4，生长低掺n型氮化镓层(ld层)，生长厚度为150nm，温度1070℃，sih4的浓度为4e17/cm³。

通入tega，生长外延插入层，生长温度为880℃(生长温度范围为700℃-900℃)，生长厚度为3nm(生长厚度范围为2nm-30nm)，生长时间为3min(生长时间范围为1min-8min)。

通入tega、tmin和sih4，生长多量子阱层，生长总厚度为140nm，其中阱的生长温度为770℃，垒的生长温度为880℃。

通入tmga、cp2mg，生长p型半导体层(p型gan层)，生长厚度为0.4μm，生长温度为950℃，mg的浓度为2e19/cm³。

具体的，参考图4，图4为本发明实施例提供的一种led芯片的ir电性示意图。第二种led芯片制作方式与第一种led芯片制作方式相比较，在加入外延插入层之后，led芯片的ir(漏电)良率得到显著提升，由于外延插入层结构为非掺的半导体，所以相对掺杂的半导体而言，阻抗较大，可提高电流扩展，减少穿透位错处电子的击穿，减少漏电，提高led芯片的电性能。

同时，在生产过程中发现，该外延插入层可以对v-pits的的密度和大小起到调制作用，减小因衬度图形尺寸带来的电性差异。

参考图5，图5为本发明实施例提供的一种led芯片在不同电流密度下的亮度示意图。

在加入外延插入层之后，led芯片的亮度得到了改善，通过表面afm照片显示，该外延插入层的表面会比较粗糙，可以改变led芯片的出光角度，减少光在led材料内的全反射，提高led芯片的外量子效率，另外该外延插入层置于v-pits的尖端位置，可以减少载流子的非辐射复合，提高内量子效率。

第三种led芯片制作方式，提供一种包含外延层插入层的led芯片：

采用设备mocvd，所用的mo源有金属源、有三甲基镓tmga、三乙基镓tega、三甲基tmin、二茂镁(cp2mg)、三甲基铝(tmal)，tmga和tega作为ga源，气态源有硅烷(sih4)、氨气(nh3)、h2、n2，其中，nh3为n源，h2、n2为载气，n型和p型掺杂源分别是硅烷sih4和二茂镁cp2mg，使用pss镀aln衬底。

升温至1100℃，进行5min氢化处理，去除表面杂质等，起到衬底清理作用。

通入tmga，生长缓冲层，生长厚度为2nm，生长温度为800℃。

通入tmga，生长u型氮化镓层，生长厚度为2300nm，生长温度为1120℃。

通入tmga和sih4，生长n型半导体层(n型gan层)，生长厚度为2000nm，生长温度为1070℃，sih4的浓度为2e19/cm³。

通入tmga和sih4，生长低掺n型氮化镓层(ld层)，生长厚度为150nm，温度1070℃，sih4的浓度为4e17/cm³。

通入tega，生长外延插入层，生长温度为880℃(生长温度范围为700℃-900℃)，生长厚度为5nm(生长厚度范围为2nm-30nm)，生长时间为3min(生长时间范围为1min-8min)。

通入tega、tmga、tmin和sih4，生长浅阱层(sl层)，总生长厚度为230um。

通入tega、tmin和sih4，生长多量子阱层，生长总厚度为140nm，其中阱的生长温度为770℃，垒的生长温度为880℃。

通入tmga、cp2mg，生长p型半导体层(p型gan层)，生长厚度为0.4μm，生长温度为950℃，mg的浓度为2e19/cm³。

具体的，通过对比第三种led芯片制作方式和第二种led芯片制作方式可知，将外延插入层的厚度加厚，可以使v-pits的密度变少，尺寸变小，由此可以根据此工艺调控v-pits的大小和密度，以满足实际需求。

第四种led芯片制作方式，提供一种包含外延层插入层的led芯片：

采用设备mocvd，所用的mo源有金属源、有三甲基镓tmga、三乙基镓tega、三甲基tmin、二茂镁(cp2mg)、三甲基铝(tmal)，tmga和tega作为ga源，气态源有硅烷(sih4)、氨气(nh3)、h2、n2，其中，nh3为n源，h2、n2为载气，n型和p型掺杂源分别是硅烷sih4和二茂镁cp2mg，使用pss镀aln衬底。

升温至1100℃，进行5min氢化处理，去除表面杂质等，起到衬底清理作用。

通入tmga，生长缓冲层，生长厚度为2nm，生长温度为800℃。

通入tmga，生长u型氮化镓层，生长厚度为2300nm，生长温度为1120℃。

通入tmga和sih4，生长n型半导体层(n型gan层)，生长厚度为2000nm，生长温度为1070℃，sih4的浓度为2e19/cm³。

通入tmga和sih4，生长低掺n型氮化镓层(ld层)，生长厚度为150nm，温度1070℃，sih4的浓度为4e17/cm³。

通入tega，生长外延插入层，生长温度为780℃(生长温度范围为700℃-900℃)，生长厚度为3nm(生长厚度范围为2nm-30nm)，生长时间为3min(生长时间范围为1min-8min)。

通入tega、tmga、tmin和sih4，生长浅阱层(sl层)，总生长厚度为230um。

通入tega、tmin和sih4，生长多量子阱层，生长总厚度为140nm，其中阱的生长温度为770℃，垒的生长温度为880℃。

通入tmga、cp2mg，生长p型半导体层(p型gan层)，生长厚度为0.4μm，生长温度为950℃，mg的浓度为2e19/cm³。

具体的，通过对比第四种led芯片制作方式和第二种led芯片制作方式可知，将外延插入层的生长温度降低，可以使外延插入层的表面更粗糙，可以使v-pits的密度变多，由此可以根据此工艺调控v-pits的密度和外延插入层的粗糙度，以满足实际需求。

以上对本发明所提供的一种具有外延插入层的led芯片及其制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。