形成图像传感器器件的方法与流程

1.本技术的实施例涉及一种形成图像传感器器件的方法。


背景技术：

2.本发明总体上涉及图像传感器器件，尤其涉及包括至少两种不同半导体材料的图像传感器器件及其形成方法。
3.在半导体工业内存在恒流驱动以提高性能并且减小诸如光检测器、二极管、发光二极管、晶体管、锁存器的半导体器件和许多其它半导体器件的成本。这种驱动产生对将一种类型的半导体器件集成至另一半导体工艺中的持续需求。
4.例如，在光检测器的阵列中，优势是使用通常具有低带隙的非硅半导体材料(例如，锗(ge)或其它iii
‑
v半导体材料)制成光检测器的相应的p
‑
n结和/或p
‑
i
‑
n结构。为了提高成本效益，期望将这种非硅材料集成至低成本大尺寸硅晶圆中以减小高性能非硅器件的成本。通过将非硅p
‑
n结和/或p
‑
i
‑
n结构集成至硅工艺中，可以使用标准的互补金属氧化物半导体(cmos)工艺制造系统中的其它电路(例如，图像传感器器件)。此外，当以共面方式制造非硅器件和硅cmos时，可以以与标准和低成本cmos工艺兼容的方式进行整个系统的互连和集成。


技术实现要素：

5.本技术的一些实施例提供了一种形成图像传感器器件的方法，包括：形成从衬底的正面延伸至衬底中的多个开口，所述衬底包括第一半导体材料，所述多个开口的每个具有基于曲线的底面；用第二半导体材料填充所述多个开口，所述第二半导体材料与所述第一半导体材料不同；以及使用所述第二半导体材料形成配置为分别感测所述多个开口中的光的多个像素。
6.本技术的另一些实施例提供了一种形成图像传感器器件的方法，包括：形成从硅衬底的正面延伸至所述硅衬底中的开口，所述开口具有基于边缘的侧壁和基于曲线的底面；用非硅半导体材料填充所述开口；以及在所述开口中形成像素，其中，所述像素配置为感测通过硅衬底的背面的光。
7.本技术的又一些实施例提供了一种形成图像传感器器件的方法，包括：从衬底的正面蚀刻所述衬底以形成第一子开口，所述衬底包括第一半导体材料；从所述正面蚀刻所述衬底，以形成与所述第一子开口对准的第二子开口，所述第一子开口深于但是窄于所述第二子开口；将所述第一子开口和所述第二子开口延伸至衬底中以形成具有基于曲线的底面的开口；在所述开口中外延生长第二半导体材料，所述第二半导体材料与所述第一半导体材料不同；以及使用填充在所述开口中的所述第二半导体材料形成p
‑
n结，其中，所述像素配置为感测通过所述衬底的背面的光，所述背面与所述正面相对。
8.图说明
9.当结合图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，
根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
10.图1示出了根据一些实施例的用于制成图像传感器器件的示例性方法的流程图。
11.图2、图3、图4、图5、图6、图7、图8、图9、图10和图11示出了根据一些实施例的在各个制造阶段期间通过图1的方法制成的示例性图像传感器器件的截面图。
12.图12示出了根据一些实施例的在各个制造阶段中的一个期间通过图1的方法的至少一些操作制成的的另一示例性图像传感器器件的截面图。
13.图13示出了根据一些实施例的在各个制造阶段中的一个期间通过图1的方法的至少一些操作制成的的又一示例性图像传感器器件的截面图。
具体实施方式
14.以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
15.而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
16.术语“约”和“基本”可以表示在值的5％内变化(例如，值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)的给定量的值。
17.虽然通过将非硅半导体材料(和对应的结构/组件)集成至硅晶圆中可以显著提高半导体器件的性能，但是使用这种“不同的”半导体材料(通常称为“异质结构”)的组合制造的半导体器件的实用性取决于所得结构的质量。例如，在多种半导体器件和工艺中，通常期望低水平的位错缺陷，因为位错缺陷使原本为整体的晶体结构分开，并且在电和光性能中引入不希望的和突然的变化，这进而导致性能有限甚至不佳。此外，这种位错缺陷可以降低器件材料的物理性能，并且可以导致器件过早失效。
18.由于两种材料不同的晶格尺寸，这些位错缺陷通常出现在努力在不同类型的材料(异质结构)的衬底上外延生长一种晶体材料中。开始衬底和随后的层之间的晶格失配在材料沉积期间(在半导体衬底和/或层中产生位错缺陷)产生应力。
19.通常，失配位错在失配界面处形成，以减轻失配应变。许多失配位错具有在表面处终止的垂直分量(称为“螺纹段”)。这些螺纹段继续穿过随后添加至异质结构的所有半导体层。此外，螺纹位错缺陷可以出现在与衬底本身包含位错的下面衬底相同的材料的外延生长中。位错中的一些在外延生长的材料中复制为螺纹位错缺陷。其它类型的位错缺陷包括堆叠层错、孪晶边界和反相边界。诸如图像传感器器件的半导体器件的有源区域中的这种
位错可以显著降低其性能。
20.本发明提供了包括集成至硅衬底中的非硅半导体材料的半导体器件的各个实施例及其形成方法。例如，半导体器件可以是包括形成在硅衬底中的一个或多个区域或结构(例如，像素)的图像传感器器件(例如，飞行时间(tof)传感器、红外传感器等)，其中每个包括非硅半导体材料。在各个实施例中，可以在形成在硅衬底中的一个或多个凹槽(或开口)上方外延生长非硅半导体材料以形成一个或多个区域。通过在生长非硅半导体材料之前修改凹槽的轮廓或表面，可以显著减少外延生长的非硅半导体材料(或层)中的螺纹位错缺陷的量(例如，螺纹位错密度(tdd))。
21.例如，可以修改凹槽的轮廓以呈现基于曲线的底面。因此，位错缺陷(如果有)可以聚集(或者限制)在之后形成的非硅半导体层的底部处。在另一实例中，凹槽的底面可以修改为包括多个突出的图案，这也可以帮助位错缺陷聚集在底部处。在又一实例中，凹槽的侧壁可以每个由掺杂的介电层覆盖，这也可以帮助位错缺陷聚集在底部处。在半导体器件的某些配置/应用中，可以在随后工艺中的一个中去除聚集有位错缺陷的半导体层的底部，以制成半导体器件。因此，形成有源区域的部分(例如，半导体层的上部)可以具有显著减小的位错缺陷，这进而可以最小化由于位错缺陷对半导体器件的性能的任何负面影响。
22.图1示出了根据本发明的一个或多个实施例的形成图像传感器器件的方法100的流程图。应该指出，方法100仅是实例，并且不旨在限制本发明。因此，应该理解，可以在图1的方法100之前、期间和之后提供额外的操作，并且在此仅简要描述一些其它操作。在一些实施例中，方法100的操作可以分别与如图2、图3、图4、图5、图6、图7、图8、图9、图10和图11所示的各个制造阶段的图像传感器器件的截面图相关，这将在下面进一步详细讨论。
23.在简要概述中，方法100开始于在硅衬底上形成第一可图案化层的操作102。方法100继续至蚀刻硅衬底以形成一个或多个第一开口的操作104。方法100继续至在硅衬底上形成第二可图案化层的操作106。方法100继续至蚀刻硅衬底以形成一个或多个第二开口的操作108。方法100继续至延伸第一开口和第二开口以形成多个基于曲线的开口的操作110。方法100继续至用非硅半导体材料填充基于曲线的开口以形成多个基于非硅的结构的操作112。方法100继续至形成一个或多个基于硅的结构的操作114。方法100继续至形成一个或多个金属化层的操作116。方法100继续至从其背侧减薄硅衬底的操作118。方法100继续至在硅衬底的背侧上方形成一个或多个功能层的操作120。
24.如上所述，图2至图11每个在截面图中示出了图1的方法100的各个制造阶段的图像传感器器件200的部分。为了更好地理解本发明的概念，简化了图2至图11。虽然图示出了图像传感器器件200，但是应该理解，为了说明清楚的目的，图像传感器器件200可以包括多个其它器件，诸如焊盘结构、电阻器、电感器、保险丝、电容器、线圈等，其在图2至图11中未示出。
25.通常，bsi图像传感器器件包括具有形成在其中的像素或辐射感测区域的半导体衬底(例如，硅衬底)。如本文所公开的，术语“辐射感测区域”和“像素”可以互换使用。bsi图像传感器器件可以包括布置在半导体衬底内的像素阵列。相对于形成在半导体衬底的第一表面上的多层金属化层(例如，一个或多个互连结构)垂直布置像素阵列。半导体衬底的第一表面在本文中称为半导体衬底的前侧或正面。像素阵列延伸至半导体衬底中，并且配置为通过半导体衬底的与半导体衬底的正面相对的第二表面接收辐射。半导体衬底的接收辐
射的第二表面(并且与半导体衬底的正面相对)在本文中称为半导体衬底的背侧或背面。在随后讨论中，图像传感器器件200可以呈现为bsi图像传感器器件。但是，应该理解，方法100的至少一些操作(例如，操作102、104、106、108、110、112、114、116)可以用于制造前照式(fsi)图像传感器器件(可操作以检测来自其前侧的辐射)，同时仍在本发明的范围内。
26.对应于图1的操作102，图2是包括在制造的各个阶段中的一个中由介电层204和第一可图案化层206覆盖的硅衬底(或硅层)202的图像传感器器件200的截面图。在硅衬底202的正面202f上方形成介电层204和第一可图案化层206。与正面202f相对(例如，沿z轴)，硅衬底202具有背面202b，图像传感器器件200配置为通过背面202b接收入射辐射。
27.硅衬底202可以包括块状硅晶圆或绝缘体晶圆(soi)上的硅的顶层。此外，硅衬底202可以是应变的外延材料以用于增强性能和/或掺杂有n型掺杂剂、p型掺杂剂或它们的组合。在各个实施例中，硅衬底202可以包括p型和n型掺杂区域的组合。介电层204可以包括任何合适的材料，诸如例如，半导体元素的氧化物或氮化物(例如，sio
x
或sin
x
)。诸如金属元素的氧化物或氮化物、金属合金或陶瓷材料的其它材料也适用。包括光刻层(例如，光刻胶(pr)层)的第一可图案化层206可以包括一个或多个图案(例如，开口或窗口)207。这种图案可以用于限定从正面202f延伸至硅衬底202中的第一开口的位置，这将在下面讨论。
28.对应于图1的操作104，图3是在制造的各个阶段中的一个中包括延伸至硅衬底202中的一个或多个第一开口(或第一子开口)300的图像传感器器件200的截面图。第一开口300可以从正面202f延伸至硅衬底202中。在一些实施例中，第一开口300可以通过对介电层206和硅衬底202实施各向异性蚀刻工艺302(图3中的箭头所示)形成，其中第一可图案化层206用作掩模。各向异性蚀刻工艺302可以包括一种或多种干蚀刻工艺，诸如例如，反应离子蚀刻(rie)工艺、离子束蚀刻(ibe)工艺或它们的组合。例如，根据图案207，可以通过使用四氟甲烷(cf4)气体的第一干蚀刻工艺蚀刻介电层206的一个或多个部分，并且可以通过使用氯(cl2)和hbr的混合气体的第二干蚀刻工艺蚀刻硅衬底202的一个或多个对应部分(例如，由介电层206的蚀刻部分暴露的部分)，以形成第一开口300。
29.对应于图1的操作106，图4是在制造的各个阶段中的一个中包括覆盖硅衬底202的第二可图案化层400的图像传感器器件200的截面图。包括光刻层(例如，光刻胶(pr)层)的第二可图案化层400可以包括一个或多个图案(例如，开口或窗口)401。这种可以用于限定从正面202f延伸至硅衬底202中的第二开口的位置，这将在下面讨论。在一些实施例中，第二图案401可以具有大于第一开口300的宽度的宽度(沿x轴)。此外，第二开口401的每个可以与第一开口300中的一个垂直(沿z轴)对准，如图4所示。
30.对应于图1的操作108，图5是包括在制造的各个阶段中的一个中延伸至硅衬底202中的一个或多个第二开口(或第二子开口)500的图像传感器器件200的截面图。第二开口500可以从正面202f延伸至硅衬底202中。在一些实施例中，第二开口500可以通过对介电层206和硅衬底202实施各向异性蚀刻工艺502(由图5中的箭头指出)形成，其中第二可图案化层204用作掩模。各向异性蚀刻工艺502可以包括一种或多种干蚀刻工艺，诸如例如，反应离子蚀刻(rie)工艺、离子束蚀刻(ibe)工艺或它们的组合。例如，根据图案401，可以通过使用四氟甲烷(cf4)气体的第一干蚀刻工艺蚀刻介电层206的一个或多个部分，并且可以通过使用氯(cl2)和hbr的混合气体的第二干蚀刻工艺蚀刻硅衬底202的一个或多个对应部分(例如，由介电层206的蚀刻部分暴露的部分)，以形成第二开口500。
31.如以上关于图4所述，图案401的每个具有比由对应的图案401覆盖的第一开口300更宽的宽度。因此，当实施各向异性蚀刻工艺502时，第一开口300的上部(或沿x轴变宽)可以扩大为形成第二开口500，并且第一开口300的下部可以进一步延伸至硅衬底202中以形成第一开口300’，如图5所示。在一些实施例中，第一开口300’(或预先延伸的第一开口300)可以具有基本大于第二开口500的深度(也从正面202f测量)d2的深度(从正面202f测量)d1。
32.对应于图1的操作110，图6是在各个制造阶段中的一个包括一个或多个基于曲线的开口600的图像传感器器件200的截面图。在一些实施例中，基于曲线的开口600可以通过对硅衬底202实施各向同性蚀刻工艺602(由图6中的箭头指出)形成，其中剩余的介电层204用作掩模。各向同性蚀刻工艺602可以包括一种或多种湿蚀刻工艺，诸如例如，使用基于氧的等离子体蚀刻剂、使用液体化学物质或它们的组合。
33.鉴于蚀刻工艺602的各向同性特性，可以组合每个呈现相对基于边缘的轮廓的两个开口300’和500(图5)，以呈现基于曲线和边缘的混合轮廓，如图6所示。例如，开口600可包括呈现基于曲线的(或逐渐偏离笔直的线)轮廓的底面600b和每个呈现基于边缘的轮廓的侧壁600s。基于曲线的底面600b可以是选自由圆形、椭圆形、抛物线、双曲线及它们的组合组成的组的曲线的部分。在一些实施例中，基于边缘的侧壁600s的每个可以延伸至硅衬底202中深度d3，并且连接至基于弯曲的底面600b的端部中的一个，其可以进一步扩展至硅衬底202中深度d4。在一些实施例中，深度d3与d4的比率可以在约1和约5之间的范围内，这可以限制位于开口600的相对下部的基于曲线的底面600b。因此，一个或多个位错缺陷(如果有)可以被限制在形成在开口600中的半导体层的底部处，这将在下面进一步详细讨论。此外，在一些实施例中，开口600的每个可以形成为具有宽度(沿x轴)w，其选择为大约等于之后形成在开口600中的基于非硅的结构的横向尺寸。
34.对应于图1的操作112，图7是在制造的各个阶段中的一个中包括一个或多个基于非硅的结构700的图像传感器器件200的截面图。在一些实施例中，基于非硅的结构700通过使用多种合适的外延沉积技术(包括但不限于大气压cvd(apcvd)技术、低压(或减压)cvd(lpcvd)技术、超高真空cvd(uhvcvd)技术、分子束外延(mbe)技术或原子层沉积(ald)技术)中的任何一种在硅衬底202上方生长多个非硅半导体材料(或层)形成。
35.使用cvd技术作为代表实例，基于非硅的结构700可以通过实施随后工艺中的一些形成：将源气体(包括至少一种前体气体和载气)引入室中；例如通过rf加热将室的温度升高至约300℃～900℃；外延生长多个非硅半导体层以填充开口600；可选地，在介电层204(图6)上方继续外延生长非硅半导体层；以及通过实施平坦化工艺(例如，化学机械抛光(cmp)工艺)去除介电层204(和介电层204上方的过量的非硅半导体层)。
36.非硅半导体层可以每个包括iv族元素(除了硅)或化合物、iii
‑
v族或iii
‑
n族化合物或ii
‑
vi族化合物。iv族元素的实例包括锗(ge)；iv族化合物的实例包括硅锗(sige)；并且iii
‑
v族化合物的实例包括磷化铝(alp)、磷化镓(gap)、磷化铟(inp)、砷化铝(alas)、砷化镓(gaas)、砷化铟(inas)、锑化铝(alsb)、锑化镓(gasb)、锑化铟(insb)和它们的三元和四元化合物。iii
‑
n族化合物的实例包括氮化铝(aln)、氮化镓(gan)、氮化铟(inn)和它们的三元和四元化合物。ii
‑
vi族化合物的实例包括硒化锌(znse)、碲化锌(znte)、硒化镉(cdse)、碲化镉(cdte)、硫化锌(zns)和它们的三元和四元化合物。
37.根据各个实施例，鉴于开口600的基于曲线的底面600b，当外延生长非硅半导体层
以形成非硅基结构700时，可以将螺纹位错缺陷(在图7中象征性指出为703)限制在基于非硅的结构700的下部700a处，同时防止在非硅基结构700的上部700b中形成螺纹位错缺陷。这可能是因为当与笔直的底面相比时，通过将底面600b修改为具有更小的生长区域，使自由边缘(用于生长非硅半导体层的边缘)更靠近另一自由边缘。因此，在开口600中外延生长非硅半导体层期间，源于非硅半导体层和硅衬底202之间的界面的螺纹位错缺陷703可以更早在下部700a处会聚(或终止)。
38.基于非硅的结构700的每个可以形成为包括配置为感测诸如光的电磁辐射的非硅像素(下文“非硅像素700”)。作为非限制性实例，非硅像素700的每个包括光电二极管结构，诸如固定层光电二极管、光电门或它们的组合。此外，非硅像素700有时称为“放射线检测器件”或“光传感器”。在一些实施例中，非硅像素700通过从正面202f掺杂硅衬底202形成。例如，掺杂工艺可以包括用诸如硼的p型掺杂剂和诸如磷或砷的n型掺杂剂掺杂半导体衬底202(例如，非基于硅的结构700)以形成p
‑
n结。在一些实施例中，非硅像素700通过掺杂剂扩散工艺和/或离子注入工艺形成。
39.如以上讨论的方法100的操作可以使非硅像素能够集成至标准硅工艺中。图像传感器器件通常包括多个像素(例如，p
‑
n或p
‑
i
‑
n结构)和相关的电路，诸如信号转换电路。在一些应用中，期望使用诸如ge、ingaas、sige和inp的低带隙材料制成像素以用于检测红外光。在一些其它实例中，期望由高带隙半导体材料(诸如gan和inp)制成的像素用于检测紫外光。可以在由诸如ge和ingaas的非硅半导体材料形成的外延生长的结构(例如，700)中形成这种非硅像素。图像传感器器件的其它电路可以通过使用诸如标准cmos工艺的标准硅工艺形成。此外，当期望像素具有大于临界阈值的尺寸时，诸如等于或大于约2μm或从约2μm至5μm，硅衬底中的开口(例如，600)可以制成为具有等于或大于像素的期望尺寸的宽度，诸如等于或大于约2μm或从约2μm至约5μm。因此，形成在开口中的外延生长的结构可以具有等于或大于像素的期望尺寸的宽度。此外，可以同时保持期望的高宽比。
40.对应于图1的操作114，图8是在制造的各个阶段中的一个中包括形成在正面202f上的器件层800的图像传感器器件200的截面图。器件层800包括一个或多个基于硅的结构802。这种基于硅的结构802可以包括与构成图像传感器器件200的非硅像素700相关的场效应晶体管的各个功能。例如，基于硅的结构802可以包括复位晶体管、源极跟随器晶体管、传输晶体管、任何其它合适的结构或它们的组合。
41.器件层800也可以包括额外的元件或结构，诸如掺杂区域、伪区域、外延层、电容器结构、电阻器等。为简单起见，在图8(和随后的图)中未示出器件层800的这些额外的元件或结构。在一些实施例中，图像传感器器件200包括将基于硅的结构802和器件层800的其它元件电连接至上金属化层的一个或多个垂直导电结构804(例如，通孔)。导电结构804可以形成中段制程(mol)布线网络的部分。在一些实施例中，器件层800还包括在随后的蚀刻操作中用作蚀刻停止层(esl)的氮化物层806。在一些实施例中，在基于硅的结构802周围但是不在基于硅的结构802和硅衬底202之间形成esl 806。esl 806、基于硅的结构802和导电结构804可以由对应的介电层808嵌入或覆盖。
42.对应于图1的操作116，图9是在制造的各个阶段中的一个中包括形成在正面202f上的一个或多个金属化层900的图像传感器器件200的截面图。虽然在图9(和随后的图)的示出的实例中示出了一个金属化层，但是应该理解，图像传感器器件200可以包括任何期望
数量的金属化层，同时仍在本发明的范围内。一个或多个金属化层900可以形成后段制程(beol)布线网络的部分。金属化层的每个(例如，900)可以包括一个或多个嵌入在对应的介电层904中的横向导电结构902(例如，线)。在一些实施例中，一个或多个导电结构以及导电结构嵌入的介电层有时可以统称为金属化层。
43.横跨不同的金属化层，一个或多个垂直导电结构906(例如，通孔)可以延伸穿过对应的介电层908以沿z轴电连接相邻的金属化层。例如，由铜形成的线902和通孔908有时可以称为铜互连结构。在一些实施例中，铜线902和铜通孔908的每个可以被扩散阻挡层(未示出)围绕。扩散阻挡层可包括选自由钽(ta)、氮化钽(tan)、氮化钛(tin)、钛钨(tiw)和钛(ti)组成的组的材料。在一些实施例中，这种阻挡层有时可以称为对应的金属化层(或对应的导电部件)的一部分。
44.介电层808、904和908可以电隔离其中的元件和/或结构。在一些实施例中，介电层808、904和908的每个是层间介电(ild)层或金属间介电(imd)层的部分。例如，这种ild或imd层包括氧化硅、usg、bpsg、低k电介质(例如，具有低于3.9的介电常数)或电介质的堆叠件，诸如低k电介质和另一电介质：(i)低k电介质(例如，碳掺杂的氧化硅)和氮掺杂的碳化硅；(ii)低k电介质(例如，碳掺杂的氧化硅)和氧掺杂的碳化硅；(iii)具有氮化硅的低k电介质(例如，碳掺杂的氧化硅)；和(iv)具有氧化硅的低k电介质(例如，碳掺杂的氧化硅)。
45.在一些其它实施例中，可以在不同的半导体衬底(例如，与硅衬底202不同)上形成器件层800和/或金属化层900，并且随后附接至硅衬底202的正面202f。
46.在图像传感器器件200的某些应用中，专用集成电路(asic)和/或芯片上硅(soc)920可以附接至最顶部金属化层。这种结构有时可以称为三维(3d)堆叠件或3d集成电路。asic/soc 920可以向图像传感器器件200添加功能，或可以控制图像传感器器件200的功能。在一些实施例中，asic/soc 920包括金属化层、半导体器件、存储器器件，或可以是芯片的堆叠件，诸如存储器芯片、中央处理(cpu)芯片、其它功能芯片(例如，rf芯片)的或它们的组合。
47.根据一些实施例，当图像传感器器件200用作bsi图像传感器器件时，方法100可以继续从背面202b在硅衬底202中或上形成额外的结构/层。就这一点而言，这种部分制造的图像传感器200可以绕x轴旋转180
°
(翻转)，如以下讨论的。
48.对应于图1的操作118，图10是图像传感器器件200的截面图，其中在制造的各个阶段中的一个中，从背面202b减薄硅衬底202。在翻转硅衬底202时，硅衬底202可以减薄至期望的厚度t1。作为非限制性实例，厚度t1可以在约2μm至约6μm的范围内，这取决于图像传感器器件200的应用。可以通过平坦化工艺(例如，cmp工艺)、回蚀工艺(例如，干蚀刻工艺)、一些其它的减薄工艺(例如，研磨)或它们的组合实施减薄硅衬底202。减薄硅衬底202也可以有助于去除限制螺纹位错缺陷的非硅像素700的相应的下部700a。因此，可以在最小化螺纹位错缺陷的量的上部700b中限制非硅像素700的每个的有源区域(例如，生成光电流)，从而显著提高图像传感器器件200的性能。
49.此外，减薄硅衬底202可以有助于形成一个或多个隔离区域1000(例如，深沟槽隔离(dti)结构)，隔离区域1000的每个设置在相邻的非硅像素700之间。隔离区域1000可以通过蚀刻硅衬底202以在非硅像素700之间形成相应的沟槽形成。随后用一种或多种介电材料填充沟槽。
50.在一些其它实施例中，当图像传感器器件200用作fsi图像传感器器件时，可以不从背面202b减薄硅衬底202。因此，即使虽然未去除限制螺纹位错缺陷的非硅像素700的下部700a，但是非硅像素700的每个的有源区域仍然限制在螺纹位错缺陷的量最小化的上部700b中。因此，仍然可以显著改善图像传感器器件200的性能。
51.对应于图1的操作120，图11是在各个制造阶段中的一个中包括形成在背面202b上的一个或多个功能层1100的图像传感器器件200的截面图。一个或多个功能层1100可以包括一个或多个高k(具有高于3.9的介电常数)介电层，并且可以可选地在隔离区域1000上方形成。例如，高k介电层可以每个包括选自ta2o5、hfo2、al2o3和它们的组合的材料。这种高k介电层可以配置为消散累积在图像传感器器件200中的不期望的电荷。一个或多个功能层1100也可包括设置在高k介电层上方的钝化层。钝化层可以包括介电材料，诸如例如，氧化硅、氮化硅或它们的组合。在一些实施例中，钝化层是生长或沉积在背面202b上的保护层或硬掩模(hm)层。
52.可选地或额外地，根据各个实施例，当在硅衬底的开口中外延生长非硅半导体材料(或层)时，螺纹位错缺陷可以通过以下至少一种方式限制在非硅半导体层的下部处：用掺杂的介电层覆盖开口的侧壁或修改开口的底面以产生多个突出的图案。
53.图12示出了包括一个或多个开口1210的图像传感器器件1200的截面图，在制造的各个阶段中的一个中，开口的每个侧壁被掺杂的介电层1212覆盖。图13示出了包括一个或多个开口1310的图像传感器器件1300的截面图，在制造的各个阶段中的一个中，开口的每个底面修改为具有多个突出的图案1312，这将在下面分别详细讨论。
54.首先参考图12，为了在硅衬底1202中形成开口1210，可以使用方法100(图1)的操作102和104(或操作106和108)。因此，随后简要讨论这种操作。例如，在硅衬底1202的正面1202f上形成具有一个或多个图案(例如，开口或窗口)的可图案化层，其中介电层1204设置在它们之间；并且穿过正面1202f对介电层1204和硅衬底1202实施至少一个各向异性蚀刻工艺，以形成开口1210。
55.在形成开口1210之后，掺杂的介电层1212可以形成为沿开口1210的每个的侧壁1210s延伸。例如，掺杂的介电层1212可以包括氧化物(例如，sio
x
)、氮化物(例如，tin
x
)或其它合适的材料。在另一实例中，掺杂的介电层1212可以包括tin
x
或具有基本等于或高于tin
x
的自由表面能量的材料。在一些实施例中，掺杂的介电层1212可以通过实施随后工艺的一些形成：使用原位掺杂技术沉积至少覆盖开口1210(例如，覆盖侧壁1210s和底面1210b)的毯式掺杂的介电层；以及实施各向异性蚀刻工艺以去除底面1210b上的毯式掺杂的介电层的相应部分。
56.如本文中所使用的术语“原位”称为在相同室中沉积毯式掺杂的介电层并且掺杂毯式掺杂的介电层。例如，当使用cvd技术(或其它合适的沉积技术)形成毯式掺杂的介电层时，第一前体气体(例如，硅烷(sih4))和第二前体气体(例如，乙硼烷(b2h6))可以在升高的温度下同时流入相同的cvd室中，以形成掺杂有p型杂质的sio
x
毯式层。应该指出，毯式介电层可以掺杂有另一类型的杂质(例如，n型杂质)，同时仍在本发明的范围内。因此，膦(ph3)可以用作第二前体气体。
57.根据各个实施例，在形成掺杂的介电层1212以延伸侧壁1210s时，方法100(图1)的操作112、114、116、118和120可用于继续制造图像传感器器件1200。掺杂的介电层1212可以
修复在开口1210的形成期间可能损坏的侧壁1210s。通过阻挡这种损坏的侧壁1210s(该损坏的侧壁1210s进而可以导致在开口1210中的外延生长的非硅半导体层中形成螺纹位错缺陷(例如，操作112))，可以将螺纹位错缺陷限制在外延生长的非硅半导体层的下部处。此外，可以在掺杂介电层1212处终止螺纹位错缺陷，这可以显著减小螺纹位错缺陷的量。掺杂的介电层1212也可以帮助(形成外延生长的非硅半导体层的)相邻像素之间的隔离，从而整体上提高图像传感器器件1200的性能，例如，减小暗电流。
58.参考图13，为了在硅衬底1302中形成开口1310，可以使用方法100(图1)的操作102和104(或操作106和108)。因此，随后简要讨论这种操作。例如，在硅衬底1302的正面1302f上形成具有一个或多个图案(例如，开口或窗口)的可图案化层，其中介电层1304设置在它们之间；以及穿过正面1302f，对介电层1304和硅衬底1202实施至少一个各向异性蚀刻工艺，以形成开口1310。
59.在形成开口1310之后，可以对开口1310的每个的底面1310b实施图案化工艺以在其中形成多个突出图案1320。例如，可以在开口1310中沉积具有多个开口的可图案化层；以及对开口1310(即，底面1310b)中的硅衬底1302实施至少一个各向异性蚀刻工艺。因此，通过各向异性蚀刻工艺去除底面1310b的由可图案化的层的开口暴露的部分，因此使得这种蚀刻部分的相应表面1310b’进一步延伸至硅衬底1302中。表面1310b和1310b’之间的垂直距离可以限定为突出图案1320的每个的高度h。可以通过各向异性蚀刻工艺的一种或多种操作条件控制高度h，诸如例如，工艺持续多长时间、施加多少能量等。可以根据可图案化层限定相邻的突出图案1320之间的横向距离w。
60.在一些实施例中，突出图案1320的每个的垂直距离(h)与横向距离(w)的比率可以大于1，以限制螺纹位错缺陷。在一些可选或额外的实施例中，突出图案1320可以具有相同的形状或相应不同的形状。例如，突出图案1320的每个可以具有矩形形状(如图13所示)或梯形形状。当以矩形形状配置时，突出图案1320的每个可以具有大致相等的上边缘和下边缘，其中大致垂直的侧边缘连接上边缘和下边缘；并且当以梯形形状配置时，突出图案1320的每个可以具有大致不相等的上边缘和下边缘，其中倾斜的侧边缘连接上边缘和下边缘。在另一实例中，突出图案1320中的一些可以具有矩形形状，并且突出图案1320中的一些可以具有梯形形状。在形成突出图案1320时，方法100(图1)的操作112、114、116、118和120可以用于继续制造图像传感器器件1300。鉴于形成在底面1310b/1310b’周围的突出图案1320，可以将螺纹位错缺陷限制在外延生长的非硅半导体层的下部处(响应于操作112)。此外，可以在突出图案1320的侧壁处终止螺纹位错缺陷，这可以显著减小螺纹位错缺陷的量。
61.在一些实施例中，突出图案1320可以具有多个高度h。例如，突出图案1320中的一些可以共用第一高度，并且突出图案1320中的一些可以共用第二高度，其中第一高度与第二高度不同。为了实现具有多个高度的这种突出图案1320，可以使用多个可图案化的层。例如，可以在开口1310中形成第一可图案化层以蚀刻衬底1302。因此，可以形成具有第一高度的第一组突出图案。下一步，可以在开口1310中形成第二可图案化层，以覆盖第一组突出图案中的一些，从而使得可以进一步蚀刻第一组突出图案中未被第二可图案化层覆盖的其它图案。因此，这样的“未覆盖”的突出图案可以具有大于第一高度的第二高度。
62.虽然未示出，但是在一些其它实施例中，掺杂的或本征的介电层(例如，类似于1212)可以形成为沿每个开口1310的侧壁延伸。例如，这种介电层可以包括氧化物(例如，
sio
x
)、氮化物(例如，tin
x
)或其它合适的材料。在另一实例中，介电层可以包括tin
x
或具有基本等于或高于tin
x
的自由表面能量的材料。在一些实施例中，介电层(如果掺杂)可以通过在形成突出图案1320之前或之后实施随后工艺中的一些形成：使用原位掺杂技术沉积至少覆盖开口1310的毯式掺杂介电层；以及实施各向异性蚀刻工艺以去除底面1310b上的毯式掺杂介电层的相应部分。
63.在本发明的一个方面中，公开了方法。方法包括形成从衬底的正面延伸至衬底中的多个开口。衬底包括第一半导体材料。多个开口的每个具有基于曲线的底面。方法包括用第二半导体材料填充多个开口。第二半导体材料与第一半导体材料不同。方法包括使用第二半导体材料形成配置为分别感测多个开口中的光的多个像素。
64.在本发明的另一方面中，公开了方法。方法包括形成从其正面延伸至硅衬底中的开口。开口具有基于边缘的侧壁和基于曲线的底面。方法包括用非硅半导体材料填充开口。方法包括在开口中形成像素。像素配置为感测通过硅衬底的背面的光。
65.在本发明的又一方面中，公开了方法。方法包括从其正面蚀刻衬底以形成第一子开口，衬底包括第一半导体材料。方法包括从正面蚀刻衬底，以形成与第一子开口对准的第二子开口，第一子开口深于但是窄于第二子开口。方法包括将第一子开口和第二子开口延伸至衬底中以形成具有基于曲线的底面的开口。方法包括在开口中外延生长第二半导体材料，第二半导体材料与第一半导体材料不同。方法包括使用填充在开口中的第二半导体材料形成p
‑
n结。像素配置为感测通过衬底的背面的光。背面与正面相对。
66.本技术的一些实施例提供了一种形成图像传感器器件的方法，包括：形成从衬底的正面延伸至衬底中的多个开口，所述衬底包括第一半导体材料，所述多个开口的每个具有基于曲线的底面；用第二半导体材料填充所述多个开口，所述第二半导体材料与所述第一半导体材料不同；以及使用所述第二半导体材料形成配置为分别感测所述多个开口中的光的多个像素。在一些实施例中，所述第一半导体材料包括硅，并且所述第二半导体材料包括选自由锗、磷化镓、磷化铟、砷化铝、砷化镓、砷化铟、锑化铝、锑化镓、锑化铟及它们的组合组成的组的材料。在一些实施例中，形成多个开口还包括：在所述衬底的正面上方形成多个第一子开口，所述第一子开口的每个从所述正面垂直延伸至所述衬底中第一深度，并且沿所述正面横向延伸第一宽度；在所述衬底的正面上方形成多个第二子开口，所述第二子开口的每个从所述正面垂直延伸至所述衬底中第二深度，并且沿所述正面横向延伸第二宽度，其中，所述第二宽度大于所述第一宽度，并且所述第二深度小于所述第一深度；以及将所述多个第一子开口和所述多个第二子开口延伸至所述衬底中，以形成所述多个开口的每个开口的基于曲线的底面。在一些实施例中，形成多个第一子开口和形成多个第二子开口的步骤的每个利用干蚀刻工艺。在一些实施例中，将所述多个第一子开口和所述多个第二子开口延伸至所述衬底中的步骤利用湿蚀刻工艺。在一些实施例中，所述多个开口的每个具有连接至所述开口的相应底面的基于边缘的侧壁。在一些实施例中，用第二半导体材料填充所述多个开口还包括：在所述多个开口中外延生长所述第二半导体材料，以形成多个像素的每个的上部和下部。在一些实施例中，方法还包括：从所述衬底的背面减薄所述衬底，以去除所述多个像素的每个的所述下部，所述背面与所述正面相对。在一些实施例中，所述基于曲线的底面包括选自由圆、椭圆、抛物线、双曲线及它们的组合组成的组的曲线的部分。在一些实施例中，方法还包括：在所述衬底的正面上方形成多个金属化层。
67.本技术的另一些实施例提供了一种形成图像传感器器件的方法，包括：形成从硅衬底的正面延伸至所述硅衬底中的开口，所述开口具有基于边缘的侧壁和基于曲线的底面；用非硅半导体材料填充所述开口；以及在所述开口中形成像素，其中，所述像素配置为感测通过硅衬底的背面的光。在一些实施例中，所述非硅半导体材料包括选自由锗、磷化镓、磷化铟、砷化铝、砷化镓、砷化铟、锑化铝、锑化镓、锑化铟及它们的组合组成的组的材料。在一些实施例中，形成开口还包括：在所述硅衬底的正面上方形成第一子开口，所述第一子开口从所述正面垂直延伸至所述硅衬底中第一深度，并且沿所述正面横向延伸第一宽度；在所述硅衬底的正面上方形成第二子开口，所述第二子开口从所述正面垂直延伸至所述硅衬底中第二深度，并且沿所述正面横向延伸第二宽度，其中，所述第二宽度大于所述第一宽度，并且所述第二深度小于所述第一深度；以及将所述第一子开口和所述第二子开口延伸至所述硅衬底中以形成具有基于曲线的底面的所述开口。在一些实施例中，形成第一子开口和形成第二子开口的步骤的每个利用干蚀刻工艺。在一些实施例中，将所述第一子开口和所述第二子开口延伸至所述硅衬底中的步骤利用湿蚀刻工艺。在一些实施例中，用非硅半导体材料填充所述开口还包括：在所述开口中外延生长所述非硅半导体材料，以形成所述像素的上部和下部。在一些实施例中，方法还包括：从所述硅衬底的所述背面减薄所述硅衬底以去除所述像素的下部，所述背面与所述正面相对。在一些实施例中，所述基于曲线的底面包括选自由圆、椭圆、抛物线、双曲线及它们的组合组成的组的曲线的部分。
68.本技术的又一些实施例提供了一种形成图像传感器器件的方法，包括：从衬底的正面蚀刻所述衬底以形成第一子开口，所述衬底包括第一半导体材料；从所述正面蚀刻所述衬底，以形成与所述第一子开口对准的第二子开口，所述第一子开口深于但是窄于所述第二子开口；将所述第一子开口和所述第二子开口延伸至衬底中以形成具有基于曲线的底面的开口；在所述开口中外延生长第二半导体材料，所述第二半导体材料与所述第一半导体材料不同；以及使用填充在所述开口中的所述第二半导体材料形成p
‑
n结，其中，所述像素配置为感测通过所述衬底的背面的光，所述背面与所述正面相对。在一些实施例中，所述第一半导体材料包括硅，并且所述第二半导体材料包括选自由锗、磷化镓、磷化铟、砷化铝、砷化镓、砷化铟、锑化铝、锑化镓、锑化铟及它们的组合组成的组的材料。
69.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。