技术特征：
1.一种半导体装置，包括：半导体芯片，其在第一芯片主表面上包括第一芯片接触焊盘；第一导电层，其布置在第一芯片主表面之上并且电耦合到第一芯片接触焊盘，其中，第一导电层在平行于第一芯片主表面的方向上延伸；第二导电层，其布置在第一导电层之上并且电耦合到第一导电层，其中，第二导电层在与第一导电层平行的方向上延伸；和电直通连接结构，其电耦合到第一导电层和第二导电层，其中，电直通连接结构在垂直于第一芯片主表面的方向上延伸，并且在第一芯片主表面的顶视图中，电直通连接结构和半导体芯片不重叠。2.根据权利要求1所述的半导体装置，其中，所述第一导电层和所述第二导电层被配置为在第一芯片接触焊盘与电直通连接结构之间并行地载送电流。3.根据权利要求1或2所述的半导体装置，其中，所述半导体芯片包括功率晶体管，所述第一芯片接触焊盘包括所述功率晶体管的漏极接触焊盘。4.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括：第一装置主表面，其中，第一芯片主表面面对第一装置主表面；和第二装置主表面，其与第一装置主表面相反布置，其中，所述电直通连接结构电耦合到布置在第二装置主表面处的第一装置接触焊盘。5.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括：层合体，其中，至少半导体芯片、第一导电层和电直通连接结构嵌入在所述层合体中。6.根据前述权利要求中任一项所述的半导体装置，其中，所述第二导电层的背离第一芯片主表面的表面被暴露。7.根据前述权利要求中任一项所述的半导体装置，其中，在所述第一芯片主表面的顶视图中，所述第一导电层覆盖第一芯片主表面的50％以上。8.根据前述权利要求中任一项所述的半导体装置，其中，在垂直于所述第一芯片主表面的方向上，所述第一导电层的厚度小于所述第二导电层的厚度。9.根据前述权利要求中任一项所述的半导体装置，其中，在垂直于所述第一芯片主表面的方向上，所述第一导电层的厚度在从15微米到45微米的范围内。10.根据前述权利要求中任一项所述的半导体装置，其中，在垂直于所述第一芯片主表面的方向上，所述第二导电层的厚度在从30微米至90微米的范围内。11.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括：第一过孔阵列，其将第一芯片接触焊盘和第一导电层电耦合。12.根据权利要求11所述的半导体装置，其中，所述第一过孔阵列覆盖所述第一芯片接触焊盘的5％以上。13.根据权利要求11或12所述的半导体装置，其中，所述第一过孔阵列与所述半导体芯片的边缘之间的最小距离在大约50微米至大约350微米的范围内。14.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括：第二过孔阵列，其将第一导电层和第二导电层电耦合。15.根据权利要求14所述的半导体装置，其中，在所述第一芯片主表面的顶视图中，所述第一过孔阵列的过孔连接结构和所述第二过孔阵列的过孔连接结构一致地布置。
16.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括：第二芯片接触焊盘，其布置在与第一芯片主表面相反的第二芯片主表面上；和第三导电层，其布置在第二芯片主表面之上并且电耦合到第二芯片接触焊盘，其中，第三导电层在平行于第二芯片主表面的方向上延伸。17.根据权利要求16所述的半导体装置，其中，所述半导体装置还包括：第三过孔阵列，其将第二芯片接触焊盘和第三导电层电耦合。18.根据权利要求16或17所述的半导体装置，其中，所述半导体装置还包括：第二装置接触焊盘，其布置在第二装置主表面处；和第四过孔阵列，其将第三导电层和第二装置接触焊盘电耦合。19.根据权利要求18所述的半导体装置，其中，在所述第一芯片主表面的顶视图中，所述第三过孔阵列的过孔连接结构和所述第四过孔阵列的过孔连接结构一致地布置。20.根据权利要求4
‑
19中任一项所述的半导体装置，其中，在所述第一芯片主表面的顶视图中，所述半导体芯片和所述第一装置接触焊盘至少部分地重叠。21.一种用于制造半导体装置的方法，其中，所述方法包括：提供在第一芯片主表面上包括第一芯片接触焊盘的半导体芯片；形成布置在第一芯片主表面之上并且电耦合到第一芯片接触焊盘的第一导电层，其中，第一导电层在平行于第一芯片主表面的方向上延伸；形成布置在第一导电层之上并且电耦合到第一导电层的第二导电层，其中，第二导电层在平行于第一导电层的方向上延伸；和形成电耦合到第一导电层和第二导电层的电直通连接结构，其中，电直通连接结构在垂直于第一芯片主表面的方向上延伸，并且在第一芯片主表面的顶视图中，电直通连接结构和半导体芯片不重叠。
技术总结
一种半导体装置包括半导体芯片，所述半导体芯片在第一芯片主表面上包括第一芯片接触焊盘。所述半导体装置还包括第一导电层，其布置在第一芯片主表面之上并且电耦合到第一芯片接触焊盘，其中，第一导电层在平行于第一芯片主表面的方向上延伸。所述半导体装置还包括第二导电层，其布置在第一导电层之上并且电耦合到第一导电层，其中，第二导电层在与第一导电层平行的方向上延伸。所述半导体装置还包括电直通连接结构，其电耦合到第一导电层和第二导电层，其中，电直通连接结构在垂直于第一芯片主表面的方向上延伸，并且在第一芯片主表面的顶视图中，电直通连接结构和半导体芯片不重叠。叠。叠。
技术研发人员：P
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2021.03.10
技术公布日：2021/9/9