一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法

一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法
技术领域
1.本发明属于宽禁带半导体器件技术领域，具体涉及一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法。


背景技术：

2.以氮化镓(gan)为代表的第三代宽禁带半导体材料，凭借其高的临界击穿场强、高的电子饱和漂移速度，正迅速成为高频大功率器件的首选材料。尤其在功率二极管整流器件领域更是具有重要的应用前景，肖特基二极管(sbd)作为一种重要的两端电子元件在检波、混频等电路中具有重要的应用。但是目前存在的一个重要问题在于制备的肖特基二极管的反向漏电都普遍较大，使得器件在很低的反向偏压下就发生了提前的预击穿，严重降低了器件的性能和应用，所以如何有效的减小反向漏电量级对于扩大gan肖特基二极管的应用极为重要。本发明旨在提出一种gan自对准沟槽结构，并最终形成相应的金属
‑
绝缘层
‑
半导体(mis)结构的gan
‑
sbd，最终能够有效降低gan肖特基二极管的反向漏电。


技术实现要素：

3.本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法，最终减小自支撑gan衬底垂直肖特基二极管反向漏电，提高器件的击穿电压，有利于减少功率损耗，提高器件整体耐压水平。
4.本发明采用以下技术方案：
5.一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法，采用标准光刻工艺在自支撑衬底gan的正面制备光刻胶刻蚀掩膜；然后采用感应耦合等离子体icp干法刻蚀工艺对自支撑衬底gan进行对准标记刻蚀实验；再采用电子束工艺在自支撑衬底gan衬底的背面蒸镀ti/al/ni/au金属层，并进行快速退火处理形成欧姆接触；采用光刻和电子束工艺在欧姆接触制备好的自支撑衬底gan衬底正面制备条形金属ni掩膜；再采用icp干法刻蚀工艺在条形金属ni掩膜上进行刻蚀，然后在刻蚀完的自支撑衬底gan正面注入ar离子；最后采用光刻和电子束工艺在离子注入完的自支撑衬底gan衬底正面制备ni/al复合金属层，形成金属
‑
绝缘层
‑
半导体结构gan肖特基二极管。
6.具体的，采用标准光刻工艺在自支撑衬底gan的正面制备光刻胶刻蚀掩膜的厚度为1～1.5μm。
7.具体的，自支撑衬底gan衬底背面蒸镀的ti/al/ni/au金属层厚度为200～300nm。
8.具体的，快速退火处理的温度为750～850℃，退火处理的时间为20～30s。
9.进一步的，快速退火处理在惰性气体ar环境下进行。
10.具体的，条形金属ni掩膜的厚度为200～300nm。
11.具体的，在条形金属ni掩膜上进行刻蚀的时间为5～15min。
12.具体的，采用离子注入工艺在刻蚀完的自支撑衬底gan正面注入ar离子。
13.具体的，ni/al复合金属层的厚度为50～100nm。
14.具体的，采用标准光刻工艺在自支撑衬底gan的正面制备光刻胶刻蚀掩膜前，先将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗。
15.与现有技术相比，本发明至少具有以下有益效果：
16.本发明一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法，相比于传统的肖特基二极管，条形沟槽结构器件能够大幅度减小阳极边缘的电场集中效应，从而减小其反向漏电，提高器件的整体耐压水平；采用自对准工艺一次性制备好器件的刻蚀掩膜，ar离子注入掩膜，肖特基阳极金属，避免了多次套刻带来的误差，工艺简单、实用。
17.进一步的，刻蚀掩膜厚度为1～1.5μm，能够充分保护氮化镓正面不需要刻蚀的区域，并且能够形成良好的对准标记图形。
18.进一步的，ti/al/ni/au金属复合层是目前普遍且较为成熟的gan欧姆接触制备工艺，厚度为200～300nm的原因在于确保测试电学性能时候，探针不会将电极扎烂。
19.进一步的，欧姆接触退火温度为750～850℃，时间为20～30s，也是目前gan欧姆接触退火较为成熟的工艺，在此温度和时间下，金属ti能够和gan充分反应，形成相应的合金，从而形成比接触电阻良好的欧姆接触。
20.进一步的，目前gan欧姆接触退火的气氛有2种，在惰性气体ar下，或者在n2环境下，两种气氛环境都能使的gan形成良好的欧姆接触。
21.进一步的，条形金属ni掩膜的厚度为200～300nm的原因在于采用trim软件仿真得到200～300nm厚度的ni能抵挡住ar离子注入的轰击，确保底部的gan不会形成高阻层。
22.进一步的，刻蚀时间的长短直接决定了沟槽刻蚀的深度，这样做的目的就是看沟槽深度对于反向漏电的影响。
23.进一步的，ar离子注入也是目前较为成熟的gan形成高阻绝缘层的方法，ar离子轰击gan晶格后，被破坏的晶格易形成绝缘层。
24.进一步的，将厚度为50～100nm的ni/al复合金属层覆盖在沟槽结构之上，便于测试
25.进一步的，对gan衬底清洗的目的在于去除表面的一些杂质和有机污染物，避免其对器件的性能造成影响
26.综上所述，本发明能够有效减小普通垂直gan肖特基二极管的反向漏电，提高击穿电压；自对准工艺避免了多次套刻带来的器件制备误差，简单且实用。
27.下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
28.图1为自对准沟槽结构gan垂直肖特基二极管反向电学特性对比图。
具体实施方式
29.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发
明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
30.应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
31.还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
32.还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
33.在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
34.本发明一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电学性能改善方法，包括以下步骤：
35.s1、将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗；
36.s2、将步骤s1清洗后的gan采用标准光刻工艺在其表面制备az6130光刻胶刻蚀厚度1～1.5μm的掩膜；
37.s3、对步骤s2刻蚀掩膜的gan采用感应耦合等离子体icp干法刻蚀工艺进行对准标记刻蚀实验；
38.s4、步骤s3对准标记刻蚀完成后，采用电子束工艺在gan衬底背面蒸镀ti/al/ni/au金属层，厚度在200～300nm，并采用rta快速退火设备在750～850℃，ar环境处理20～30s，以形成相应的欧姆接触；
39.s5、采用光刻和电子束工艺在步骤s4欧姆接触制备好的gan衬底正面，制备厚度200～300nm的条形金属ni掩膜，对应层ni将在后续工艺中作为条形沟槽结构的刻蚀掩膜，ar离子注入掩膜以及肖特基金属电极；
40.s6、采用icp干法刻蚀工艺对步骤s5的条形沟槽结构进行刻蚀实验；
41.s7、采用离子注入工艺在步骤s6沟槽结构刻蚀完的gan正面进行ar离子注入工艺；
42.s8、采用光刻和电子束工艺在步骤s7离子注入完的gan衬底正面，再制备50～100nm厚度的ni/al金属，以形成相应的金属
‑
绝缘层
‑
半导体(mis)结构gan肖特基二极管。
43.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
44.实施例1
45.s1将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗；
46.s2、将步骤s1清洗后的gan采用标准光刻工艺在其表面制备az6130光刻胶刻蚀厚度1μm的掩膜；
47.s3、对步骤s2刻蚀掩膜的gan采用感应耦合等离子体icp干法刻蚀工艺进行对准标记刻蚀实验；
48.s4、步骤s3对准标记刻蚀完成后，采用电子束工艺在gan衬底背面蒸镀ti/al/ni/au金属层，厚度在200nm，并采用rta快速退火设备在750℃，ar环境处理20s，以形成相应的欧姆接触；
49.s5、采用光刻和电子束工艺在步骤s4欧姆接触制备好的gan衬底正面，制备厚度200nm条形金属ni掩膜，对应层ni将在后续工艺中作为条形沟槽结构的刻蚀掩膜，ar离子注入掩膜以及肖特基金属电极；
50.s6、采用icp干法刻蚀工艺对步骤s5的条形沟槽结构进行刻蚀实验，刻蚀时间5min；
51.s7、采用离子注入工艺在步骤s6沟槽结构刻蚀完的gan正面进行ar离子注入工艺；
52.s8、采用光刻和电子束工艺在步骤s7离子注入完的gan衬底正面，再制备50nm厚度的ni/al金属，以形成相应的金属
‑
绝缘层
‑
半导体(mis)结构gan肖特基二极管。
53.最终的测试发现器件的漏电明显减小，击穿电压得到较为显著的提升。
54.实施例2
55.s1将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗；
56.s2、将步骤s1清洗后的gan采用标准光刻工艺在其表面制备az6130光刻胶刻蚀厚度1.5μm的掩膜；
57.s3、对步骤s2刻蚀掩膜的gan采用感应耦合等离子体icp干法刻蚀工艺进行对准标记刻蚀实验；
58.s4、步骤s3对准标记刻蚀完成后，采用电子束工艺在gan衬底背面蒸镀ti/al/ni/au金属层，厚度在300nm，并采用rta快速退火设备在850℃，ar环境处理30s，以形成相应的欧姆接触；
59.s5、采用光刻和电子束工艺在步骤s4欧姆接触制备好的gan衬底正面，制备300nm条形金属ni掩膜，对应层ni将在后续工艺中作为条形沟槽结构的刻蚀掩膜，ar离子注入掩膜以及肖特基金属电极；
60.s6、采用icp干法刻蚀工艺对步骤s5的条形沟槽结构进行刻蚀实验，刻蚀时间8min；
61.s7、采用离子注入工艺在步骤s6沟槽结构刻蚀完的gan正面进行ar离子注入工艺；
62.s8、采用光刻和电子束工艺在步骤s7离子注入完的gan衬底正面，再制备100nm厚度的ni/al金属，以形成相应的金属
‑
绝缘层
‑
半导体(mis)结构gan肖特基二极管。
63.最终的测试结果和实施例1中的类似，反向漏电减小，击穿电压提升明显。
64.实施例3
65.s1将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗；
66.s2、将步骤s1清洗后的gan采用标准光刻工艺在其表面制备az6130光刻胶刻蚀厚
度1.2μm的掩膜；
67.s3、对步骤s2刻蚀掩膜的gan采用感应耦合等离子体icp干法刻蚀工艺进行对准标记刻蚀实验；
68.s4、步骤s3对准标记刻蚀完成后，采用电子束工艺在gan衬底背面蒸镀ti/al/ni/au金属层，厚度在240nm，并采用rta快速退火设备在790℃，ar环境处理24s，以形成相应的欧姆接触；
69.s5、采用光刻和电子束工艺在步骤s4欧姆接触制备好的gan衬底正面，制备240nm条形金属ni掩膜，对应层ni将在后续工艺中作为条形沟槽结构的刻蚀掩膜，ar离子注入掩膜以及肖特基金属电极；
70.s6、采用icp干法刻蚀工艺对步骤s5的条形沟槽结构进行刻蚀实验，刻蚀时间11min；
71.s7、采用离子注入工艺在步骤s6沟槽结构刻蚀完的gan正面进行ar离子注入工艺；
72.s8、采用光刻和电子束工艺在步骤s7离子注入完的gan衬底正面，再制备50～100nm厚度的ni/al金属，以形成相应的金属
‑
绝缘层
‑
半导体(mis)结构gan肖特基二极管。
73.实施例3和实施例1、实施例2的反向性能改善基本一样，无明显差异。
74.实施例4
75.s1将自支撑衬底gan在丙酮、无水乙醇、去离子水中依次进行超声清洗；
76.s2、将步骤s1清洗后的gan采用标准光刻工艺在其表面制备az6130光刻胶刻蚀厚度1.2μm的掩膜；
77.s3、对步骤s2刻蚀掩膜的gan采用感应耦合等离子体icp干法刻蚀工艺进行对准标记刻蚀实验；
78.s4、步骤s3对准标记刻蚀完成后，采用电子束工艺在gan衬底背面蒸镀ti/al/ni/au金属层，厚度在270nm，并采用rta快速退火设备在840℃，ar环境处理27s，以形成相应的欧姆接触；
79.s5、采用光刻和电子束工艺在步骤s4欧姆接触制备好的gan衬底正面，制备280nm条形金属ni掩膜，对应层ni将在后续工艺中作为条形沟槽结构的刻蚀掩膜，ar离子注入掩膜以及肖特基金属电极；
80.s6、采用icp干法刻蚀工艺对步骤s5的条形沟槽结构进行刻蚀实验，刻蚀时间15min；
81.s7、采用离子注入工艺在步骤s6沟槽结构刻蚀完的gan正面进行ar离子注入工艺；
82.s8、采用光刻和电子束工艺在步骤s7离子注入完的gan衬底正面，再制备50～100nm厚度的ni/al金属，以形成相应的金属
‑
绝缘层
‑
半导体(mis)结构gan肖特基二极管。
83.实施例4和实施例1、实施例2、实施例3的例子改善基本一样；上述的四个实施例的效果在于研究不同的沟槽结构深度对器件性能的影响。
84.请参阅图1，制备的自对准沟槽结构的gan垂直肖特基二极管和普通的gan垂直肖特基二极管反向电学特性的对比，从图中可以看出新结构的gan
‑
sbd，反向漏电有了非常明显的降低，表明此种mis结构对于减小自支撑衬底gan肖特基二极管的反向漏电有明显的效果。
85.综上所述，本发明一种基于自对准工艺的条形沟槽结构gan垂直肖特基二极管电
学性能改善方法，相比于普通结构的二极管器件，反向特性有较为显著的提升。
86.以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。