包括虚设晶粒的微电子器件的制作方法

文档序号:26589717发布日期:2021-09-10 20:30阅读:28来源:国知局
包括虚设晶粒的微电子器件的制作方法
包括虚设晶粒的微电子器件
1.本技术为发明名称为“半导体器件”的原中国发明专利申请的分案申请。原申请的中国申请号为201510508330.6;原申请的申请日为2015年8月 18日。
技术领域
2.本发明属于半导体封装领域,特别是涉及一种无衬底或无穿硅通孔 (through silicon via,tsv)的半导体器件。


背景技术:

3.半导体封装领域中所熟知的扇出晶圆级封装(fowlp),是通过位于衬底上的重布线层(rdl),例如位于具有穿硅通孔(tsv)的衬底,将原本半导体晶粒的接垫重新布线分配到一较大的区域。
4.重布线层是在晶圆表面上形成介电层与金属导线的叠层,将芯片原本的输入/输出(i/o)接垫重新布线分配到一个间距较宽松的布局范围。上述重布线的制作通常使用薄膜聚合物,例如苯并环丁稀(benzocyclobutene,bcb)、聚亚酰胺(polyimind,pi),或其他有机聚合物作为介电层材料,再以金属化工艺,例如铝或铜,形成金属导线,将芯片周围的接垫重新布线分配成阵列状连接垫。
5.由于工艺繁复,具有穿硅通孔的中介层衬底成本较高,因此,使用具有穿硅通孔中介层的扇出晶圆级封装也会比较昂贵,并不利于特定的应用场合。
6.此外,晶圆级封装工艺中,通常会在晶圆及安装在晶圆上的芯片表面覆盖一相对较厚的成型模料。此成型模料与集成电路衬底的热膨胀系数(cte) 差异,容易导致封装翘曲变形,也使得封装整体的厚度增加。晶圆翘曲一直是本领域关注的问题。
7.晶圆翘曲使芯片与晶圆间的接合不易维持,使“芯片对晶圆接合”(chip towafer)的组装失败。翘曲问题在大尺寸晶圆上更是明显,特别是对于具有小间距重布线层的晶圆级半导体封装制,问题更为严重。因此,业界仍需要一个改良的晶圆级封装方法,可以解决上述现有技术的问题。


技术实现要素:

8.本发明的目的在于提供一种改良的半导体器件,可减少中介层上的成型模料用量,因而改善成型后的翘曲问题。
9.根据本发明提供的半导体器件,包括一中介层,具有一第一面及相对于第一面的第二面;至少一有源芯片,通过多个第一凸块安装到所述第一面的一芯片接合区域内;至少一虚设芯片,安装到所述第一面的所述芯片接合区域旁的一周边区域内;一成型模料,设置在所述第一面上,并且所述成型模料覆盖所述至少一有源芯片与所述至少一虚设芯片;以及多个焊接凸块,设置在所述第二面上。
10.根据本发明一实施例,所述虚设芯片通过多个设置在所述周边区域内的虚设接垫上的第二凸块安装到所述第一面上。
11.根据本发明另一实施例,所述虚设芯片直接通过一黏着剂安装到所述第一面上。
12.总之,本领域的技术人员读完接下来本发明优选实施例的详细说明与附图后,均可了解本发明的目的。
附图说明
13.图1到图8为根据本发明一实施例使用无衬底或无穿硅通孔的中介层制作一晶圆级封装的方法的示意性剖面图,其中:
14.图1到图7为示意性剖面图,为本发明一实施例的晶圆级封装工艺的中间产物;
15.图8为俯视图,为有源芯片与虚设芯片在重布线层上的布局;
16.图9到图13为根据本发明另一实施例使用无衬底或无穿硅通孔的中介层制作一晶圆级封装的方法的示意性剖面图。
17.其中,附图标记说明如下:
18.10、10a
ꢀꢀ
晶圆级封装
19.102
ꢀꢀ
芯片接合区域
20.104
ꢀꢀ
周边区域
21.300
ꢀꢀ
载板
22.301
ꢀꢀ
无穿硅通孔的中介层
23.310
ꢀꢀ
钝化层
24.410
ꢀꢀ
重布线层
25.412
ꢀꢀ
介电层
26.414
ꢀꢀ
金属层
27.430
ꢀꢀ
黏着剂
28.500
ꢀꢀ
成型模料
29.520
ꢀꢀ
焊接凸块
30.415/415a/
ꢀꢀ
凸块垫
31.415b
ꢀꢀ
虚设接垫
32.416/416a/416b 凸块
33.420a
ꢀꢀ
覆晶芯片
34.420b
ꢀꢀ
虚设芯片
具体实施方式
35.接下来的详细叙述须参考相关附图所示内容,用来说明可依据本发明具体实行的实施例。这些实施例提供足够的细节,可使此领域中的技术人员充分了解并具体实行本发明。在不悖离本发明的范围内,可做结构、逻辑和电性上的修改应用在其他实施例上。
36.因此,接下来的详细说明并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具有同等意义者,也应属本发明涵盖的范围。
37.本发明实施例所参考的附图为示意图,并未按比例绘制,而相同或类似的特征通常以相同的附图标记描述。在本说明书中,“晶粒”、“半导体芯片”与“半导体晶粒”具有相同含意,可交替使用。
38.在本说明书中,“晶圆”与“基板”意指任何包括一暴露面,可依据本发明实施例所示在其上沉积材料,制作集成电路结构的结构物,例如重布线层。须了解的是“基板”包括半导体晶圆,但并不限于此。"基板"在工艺中也意指包括制作于其上的材料层的半导体结构物。
39.请参考图1到图8,为根据本发明一实施例使用无衬底或无穿硅通孔的中介层制作一晶圆级封装的方法的示意性剖面图。
40.如图1所示,预备一载板300。载板300例如为可卸式衬底材料,可以包括一黏着层(图未示)。载板300的上表面上包括至少一介电层或钝化层310。钝化层310可包括有机材料,例如聚亚酰胺(polyimide,pi),或无机材料,例如氮化硅、氧化硅或类似的材料。
41.接着,如图2所示,在钝化层310上方形成重布线层(rdl)410。重布线层410包括至少一介电层412与至少一金属层414。介电层412可包括有机材料,例如聚亚酰胺(polyimide,pi),或无机材料,例如氮化硅、氧化硅或类似的材料,但不限于此。金属层414可包括铝、铜、钨、钛、氮化钛或类似的材料。
42.根据所述实施例,金属层414可包括多个凸块垫415a和虚设接垫415b,自介电层412的上表面暴露出来。凸块垫415a设置在芯片接合区域102内,而虚设接垫415b设置在芯片接合区域102外,例如设置在芯片接合区域102 的周边区域104内。
43.根据所述实施例,虚设接垫415b为孤立、闲置的接垫,未与重布线层410 的金属导线电性连接。换句话说,当芯片封装体在操作模式时,不会有信号通过虚设接垫415b到其他地方。
44.如图3所示,在重布线层410上形成多个凸块416a与416b,例如微凸块,作为后续连接使用。凸块416a可直接形成在金属层414个别的凸块垫415a 上。凸块416b可直接形成在金属层414个别的虚设接垫415b上。在某些实施例中,形成凸块416a与416b之前,可以在重布线层410上形成一钝化层或介电层(图未示)。
45.如图4所示,形成凸块416a与416b之后,个别的有源芯片420a以有源面朝下面对重布线层410,通过凸块416a安装到重布线层410上,形成“芯片对晶圆接合”的堆叠结构。这些个别的有源芯片420a为具有特定功能的有源集成电路芯片,例如绘图处理器(gpu)、中央处理器(cpu)、存储器芯片等等。
46.根据所述实施例,虚设芯片420b通过凸块416b安装到芯片接合区域102 旁的周边区域104内。图8为有源芯片420a与虚设芯片420b在重布线层上的布局方式。虚设芯片420b可以是硅芯片、晶粒、或尺寸与有源芯片420a 相似的器件,但并不限于此。须了解的是虚设芯片420b也可包括其他材料,例如金属、玻璃或陶瓷。
47.上述步骤完成后,可选择性的在有源芯片420a与虚设芯片420b下方填充底胶(图未示)。随后,进行热处理,使凸块416a和416b回焊。
48.如图5所示,晶粒接合完成后,接着在上方覆盖一成型模料500。成型模料500覆盖住安装在重布线层上的有源芯片420a与虚设芯片420b,同时也覆盖住重布线层410的上表面。成型模料500随后会通过一固化工艺使之固化。成型模料500例如为环氧树脂与二氧化硅填充剂的混和物,但并不限于此。
49.接着,可选择性的研磨移除部分成型模料500的上部,使有源芯片420a 与虚设芯片420b的上表面暴露出来。
50.由于芯片接合区域102的周边区域104中大多都具有虚设芯片420b,因此可减少成形模料500的用量,降低甚至完全避免衬底或晶圆发生翘曲变形的情况。根据所述实施例,虚设芯片420b也可称之为翘曲控制虚设芯片。
51.如图6所示,形成成型模料500后,再将载板300剥离,使钝化层310 暴露出来,形成无穿硅通孔的中介层301。例如,可利用激光剥离技术或紫外光照射技术来剥离载板300,但不限于此。
52.剥离载板300时,可提供另一个暂时性的载板(图未示)固定于成型模料 500上方。载板300剥离完成后,接着在钝化层310形成开口,使金属层的焊接垫暴露出来,然后在个别焊接垫上形成焊接凸块或焊接球520。
53.随后,如图7所示,进行切割工艺,分隔出个别的晶圆级封装10。
54.请参考图9到图13,为根据本发明另一实施例使用无衬底或无穿硅通孔的中介层制作一晶圆级封装的方法的示意性剖面图,其中仍沿用相同的附图标记,表示相似的区域、材料层或器件。
55.请参考图9,如同前一个实施例,在钝化层310上方形成重布线层410。重布线层410包括至少一介电层412与至少一金属层414。介电层412可包括有机材料,例如聚亚酰胺(pi),或无机材料,例如氮化硅、氧化硅或类似的材料,但不限于此。金属层414可包括铝、铜、钨、钛、氮化钛或类似的材料。
56.根据所述实施例,金属层414包括多个凸块垫415,自介电层412的上表面暴露出来。凸块垫415位于芯片接合区域102内。大致上,芯片接合区域 102以外的周边区域104不具有凸块垫。重布线层410包括多个凸块416,例如微凸块,以供后续连接使用。凸块416可直接形在金属层414个别的凸块垫415上。
57.如图10所示,形成凸块416后,个别的有源芯片420a以有源面朝下面对重布线层410,通过凸块416安装到重布线层410上,形成“芯片对晶圆接合”的堆叠结构。可选择性的在有源芯片420a下方填充底胶(图未示)。随后,进行热处理,使凸块416回焊。
58.根据所述实施例,虚设芯片420b通过黏着剂430,直接固定在芯片接合区域102外的周边区域104的重布线层410的介电层412上。
59.如图11所示,晶粒接合完成后,接着在上方覆盖一成型模料500。成型模料500覆盖住安装在重布线层上的有源芯片420a和虚设芯片420b,同时也覆盖住重布线层410的上表面。成型模料500随后会通过一固化工艺使之固化。后续,可选择性的研磨移除部分成型模料500的上部,使有源芯片420a 与虚设芯片420b的上表面暴露出来。
60.如图12所示,形成成型模料500后,再将载板300剥离,使钝化层310 暴露出来,形成无穿硅通孔的中介层301。例如,可利用激光剥离技术或紫外光照射技术来剥离载板300,但不限于此。
61.剥离载板300时,可以提供另一个暂时性的载板(图未示)固定于成型模料 500上方。载板300剥离完成后,接着在钝化层310形成开口,使金属层的焊接垫暴露出来,然后在个别焊接垫上形成焊接凸块或焊接球520。
62.随后,如图13所示,进行切割工艺,分隔出个别的晶圆级封装10a。
63.以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修
改、等同替换、改进等,均应包含在本发明的保护范围之内。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1