半导体封装装置及其制造方法与流程

1.本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。


背景技术：

2.目前半导体封装，需要将不同材料整合在同一个半导体封装装置中，由于不同材料的热膨胀系数(cte，coefficient of thermal expansion)不同，因此需要考虑到不同材料在温度变化时所产生的形变量可能导致的各种问题。
3.底部填充剂(uf，under fill)通常设置于相邻两个芯片(chip)之间及各芯片的底部缝隙，通过模拟和测试得知，由于底部填充剂热膨胀系数远大于芯片的热膨胀系数，在高温加热时，会导致两个芯片之间互相推挤，易造成底部填充剂破裂(crack)。


技术实现要素：

4.第一方面，本公开提供了一种半导体封装装置，包括：
5.重布线层；
6.隔离层，设置于所述重布线层上，所述隔离层的吸水性小于所述重布线层；
7.填充层，设置于所述隔离层上；
8.两个功能芯片，设置于所述填充层上，经过所述填充层和所述隔离层，与所述重布线层电连接，所述两个功能芯片之间具有空隙腔体，所述空隙腔体穿过所述填充层并抵接所述隔离层。
9.在一些可选的实施方式中，所述重布线层的上表面设置有凸块下金属，所述功能芯片下方设置有金属凸块，所述功能芯片的金属凸块与所述重布线层电的凸块下金属对应电连接。
10.在一些可选的实施方式中，所述隔离层对应所述凸块下金属上表面设置有开口。
11.在一些可选的实施方式中，所述隔离层在对应所述开口边缘处的厚度高于所述凸块下金属从所述重布线层的上表面所在平面暴露部分的厚度。
12.在一些可选的实施方式中，所述隔离层的吸水性小于0.85％。
13.在一些可选的实施方式中，所述隔离层包括二氧化硅。
14.在一些可选的实施方式中，所述隔离层包括干膜光阻。
15.在一些可选的实施方式中，所述装置还包括：
16.第一封装材，围设于所述重布线层上，与所述重布线层的上表面形成一容纳腔，所述两个功能芯片设置于所述容纳腔内，所述两个功能芯片的上表面与所述第一封装材的上表面基本共面，所述填充层充满所述容纳腔内除所述空隙腔体的空隙。
17.在一些可选的实施方式中，所述装置还包括：
18.第二封装材，设置于所述空隙腔体内，与所述容纳腔体相匹配。
19.在一些可选的实施方式中，所述装置还包括：
20.导热层，设置于所述两个功能芯片上，覆盖所述两个功能芯片的上表面和所述第
一封装材的上表面。
21.在一些可选的实施方式中，所述隔离层与所述空隙腔体接触的表面具有凹陷。
22.在一些可选的实施方式中，所述填充层与所述空隙腔体接触的表面具有凹陷。
23.在一些可选的实施方式中，所述装置还包括：
24.基板，所述基板的上表面电连接所述重布线层的下表面。
25.第二方面，本公开提供了一种制造半导体封装装置的方法，包括：
26.提供重布线层，所述重布线层的上表面设置有凸块下金属；
27.在除凸块下金属上表面以外的所述重布线层的上表面设置隔离层，所述隔离层的吸水性小于所述重布线层；
28.提供两个功能芯片，所述功能芯片下方设置有金属凸块；
29.分别将所述两个功能芯片键合至所述重布线层，以使得各所述功能芯片的金属凸块电连接所述重布线层的凸块下金属；
30.在所述两个功能芯片与所述重布线层之间填充底部填充剂，形成填充层；
31.模封以形成第一封装材，所述第一封装材围设于所述重布线层上，与所述重布线层的上表面形成一容纳腔，所述两个功能芯片设置于所述容纳腔内；
32.研磨所述第一封装材上表面以使得所述两个功能芯片的上表面与所述第一封装材的上表面基本共面；
33.在所述两个功能芯片之间形成空隙腔体，所述空隙腔体穿过所述填充层并抵接所述隔离层。
34.现有技术中，在芯片下设置重布线层，且芯片和重布线层之间通过底部填充剂进行固定粘合，由于底部填充剂与功能芯片热膨胀系数不同而可能导致底部填充剂被挤压造成破裂，以及通常情况下重布线层中的介电层具有较高的吸水性，在热循环过程中，与重布线层接触的底部填充剂容易接收到重布线层的水气，也可能导致底部填充剂破裂。为此，本公开提供的半导体封装装置及其制造方法，通过在重布线层上设置隔离层，隔离层的吸水性小于重布线层，在隔离层上设置填充层，将两个功能芯片设置于填充层上，两个功能芯片经过填充层和隔离层与重布线层电连接，两个功能芯片之间具有空隙腔体，空隙腔体穿过填充层并抵接隔离层，使得热循环制程中隔离层能够阻挡重布线层的水气向填充层扩散，避免因水气积累在填充层产生的应力，并且，由于两个功能芯片具有穿过填充层的空隙腔体，可避免在热循环制程中两个功能芯片之间与填充层的挤压，进而降低填充层因挤压和应力积累的作用产生破裂的风险。
附图说明
35.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
36.图1是根据本公开的半导体封装装置的一个实施例的纵向截面结构示意图；
37.图2a至图2e是根据本公开的半导体封装装置的不同实施例的纵向截面结构示意图；
38.图2f和2g是根据本公开的一个实施例的局部放大纵向截面示意图；
39.图3a至图3f是根据本公开的一个实施例在各个阶段制造的半导体封装装置的纵
向截面截面图；
40.图4a至图4c是根据本公开的又一个实施例在各个阶段制造的半导体封装装置的纵向截面示意图。
41.符号说明：
42.11
‑
重布线层；111
‑
凸块下金属；12
‑
隔离层；121
‑
开口；13
‑
填充层；131
‑
空隙腔体；14
‑
功能芯片；141
‑
金属凸块；15
‑
导热层；161
‑
第一封装材；162
‑
第二封装材；17
‑
基板；18
‑
载板；19
‑
光刻胶。
具体实施方式
43.下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
44.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
45.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
46.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
47.参考图1，图1为本公开的半导体封装结构的一个实施例的纵向截面结构示意图。
48.如图1所示，半导体封装装置100可包括：重布线层11、隔离层12、填充层13和两个功能芯片14。其中：
49.重布线层11可以是由导电材料和介电材料(dielectric)组成的重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本技术对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(electroless plating)等形成重布线层11。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly
‑
p
‑
phenylene benzobisoxazole，pbo)纤维、fr
‑
4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build
‑
up film)等，而无机物例如可以是硅(si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(ti)，钨(w)，镍(ni)等，而金属层例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
50.隔离层12，设置于重布线层11上，隔离层12的吸水性小于重布线层11的吸水性。
51.吸水性指材料能吸收水分的性质，本公开中以材料在完全吸水后的增加的重量与材料自身重量的百分比表征材料的吸水性。
52.由于隔离层12的吸水性小于重布线层11的吸水性，隔离层12能够隔离来自重布线层11的水气，以避免在热循环制程中重布线层11的水气向上传导而导致隔离层12上设置的填充层13破裂。这里，隔离层12还可以增加半导体封装装置的整体结构应力抗性。
53.可选地，隔离层12可以是二氧化硅(吸水性小于0.1％)，干膜光阻(dry film，df)，涂布介电层(spin
‑
ondielectric，sod)等。df相对于重布线层11的介电层材料具有更强的亲水性，因此可以节省设置填充层13前对重布线层11的表面处理。
54.填充层13，设置于隔离层12上。这里，填充层13包括底部填充剂(underfill)。
55.隔离层12的吸水性可小于0.85％。可以理解的是，底部填充剂的吸水性通常约为0.85％。由于隔离层12的吸水性小于填充层13的吸水性，可提供优于填充层13的水气隔离功能。
56.两个功能芯片14，设置于填充层13上。功能芯片14经过填充层13和隔离层12与重布线层11电连接。两个功能芯片14之间具有空隙腔体131，空隙腔体131穿过填充层13并抵接隔离层12。
57.功能芯片14可包括晶粒(die)、asic(application specific integrated circuit，专用集成电路)芯片或hbm(high bandwidth memory，高带宽存储器)芯片等。这里，两个功能芯片14可以是相同的芯片，也可以是不同的芯片，技术人员可以根据实际的芯片封装设计进行功能芯片14的选择。
58.可选地，空隙腔体131可通过刻蚀得到，刻蚀方式可包括激光刻蚀或电浆(plasma)刻蚀等。
59.本公开提供的上述实施例的半导体封装装置100可以实现的技术效果包括但不限于：
60.第一，通过在重布线层11和填充层13之间设置隔离层12，由于隔离层12的吸水性小于重布线层11的吸水性，可以防止在热循环过程中重布线层11的水分扩散到填充层13，以避免填充层13脱层(delamination)或破裂(crack)。
61.第二，通过在两个功能芯片14之间设置空隙腔体131，可以在热循环过过程中，若填充层13发生形变而带动两个功能芯片14形变，而空隙腔体131可以容纳两个功能芯片14的形变量。反之，若两个功能芯片14之间也填充了填充层13而没有设置空隙腔体131，则可能导致填充层13在形变时因挤压和应力积累的作用而脱层或破裂。
62.参考图2a至2e，图2a至2e为本公开的半导体封装装置的不同实施例的纵向截面结构示意图。图2a至2e所示的半导体封装装置200a、200b、200c、200d及200e类似于图1中所示的半导体封装装置100，不同之处在于：
63.如图2a至2e所示，在一些可选的实施方式中，重布线层11的上表面设置有凸块下金属111，功能芯片14下方设置有金属凸块141，功能芯片14的金属凸块141与重布线层11的凸块下金属111对应电连接。可以理解的是，金属凸块141具有导电功能，金属凸块141与功能芯片14的主动面电连接。
64.隔离层12对应凸块下金属111上表面设置有开口121。
65.在一些可选的实施方式中，填充层13与空隙腔体131接触的表面，和/或，隔离层12与空隙腔体131接触的表面可以具有凹陷。这里，凹陷是由于刻蚀形成空隙腔体131的制程所形成的。
66.图2f和图2g为图2a所公开的半导体封装装置200a中虚线内的局部放大示意图，在一些可选的实施方式中，隔离层12在对应开口121边缘处的厚度可高于凸块下金属111从重布线层11的上表面所在平面暴露部分的厚度。即隔离层12能够在水平方向遮蔽凸块下金属111从重布线层11的上表面所在平面暴露部分，进而能够在制程中保护凸块下金属111，避免凸块下金属111在刻蚀过程中受到破坏。
67.可以理解的是，隔离层12的局部厚度高于其余部分，可以通过对隔离层12的局部进行多层涂设等方式形成该厚度的局部隔离层12。
68.在一些可选的实施方式中，如图2a至2e所示，半导体封装装200a、200b、200c、200d及200e还可以包括：
69.第一封装材161，围设于重布线层11上，与重布线层11的上表面形成一容纳腔，两个功能芯片14设置于容纳腔内，两个功能芯片14的上表面与第一封装材161的上表面基本共面，填充层13充满容纳腔内除空隙腔体131的空隙。
70.第一封装材161位于两个功能芯片14周围，从而为两个功能芯片14提供保护。
71.这里，两表面基本共面可以认为是：两表面之间高度差异不大于5微米(μm)，不大于2微米(μm)，不大于1微米(μm)或不大于0.5微米(μm)。
72.在一些可选的实施方式中，如图2b和2d所示，半导体封装装置200b和200d还可包括：
73.第二封装材162，设置于空隙腔体131内，且与容纳腔体131相匹配。
74.第一封装材161和第二封装材162可以由各种模封材料(molding compound)形成。例如，模封材料可包括环氧树脂(epoxy resin)、填充物(filler)、催化剂(catalyst)、颜料(pigment)、脱模剂(release agent)、阻燃剂(flame retardant)、耦合剂(coupling agent)、硬化剂(hardener)、低应力吸收剂(low stress absorber)、粘合促进剂(adhesion promoter)、离子捕获剂(ion trapping agent)等。模封材料的热膨胀系数远小于填充层13，且具有较高的强度，不易断裂。
75.第二封装材162位于两个功能芯片14之间，并且设置于空隙腔体131内，与容纳腔体131相匹配，在热循环制程中，两个功能芯片14直接挤压第二封装材162，第二封装材162能够支撑两个功能芯片14以减少应力积累，减少两个功能芯片14之间挤压的形变幅度，进一步降低填充层13破裂的风险。
76.在一些可选的实施方式中，如图2a、2c和2e所示，半导体封装装置200a、200c和200e还包括：
77.导热层15，设置于两个功能芯片14上，覆盖两个功能芯片14的上表面和第一封装结材的上表面。
78.导热层15可包括金属或非金属，本公开对于导热层15的材料不做具体限定。例如，导热层15可为刻蚀形成空隙腔体131制程时使用的光罩(mask)。
79.导热层15具有导热功能，能够与功能芯片14的上表面进行热传导，提高半功能芯片14的散热效果。
80.下面参考图2e，图2e是根据本公开的半导体封装装置的一个实施例200e的纵向截面示意图。图2e所示的半导体封装装置200e类似于图2c中所示的半导体封装装置200c，不同之处在于，半导体封装装置200e还包括：基板17，基板17的上表面电连接重布线层11的下
表面。
81.基板17可以是各种类型的基板，本公开对此不做具体限定。基板17可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly
‑
p
‑
phenylene benzobisoxazole，pbo)纤维、fr
‑
4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build
‑
up film)等，而无机物例如可以是硅(si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。
82.基板17还可以是例如印刷电路板，比如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物等。
83.基板17还可包括互连结构(interconnection)，比如导电迹线(conductive trace)、导电导孔(conductive via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
84.基板17的上表面与重布线层11的下表面可通过电连接件电连接。例如，电连接件(electrical connector)可以是焊料球(solder ball)、焊料凸块(solder bump)、导电柱(conductive pillar)、焊垫(solder pad)等。这样，半导体封装装置300f能够通过基板17实现与外界的电连接。
85.下面参考图3a至图3f，图3a至图3f是根据本公开的一个实施例在各个阶段制造的半导体封装装置300a、300b、300c、300d、300e及300f的纵向截面结构示意图。
86.参考图3a，提供重布线层11，以及在除凸块下金属111上表面以外的重布线层11的上表面设置隔离层12，隔离层12的吸水性小于重布线层11。
87.重布线层11的上表面设置有凸块下金属111。
88.这里，可以采用例如印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)或类似技术将隔离层12设置到重布线层11的上表面。
89.参考图3b，首先，提供两个功能芯片14，功能芯片14下方设置有金属凸块141。
90.再分别将两个功能芯片14键合至重布线层11，以使得各功能芯片14的金属凸块141电连接重布线层11的凸块下金属111。
91.这里，可以采用倒装芯片键合(fcb，flip
‑
chip bonding)、热压键合(tcb，thermal compression bonding)或类似技术实现将功能芯片14键合至重布线层11。
92.最后，在两个功能芯片14与重布线层11之间填充底部填充剂，形成填充层13。
93.参考图3c，首先模封以形成第一封装材161，第一封装材161围设于重布线层11上，与重布线层11的上表面形成一容纳腔，两个功能芯片14设置于容纳腔内。
94.模封制程例如可以选以下至少一项：自由转注成型(transfer molding)、注入成型(injection molding)、压模成型(compression molding)、液态成型(liquid molding)和喷涂射成型(spray molding)。再研磨第一封装材161上表面以使得两个功能芯片14的上表面与第一封装材161的上表面基本共面。
95.参考图3d，首先，将半导体封装装置300c翻转后，移除载板18。
96.再在重布线层11表面安置电连接件。具体可根据电连接件的不同而采用相应技术实现。例如，可采用覆晶反扣焊法(controlled collapsed chip connection，c4法)在重布
线层11底部安置焊料凸块。
97.参考图3e，将基板17的上表面电连接重布线层11的下表面。
98.在电连接制程上例如可以采用倒装芯片焊接(flip chip bonding，fcb)、热压焊接(thermal compression bonding，tcb)或类似技术。
99.还可以在电连接后在基板17和重布线层11之间填充底部填充剂。
100.参考图3f，在半导体封装装置300e上方设置光罩，以形成导热层15，而后刻蚀以在两个功能芯片14之间形成空隙腔体131，且空隙腔体131穿过填充层13并抵接隔离层12，以形成半导体封装装置300f。
101.下面参考图4a至图4c，图4a至图4c是根据本公开的一个实施例在各个阶段制造的半导体封装装置400a、400b及400c的纵向截面结构示意图。
102.参考图4a，首先，在图3c提供的半导体封装装置300c顶部设置光刻胶19，刻蚀以形成空隙腔体131。
103.而后，模封以形成第二封装材162。
104.参考图4b，首先，研磨后去除光刻胶19，并使得两个功能芯片14的上表面与第一封装材161和第二封装材162的上表面基本共面。
105.而后，将半导体封装装置400a翻转后，移除载板18。
106.最后，在重布线层11表面安置电连接件。
107.参考4c，将基板17的上表面电连接重布线层11的下表面，以形成半导体封装装置400c。
108.在电连接制程上例如可以采用倒装芯片焊接(flip chip bonding，fcb)、热压焊接(thermal compression bonding，tcb)或类似技术。
109.还可以在电连接后在基板17和重布线层11之间填充底部填充剂。
110.本公开的提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
111.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。